JPH05313603A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 【目的】２種類の基準電圧でデータラインを２段に充電
すると共に、その再充電時間を画像データに応じて規制
することにより、少ない基準電圧、かつ少ないアナログ
スイッチで多階調化を実現でき、製造コストを抑えるこ
とを目的とする。 【構成】表示データに応じた大きさの電圧を、データラ
インから液晶セルに書き込み、該液晶セルの透過率を変
化させて前記表示データに応じた階調を表示する液晶表
示装置において、少なくとも２種類の電圧を発生する電
圧発生手段と、該２種類の電圧のうち、一方の電圧で前
記データラインの容量分を充電した後、他方の電圧で同
データラインの容量分を再充電する充電手段と、前記表
示データに応じた時間を発生して該時間の経過後に前記
充電手段の再充電動作を停止させる停止手段と、を備え
たことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示装置、特に、
白レベルと黒レベルの間を多階調表示（６４階調または
２５６階調若しくはそれ以上）できる例えばＴＦＴ（Th
in Film Transister）方式の液晶表示装置に関する。 ［背景説明］プラズマディスプレイ、ＥＬディスプレイ
または液晶表示装置などの固体化表示装置は、ＣＲＴ型
に比べて奥行きが薄く設置性に優れており、しかも真空
管のようにヒータ電源を必要としないから、消費電力が
きわめて少ない。また、表示品質や表示速度の点でも、
特にＴＦＴ方式のアクティブマトリクス液晶ではＣＲＴ
型と比べても何等遜色のない性能が得られる。

【０００２】しかし、ＴＦＴ方式のアクティブマトリク
ス液晶は、表示画面を構成する画素の１つ１つにトラン
ジスタを作り込む必要があり、しかもこれを無欠陥で行
わなければならないから、メモリ等の大規模集積回路
（冗長構成により欠陥を容易に救済できる）に比べて歩
留りが悪いのが現状である。従って、コストがかかるた
めにＣＲＴ型よりも高価格にならざるを得ない。

【０００３】そこで、上記のような数々の長所を有する
液晶表示装置の価格を引き下げることができ、その普及
を図ることのできる有用な技術が求められている。

【０００４】

【従来の技術】図１９は、従来の液晶表示装置の構成図
であり、ＴＦＴ方式アクティブマトリクス型液晶表示装
置の例である。なお、以下では、説明の簡単化のため
に、表示画面を構成する画素数を４×４としている。ま
た、表示制御はいわゆるディジタル・ドライバ方式を採
用している。

【０００５】図１９において、１は外部から入力される
同期信号やクロック信号及び画像データを内部動作に必
要な信号に変換して出力する制御回路、２は画像データ
をシリアル／パラレル変換すると共に、画素ごとの表示
データに応じた階調電圧を選択して出力するデータドラ
イバ、３は多階調表示に必要な多種類の基準電圧を発生
する基準電圧源、４は１表示ラインごとにゲートライン
を順次に選択してその選択ゲートラインに所定の高電位
電圧（液晶をオンさせる電圧）を、また非選択ゲートラ
インに所定の低電位電圧（液晶をオフさせる電圧）を印
加するゲートドライバ、５は縦方向（Ｘ方向）の４本の
データラインＸ₁ 〜Ｘ₄ と横方向（Ｙ方向）の４本のゲ
ートラインＹ₁ 〜Ｙ₄ の各交差点に合計で４×４個の画
素Ｐ_yx（ｙ及びｘは１〜４）を接続する液晶パネルであ
る。なお、この図で使用する信号等の略号とその意味
は、次の通りである。

【０００６】Ｈ_S ：水平同期信号、 Ｖ_S ：垂直同期信号、 Ｄ₁ 〜Ｄ_N ：外部からの画像デ−タ（１〜Ｎはビット番
号）、 ＣＬＫ：画像デ−タに同期して与えられる外部クロック
信号、 Ｔ₁ 〜Ｔ₃ ：１表示ライン毎に発生するタイミング信
号、 Ｔ₁₁〜Ｔ₁₄：表示画素ごとに発生するタイミング信号、 ＣＫ₁ 、ＣＫ₂ ：内部クロック信号、 ＤＴ₁ 〜ＤＴ_N ：内部画像データ、 Ｖ₁ 〜Ｖ_M ：Ｍ種類の基準電圧、 制御回路１からの画像データＤＴ₁ 〜ＤＴ_N は、タイミ
ング信号Ｔ₁ の一周期の間、１画素づつシフトしながら
発生するシフトレジスタＳＲ₁ からの各タイミング信号
Ｔ₁₁〜Ｔ₁₄によって、前段メモリＭ₁₁〜Ｍ₁₄に順次書き
込まれる。前段メモリＭ₁₁〜Ｍ₁₄に格納された画素ごと
の表示データは、タイミング信号Ｔ₂ に同期して一度に
後段メモリＭ₂₁〜Ｍ₂₄に移し換えられる。

【０００７】ＤＣ₁ 〜ＤＣ₄ は、後段メモリＭ₂₁〜Ｍ₂₄
に書き込まれた画素ごとの表示データ（２進数化コー
ド）をデコ−ドするデコーダであり、各デコーダからの
デコード信号は、ディジタル−アナログ変換回路ＤＡ₁
〜ＤＡ₄ に与えられる。ここで、図２０は、ディジタル
−アナログ変換回路ＤＡ₁ 〜ＤＡ₄ 、基準電圧源３及び
液晶パネル５を含む詳細構成図である。この図におい
て、ＤＡ₁ 〜ＤＡ ₄ の内部には各々４個のアナログスイ
ッチ（代表してＤＡ₁ にはＳ₁ 〜Ｓ₄ ）が備えられてお
り、各々４個のアナログスイッチはＤＣ₁ 〜ＤＣ₄ から
のデコード信号に従って１個だけがオンするようになっ
ている。

【０００８】すなわち、デコード信号は表示データの階
調を示す信号であるから、４個のスイッチの択一的な選
択動作により、表示階調に応じた１つのアナログ電圧
（この例では４種類の基準電圧Ｖ₁ 〜Ｖ₄ の１つ）が選
択され、データラインＸ₁ 〜Ｘ ₄ を通して液晶パネル５
の画素に書き込まれる。表示可能な階調数は基準電圧の
種類によって決まる。例えば６４階調を表示させるには
６４種類、２５６階調を表示させるには２５６種類とす
ればよい。

【０００９】なお、表示パネル５の破線で区切った升目
の１つ１つが画素であり、各画素内のＱはスイッチング
トランジスタ、ＣＬは液晶セル、Ｒｆはデータラインの
抵抗分、Ｃｆは同じくデータラインの容量分を表してい
る。

【００１０】

【発明が解決しようとする課題】しかしながら、かかる
従来の液晶表示装置にあっては、階調数と同数の基準電
圧を発生し、その電圧の中から表示データに応じた１つ
の電圧をアナログスイッチによって選択する構成となっ
ていたため、基準電圧源やアナログスイッチの数が階調
数に比例して増え、回路規模が増大する欠点があり、製
造コストが嵩むといった問題点があった。 ［目的］そこで、本発明は、２種類の基準電圧でデータ
ラインを２段に充電すると共に、その再充電時間を画像
データに応じて規制することにより、少ない基準電圧、
かつ少ないアナログスイッチで多階調化を実現でき、製
造コストを抑えることを目的とする。

【００１１】

【課題を解決するための手段】本発明は、上記目的を達
成するためその原理図を図１に示すように、表示データ
に応じた大きさの電圧を、データラインから液晶セルに
書き込み、該液晶セルの透過率を変化させて前記表示デ
ータに応じた階調を表示する液晶表示装置において、少
なくとも２種類の電圧を発生する電圧発生手段と、該２
種類の電圧のうち、一方の電圧で前記データラインの容
量分を充電した後、他方の電圧で同データラインの容量
分を再充電する充電手段と、前記表示データに応じた時
間を発生して該時間の経過後に前記充電手段の再充電動
作を停止させる停止手段と、を備えたことを特徴とす
る。

【００１２】

【作用】本発明では、データラインの「再充電期間」が
表示データの内容に応じてコントロールされ、これによ
り、データラインの電圧（すなわち液晶セルに書き込ま
れる電圧）の大きさが２種類の電圧の間で多段階に切り
換えられる。従って、少ない基準電圧数で（最低２種類
の電圧でよい）多階調化が図られる。しかも、基準電圧
数の削減に伴い、所要アナログスイッチ数も少なくて済
む。

【００１３】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。図２〜図１３は本発明に係る液晶表示装置の第１
実施例を示す図であり、従来例と同様に、４×４構成の
ＴＦＴ方式アクティブマトリクス型液晶表示装置に適用
した例である。なお、以下の図面において従来例と共通
する回路要素や信号等には従来例と同一の符号を付し、
その説明の重複を避けるものとする。

【００１４】まず、構成を説明する。図２において、制
御回路１１に入力された画像データＤ₁ 〜Ｄ_N は、波形
成形やタイミング調整等の処理を施された後、内部画像
データＤＴ₁ 〜ＤＴ_N としてデータドライバ１２に転送
され、シフトレジスタＳＲ₁からのタイミング信号Ｔ₁₁
〜Ｔ₁₄に従って順次に前段メモリＭ₁₁〜Ｍ₁₄に格納され
る。ここで、タイミング信号Ｔ₁₁〜Ｔ₁₄は、タイミング
信号Ｔ₁ の１周期内（１表示ラインの周期に相当）に、
表示クロックＣＫ₁ に同期して順次に発生する信号であ
り、シリアル列の画像データＤＴ₁ 〜ＤＴ_N を画素単位
に分けて前段メモリＭ₁₁〜Ｍ₁₄に格納する信号である。

【００１５】前段メモリＭ₁₁〜Ｍ₁₄に格納された全ての
画像データＤＴ₁ 〜ＤＴ_N は、次の画像データの転送前
に発生するタイミング信号Ｔ₂ に従って一度に後段メモ
リＭ ₂₁〜Ｍ₂₄に移し換えられる。すなわち、シフトレジ
スタＳＲ₁ 、前段メモリＭ₁₁〜Ｍ₁₄及び後段メモリＭ₂₁
〜Ｍ₂₄は一体として、画像データＤＴ₁ 〜ＤＴ_N の並び
をシリアルからパラレルへと変換する機能を有してい
る。但し、後段メモリＭ ₂₁〜Ｍ₂₄のそれぞれに格納され
たデータは、各画素の階調情報を表すｎビットのデータ
である。

【００１６】詳細は後述するが、デコーダ回路ＤＣ₂₁〜
ＤＣ₂₄は、制御回路１１からの「第１の時間信号Ｔ_P と
第２の時間信号Ｔ_Q 」に従って、ｎビットの画像データ
を２度デコード（２進数→１０進数変換）し、最初のデ
コード回で２_n 本のデコード信号のｍ本目（ｍは画像デ
ータの内容に依存）を所定論理（例えばハイレベル）と
すると共に、次のデコード回で２_n 本のデコード信号の
ｍ＋１本目を所定論理とするものである。また、ディジ
タル−アナログ変換回路ＤＡ₂₁〜ＤＡ₂₄は、各デコーダ
回路ＤＣ₂₁〜ＤＣ₂₄からのデコード信号（１つの画素デ
ータにつき２度出力される）に従って、基準電圧源１３
からの基準電圧Ｖ₁ 〜Ｖ_M を２度選択するものである。
なお、４はシフトレジスタＳＲ₂ と４個のバッファＢＦ
₁ 〜ＢＦ ₄ を含み、１表示ラインごとにゲートラインＹ
₁ 〜Ｙ₄ を順次に選択してその選択ゲートラインに所定
の高電位電圧（液晶をオンさせる電圧）を、また非選択
ゲートラインに所定の低電位電圧（液晶をオフさせる電
圧）を印加するゲートドライバ、５は縦方向（Ｘ方向）
の４本のデータラインＸ₁ 〜Ｘ₄ と横方向（Ｙ方向）の
４本のゲートラインＹ₁ 〜Ｙ₄ の各交差点に合計で４×
４個の画素Ｐ_yx（ｙ及びｘは１〜４）を接続する液晶パ
ネルである。上記の制御回路１１及びデータドライバ１
２は、発明の要旨に記載の充電手段及び停止手段として
の機能を有している。

【００１７】図３は、制御回路１１の一部、後段メモリ
Ｍ₂₁〜Ｍ₂₄、デコーダ回路ＤＣ₂₁〜ＤＣ₂₄、ディジタル
−アナログ変換回路ＤＡ₂₁〜ＤＡ₂₄、基準電圧源１３及
び液晶パネル５を含む詳細構成図である。この図におい
て、ＤＡ₂₁〜ＤＡ₂₄の内部には、基準電圧Ｖ₁ 〜Ｖ_M と
同数の各々Ｍ個のアナログスイッチ（代表してＤＡ₂₁に
はＳ₁ 〜Ｓ_M ）が備えられている。各々Ｍ個のアナログ
スイッチはＤＣ₂₁〜ＤＣ₂₄からのデコード信号に従って
１個だけがオンするようになっており、例えばＳ_i （ｉ
は１〜Ｍ）がオンした場合には、Ｍ個の基準電圧のうち
のＶ_i が選択され、このＶ_i がデータラインに与えられ
るようになっている。

【００１８】ここで、図４（ａ）はデータラインの等価
回路であり、ΣＲはデータラインの等価抵抗値、ΣＣは
データラインの等価容量値である。この等価回路を分布
定数線路で表すと同図（ｂ）のようになり、画素ごとに
単一の時定数を持つＲＣ回路（ＲｆとＣｆで作られる回
路）で近似させることができる。なお、画像情報を記憶
させるために使用するデ−タライン上の分布容量の総合
値は、例えば１０．４インチ、６４０×４８０画素の場
合で、１００〜２００ｐＦ程度が典型例であり、デ−タ
ラインと共通電極間の液晶を誘電体としたキャパシタお
よびデ−タラインとゲ−トラインの交差部の絶縁体を誘
電体としたキャパシタの総合値として根本的に生成され
るものである。

【００１９】図５は、単一ＲＣ回路の充電特性図であ
り、等価データラインを２段階に充電したときの充電波
形を示す図である。すなわち、時点ｔ₀ から時点ｔ₁ ま
での間、所定の電圧Ｖ_1st を与えて等価データラインを
完全に充電した後、時点ｔ₁ でＶ_ist よりも大きい電圧
Ｖ_2nd を与えて再充電した場合の充電波形を示す図であ
る。時点ｔ₁ 以降の過渡特性は、次式によって求める
ことができる。

【００２０】 Ｖ_chg ＝Ｖ_1st ＋（Ｖ_1st −Ｖ_2nd ）ＥＸＰ（−ｔ／Ｔ） …… 但し、Ｖ_chg は等価デ−タラインの分布容量Ｃｆの保持
電圧、ＴはΣＲ×ΣＣ（すなわち時定数）である。Ｖ
_chg がＶ_1st とＶ_2nd のほぼ中間の値（イ）｛（Ｖ_1st
＋Ｖ_2nd ）／２｝になるのに必要な時間（充電時間）
は、上式から、 Ｖ_chg ＝（Ｖ_1st ＋Ｖ_2nd ）／２ ＝Ｖ_2nd ＋（Ｖ_1st −Ｖ_2nd ）ＥＸＰ（−ｔ／Ｔ） …… とおき、式中のｔを求めればよい。式を解くと、ｔ
＝ＴＬｎ２≒０．７Ｔとなる。

【００２１】また、Ｖ_chg が１／２でなく、（ロ）
｛（Ｖ_1st ＋３Ｖ_2nd ）／４｝または（ハ）｛（３Ｖ
_1st ＋Ｖ_2nd ）／４｝となるのに必要な充電時間は、上
記と同様に、各々、ＴＬｎ４≒１．４ＴおよびＴＬｎ
（４／３）≒０．３Ｔとなる。従って、等価データライ
ンの再充電時間を、０．３Ｔ、０．７Ｔまたは１．４Ｔ
の何れかで規制することにより、等価データラインの電
圧（分布容量Ｃｆの保持電圧）を、２種類の電圧（Ｖ
_1st 、Ｖ_2nd ）とこれら２種類の電圧の間の３種類の電
圧（イ）（ロ）（ハ）の合計５種類の電圧の中から自在
に選択することができる。すなわち、２種類の基準電圧
（Ｖ_1st 、Ｖ_2nd ）を４値に補完した電圧を生成するこ
とができ、少ない基準電圧数で多階調化を実現すること
ができる。なお、以上の説明はデ−タラインの分布定数
回路を単純な集中定数として等価させた場合の計算であ
り、実際にはもっと複雑な計算となる。勿論、計算によ
らず、液晶表示パネルの調整を試行錯誤的に繰り返して
最適解を見つけ出すようにしてもよい。

【００２２】図６は、以上の基本原理を図３の回路に応
用した場合のデータライン上の波形例である。但し、基
準電圧をＶ₁ 〜Ｖ₅ までの５個とし、ＤＡ₂₁〜ＤＡ₂₄内
のアナログスイッチを同じくＳ₁ 〜Ｓ₅ までの５個とし
た場合の例である。アナログスイッチＳ₁ 〜Ｓ₅ を、次
表１に示す真理値表に従ってオン／オフさせると、基準
電圧の数（５種類）を上回る８種類の階調表示を実現で
きる。

【００２３】

【００２４】例えば、画素データが「００１」のときに
は、まず、第１の時間信号Ｔ_P によって規定される期間
ＴＡの間、スイッチＳ₁ がオンしてデータラインが基準
電圧Ｖ₁ まで充電され、その後、第２の時間信号Ｔ_Q に
よって規定される期間ＴＢが始まると、スイッチＳ₂ が
オンしてデータラインが基準電圧Ｖ₂ に向けて再充電さ
れる。そして、期間Ｂが終って期間Ｃに移ると、全ての
スイッチがオフになるため、データラインの電圧は、期
間Ｂの完了時点における再充電電圧に保持される。ここ
で、期間ＴＢの長さ、すなわち第２の時間信号Ｔ_Q のハ
イレベル期間を≒０．７Ｔとすると、データラインの保
持電圧は｛（Ｖ₁ ＋Ｖ₂ ）／２｝となり、２つの電圧Ｖ
₁ 、Ｖ₂ のほぼ中間電圧に相当する新たな電圧を生成す
ることができる。なお、第２の時間信号のハイレベル期
間を変化させれば、中間電圧以外の電圧も生成すること
ができる。従って、第１の時間信号Ｔ_P は、データライ
ンの（初回の）充電完了タイミングを規制する信号であ
り、また、第２の時間信号Ｔ_Q は、２回目の再充電完了
タイミングを初回の充電完了タイミングから所定時間
（上記例では≒０．７Ｔ）後に規制する信号である。

【００２５】図７は、基準電圧をＶ₁ からＶ₉ までの９
種類とした場合の例である。この場合、デコーダ回路
（代表してＤＣ₂₁とＤＣ₂₂）は、Ｄ₀ からＤ₃ までの４
ビットの画素データと第１及び第２の時間信号Ｔ_P 、Ｔ
_Q に応じてＥ₁ からＥ₉ までのデコード信号を所定コー
ド列にセットして出力する。図８は、デコーダ回路の構
成例である。この図において、ＩＮＶ₁ 〜ＩＮＶ₆は信
号の論理を反転するインバータゲート、ＮＲ₁ 〜ＮＲ₁₁
は２入力の何れかの論理がハイレベルのときにローレベ
ルの信号を出力するノアゲート、ＮＡＮＤ₁〜ＮＡＮＤ
₂₃は２入力の論理が共にハイレベルのときにローレベル
の信号を出力するナンドゲートである。次表２は、図８
のデコーダ回路の真理値表である。

【００２６】 デコード信号の各ビット（Ｅ₁ 〜Ｅ₉ ）は、ＤＡ₂₁（ま
たはＤＡ₂₂）内のアナログスイッチＳ₁ 〜Ｓ₉ の各々に
対応している。従って、上表２の真理値表から、例え
ば、画像データが「０ ０ ０ １」の場合には、図９に
示すように、Ｔ_Pのハイレベル期間でデータラインがＶ
₁ に充電された後、Ｔ_Q のハイレベル期間でＶ₂ に向け
て再充電され、そして、Ｔ_Q の立ち下がり時点における
再充電電圧｛（Ｖ₁ ＋Ｖ₂ ）／２｝に保持される。従っ
て、９種類の基準電圧（Ｖ₁ 〜Ｖ₉）から、新たに７種
類の中間電圧を生成することができ、１６階調を表示す
ることができる。

【００２７】このように、本実施例によれば、要する
に、最低２種類の基準電圧を準備するだけで、この２種
類の基準電圧の中間電圧を簡単に生成することができ
る。従って、少ない基準電圧数で多階調表示を実現する
ことができ、且つ、その基準電圧数に応じた少ないアナ
ログスイッチ数とすることができる。なお、図１０は、
デコーダ回路の他の構成例であり、６個のインバータゲ
ートＩＮＶ₁₁〜ＩＮＶ₁₆と、９個のノアゲートＮＲ₂₁〜
ＮＲ₂₉と、２５個のナンドゲートＮＡＮＤ₁₁〜ＮＡＮＤ
₃₆と、１個のアンドゲートＡＮＤ₁₁とによって構成して
いる。次表３は、図１０のデコーダ回路の真理値表であ
る。

【００２８】 表２と表３の２つの真理値表を見比べてみると、Ｔ_P と
Ｔ_Q の組み合せが「１０」のときのＥ₁ 〜Ｅ₉ と、「０
１」のときのＥ₁ 〜Ｅ₉ が、丁度、逆になっている。

【００２９】従って、このような他の例によれば、図１
１に示すように、Ｔ_P のハイレベル期間で例えばＶ₂ に
充電したデータラインを、Ｔ_Q のハイレベル期間におい
て、Ｖ₂ よりも低いＶ₁ に向けて再充電することがで
き、Ｔ_Q の立ち下がり時点における再充電電圧に保持さ
せることができる。すなわち、この例でも、９種類の基
準電圧（Ｖ₁ 〜Ｖ₉ ）から、新たに７類の中間電圧を生
成することができ、１６階調を表示することができる。

【００３０】図１２は、デコーダ回路ＤＣ₃₁（ＤＣ₃₂、
ＤＣ₃₃、……）、基準電圧源１３及びディジタル−アナ
ログ変換回路ＤＡ₃₁（ＤＡ₃₂、ＤＡ₃₃、……）を含むさ
らに他の構成例である。ＤＣ₃₁は、７個のインバータゲ
ートＩＮＶ₃₁〜ＩＮＶ₃₇、９個のノアゲートＮＲ₄₁〜Ｎ
Ｒ₄₉及び１４個のナンドゲートＮＡＮＤ₄₁〜ＮＡＮＤ ₅₅
からなり、その真理値表は次表４に示される。

【００３１】 この例によれば、第１の時間信号Ｔ_P と第２の時間信号
Ｔ_Q の他に、さらに第３の時間信号Ｔ_R と第４の時間信
号Ｔ_S を使用する。第１の時間信号Ｔ_P は、データライ
ンの（初回の）充電完了タイミングを規制する信号であ
り、第２の時間信号Ｔ_Q は、２回目の再充電完了タイミ
ングを初回の充電完了タイミングから例えば時間０．３
Ｔ後に規制する信号である。また、第３の時間信号Ｔ_R
は、２回目の再充電完了タイミングを初回の充電完了タ
イミングから例えば時間≒０．７Ｔ後に規制する信号で
あり、第４の時間信号Ｔ_S は、２回目の再充電完了タイ
ミングを初回の充電完了タイミングから例えば時間１．
４Ｔ後に規制する信号である。すなわち、再充電の完了
タイミングを、第２から第４までの時間信号（Ｔ_Q、Ｔ
_R 、Ｔ_S ）の選択的使用によって複数段階に切り替える
ことができる。

【００３２】従って、かかる例によれば、図１３に示す
ように、２つの基準電圧の間をより細分化することがで
き、少ない基準電圧数でより一層の多階調化を図ること
ができる。図１４〜図１８は本発明に係る液晶表示装置
の第２実施例を示す図である。なお、以下の図面におい
て第１実施例と共通する回路要素や信号等には第１実施
例と同一の符号を付し、その説明の重複を避けるものと
する。図１４において、２１は制御回路、２２はデータ
ドライバ、２３は基準電圧源であり、また、データドラ
イバ２２内のＤＣ₄₁〜ＤＣ₄₄はデコーダ回路、同じくＤ
Ａ₄₁〜ＤＡ₄₄はディジタル−アナログ変換回路である。

【００３３】本実施例では、基準電圧の値を時間的に切
り換えることにより、２つの基準電圧の間の電圧を作成
してその間を補完演算するもので、これによれば、デコ
−ダ回路ＤＣ₄₁〜ＤＣ₄₄の構成を簡素化できるというメ
リットがある。すなわち、図１４において、基準電圧源
２３から出力される複数の基準電圧Ｖ_A 〜Ｖ_D は、その
各々の値が、制御回路２１からの２つの切替信号Ｔ_V 、
Ｔ_W に従って２段階に変化するようになっている。

【００３４】図１５は、本実施例の要部詳細図であり、
この図に従って基準電圧の２段階変化動作を説明する
と、基準電圧源２３内部で発生するＶ₁ 〜Ｖ₅ までの基
準電圧（以下、Ｖ_A 〜Ｖ_D と区別するために内部電圧と
呼ぶ）は、４個のスイッチＳＷ ₁ 〜ＳＷ₄ からなる第１
のスイッチ群と、同じく４個のスイッチＳＶ₁ 〜ＳＶ₄
からなる第２のスイッチ群とを介して外部に取り出され
るようになっている。ここで、第１のスイッチ群を構成
する各スイッチＳＷ₁ 〜ＳＷ₄ は第１の切替信号Ｔ_W が
ハイレベルのときにオンとなり、また、第２のスイッチ
群を構成する各スイッチＳＶ₁ 〜ＳＶ₄ は第２の切替信
号Ｔ_V がハイレベルのときにオンとなる。

【００３５】今、第１の切替信号Ｔ_W をローレベルにす
ると共に、第２の切替信号Ｔ_V をハイレベルにすると、
スイッチＳＷ₁ 〜ＳＷ₄ がオフ、スイッチＳＶ₁ 〜ＳＶ
₄ がオンするため、Ｖ₁ →Ｖ_A 、Ｖ₂ →Ｖ_B 、Ｖ₃ →Ｖ
_C 、Ｖ₄ →Ｖ_D となる。一方、これとは逆に、第１の切
替信号Ｔ_W をハイレベルにすると共に、第２の切替信号
Ｔ_V をローレベルにすると、スイッチＳＷ₁ 〜ＳＷ₄ が
オン、スイッチＳＶ₁〜ＳＶ₄ がオフするため、Ｖ₂ →
Ｖ_A 、Ｖ₃ →Ｖ_B 、Ｖ₄ →Ｖ_C 、Ｖ₅ →Ｖ_D となる。す
なわち、図１６に示すように、第１の切替信号Ｔ_W と第
２の切替信号Ｔ _V の論理を入れ替えることにより、それ
ぞれの基準電圧Ｖ_A 〜Ｖ_D の値を２段階に切り替えるこ
とができる。従って、ＤＡ₄₁によって例えばＶ_A が選択
されている場合には、データラインＸ₁ の電圧をＶ₁ か
らＶ₂ へと２段階に変更することができる。

【００３６】ここで、デコーダ回路ＤＣ₄₁は、４ビット
の画像データＤ₀ 〜Ｄ₃ をデコードし、ＤＡ₄₁の４個の
スイッチを択一的にオンするためのデコード信号Ｅ₁ 〜
Ｅ₄を出力するものであり、このデコード信号Ｅ₁ 〜Ｅ
₄ は、前記第１実施例と同様な第１から第４までの時間
信号（Ｔ_P 、Ｔ_Q 、Ｔ_R 、Ｔ_S ）に基づいてその出力期
間が制限されるようになっている。

【００３７】従って、デコード信号Ｅ₁ 〜Ｅ₄ の出力停
止と同時に、データラインＸ₁ に印加される２回目の電
圧（上記例ではＶ₂ ）が切断されるから、データライン
Ｘ₁の電圧を当該切断時点における電圧（再充電途中の
電圧）に保持することができ、第１実施例と同様の効
果、すなわち、少ない数の基準電圧（内部電圧Ｖ₁ 、Ｖ
₂ 、……）で多階調化を図ることができると共に、第１
実施例よりもデコーダ回路を簡素化できるというメリッ
トがある。

【００３８】なお、本実施例におけるデコーダ回路（代
表してＤＣ₄₁）は、図１５に示すように、５のインバー
タゲートＩＮＶ₆₁〜ＩＮＶ₆₅、９個のノアゲートＮＲ₆₁
〜ＮＲ₆₉、４個のナンドゲートＮＡＮＤ₆₁〜ＮＡＮＤ₆₄
及び４個のアンドゲートＡＮＤ₆₁〜ＡＮＤ₆₄を備えて構
成するもので、その真理値表は次表５に示される。 図１７、図１８は、第２実施例の変形例を示す図であ
る。

【００３９】この変形例では、ディジタル−アナログ変
換回路ＤＡ₄₁〜ＤＡ₄₄とデータラインＸ₁ 〜Ｘ₄ の間に
スイッチＳ_A 〜Ｓ_D を介在させると共に、スイッチＳ_A
〜Ｓ _D をオンオフするための信号（Ｅ_S ）をデコーダ回
路ＤＣ₄₁〜ＤＣ₄₄で作り、スイッチＳ_A 〜Ｓ_D のオフタ
イミングをコントロールすることによって、データライ
ンの保持電圧を調節している。このようにすると、図１
８に示すように、デコーダ回路から４個のアンドゲート
（図１５のＡＮＤ₆₁〜ＡＮＤ₆₄参照）を取り除くことが
でき、デコーダ回路のより一層の簡素化を図ることがで
きる。

【００４０】

【発明の効果】発明によれば、２種類の基準電圧でデー
タラインを２段に充電すると共に、その再充電時間を画
像データに応じて規制するようにしたので、少ない基準
電圧、かつ少ないアナログスイッチで多階調化を実現で
き、製造コストを抑えることができる。

【図面の簡単な説明】

【図１】本発明の原理図である。

【図２】第１実施例の全体ブロック図である。

【図３】第１実施例の要部ブロック図である。

【図４】データラインの等価回路及び分布定数線路図で
ある。

【図５】単一ＲＣ回路の充電特性図である。

【図６】図３のデータラインの波形図である。

【図７】基準電圧をＶ₁ からＶ₉ までの９種類とした場
合の構成図である。

【図８】デコーダ回路の構成図である。

【図９】図８のデコーダ回路を用いた場合のデータライ
ンの電圧波形図である。

【図１０】デコーダ回路の他の構成図である。

【図１１】図１０のデコーダ回路を用いた場合のデータ
ラインの電圧波形図である。

【図１２】デコーダ回路、基準電圧源及びディジタル−
アナログ変換回路を含むさらに他の構成例の図である。

【図１３】図１２の構成を用いた場合のデータラインの
電圧波形図である。

【図１４】第２実施例の全体ブロック図である。

【図１５】第２実施例の要部ブロック図である。

【図１６】第２実施例のデータラインの電圧波形図であ
る。

【図１７】第２実施例の変形例を示すその全体ブロック
図である。

【図１８】第２実施例の変形例を示すその要部ブロック
図である。

【図１９】従来の液晶表示装置の構成図である。

【図２０】ディジタル−アナログ変換回路、基準電圧源
及び液晶パネルを含む従来の詳細構成図である。

【符号の説明】

Ｘ₁ 〜Ｘ₄ ：データライン ＣＬ：液晶セル １３、２３：基準電圧源（電圧発生手段） Ｃｆ：容量分 １１、２１：制御回路（充電手段、停止手段） １２、２２：データドライバ（充電手段、停止手段）

───────────────────────────────────────────────────── フロントページの続き (72)発明者 三輪 裕一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 磯貝 博之 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 中野 貴浩 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (1)

【特許請求の範囲】
1. 【請求項１】表示データに応じた大きさの電圧を、デー
   タラインから液晶セルに書き込み、該液晶セルの透過率
   を変化させて前記表示データに応じた階調を表示する液
   晶表示装置において、 少なくとも２種類の電圧を発生する電圧発生手段と、 該２種類の電圧のうち、一方の電圧で前記データライン
   の容量分を充電した後、他方の電圧で同データラインの
   容量分を再充電する充電手段と、 前記表示データに応じた時間を発生して該時間の経過後
   に前記充電手段の再充電動作を停止させる停止手段と、
   を備えたことを特徴とする液晶表示装置。