JPH05304686A - クロスコネクト装置 - Google Patents
クロスコネクト装置Info
- Publication number
- JPH05304686A JPH05304686A JP4079701A JP7970192A JPH05304686A JP H05304686 A JPH05304686 A JP H05304686A JP 4079701 A JP4079701 A JP 4079701A JP 7970192 A JP7970192 A JP 7970192A JP H05304686 A JPH05304686 A JP H05304686A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- connection information
- map
- selector
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】
【目的】 接続情報の変更を即時に行えるクロスコネク
ト装置を提供する。 【構成】 接続情報をそれぞれ記憶した複数式のメモリ
を設け、伝送路を変更する場合には、セレクタがそれら
メモリを選択的にスイッチ群に接続する構成とした。こ
の結果、運用に供する接続情報が即時に入れ替わるた
め、通信環境の変化に即応できる。
ト装置を提供する。 【構成】 接続情報をそれぞれ記憶した複数式のメモリ
を設け、伝送路を変更する場合には、セレクタがそれら
メモリを選択的にスイッチ群に接続する構成とした。こ
の結果、運用に供する接続情報が即時に入れ替わるた
め、通信環境の変化に即応できる。
Description
【０００１】
【産業上の利用分野】本発明は伝送路網のノード（ｎｏ
ｄｅ）に位置して伝送路を切り替えるクロスコネクト装
置に関する。
ｄｅ）に位置して伝送路を切り替えるクロスコネクト装
置に関する。
【０００２】
【従来の技術】高度情報化時代の到来に伴い、通信需要
は急速に増加するとともに多様化・高度化の様相を強め
てきている。現在では、電話機は生活必需品の域に近づ
いているといっても必して過言ではない。さらに、音声
の伝達に対するファクシミリ装置等による文字や図形の
伝達および意思の伝達に対するデータ端末等による情報
の伝達が加っている。
は急速に増加するとともに多様化・高度化の様相を強め
てきている。現在では、電話機は生活必需品の域に近づ
いているといっても必して過言ではない。さらに、音声
の伝達に対するファクシミリ装置等による文字や図形の
伝達および意思の伝達に対するデータ端末等による情報
の伝達が加っている。
【０００３】伝送路網は、このような通信需要に応える
べく、意思あるいは情報の通信を司る伝達体系であり、
そのためには、情報をよりすばやく、より多量に、より
長距離間で伝達でき、また情報を自由に処理できること
が望まれる。
べく、意思あるいは情報の通信を司る伝達体系であり、
そのためには、情報をよりすばやく、より多量に、より
長距離間で伝達でき、また情報を自由に処理できること
が望まれる。
【０００４】しかし、第一義的な要求は、日常化した通
信の路たる伝送路の確保である。伝送路は、例えば自然
現象及び事故による回線の障害，発呼の集中による一時
的な不通，交換機のハードウェア故障や特殊な動作環境
下での予期し得なかったソフトウェアバグ等によって途
絶し得る。
信の路たる伝送路の確保である。伝送路は、例えば自然
現象及び事故による回線の障害，発呼の集中による一時
的な不通，交換機のハードウェア故障や特殊な動作環境
下での予期し得なかったソフトウェアバグ等によって途
絶し得る。
【０００５】クロスコネクト装置は、このような事態に
あっては伝送路を切り替えることによって伝送路を迂回
して所期の目的を達成する。また、コンピュータデータ
の通信に割り当てられた迂回した伝送路と、音声の通信
に割り当てられたより短絡的な伝送路との切替えによっ
て、高品質な伝送路と、そうでない伝送路とを通信の目
的に応じて割り当てる。
あっては伝送路を切り替えることによって伝送路を迂回
して所期の目的を達成する。また、コンピュータデータ
の通信に割り当てられた迂回した伝送路と、音声の通信
に割り当てられたより短絡的な伝送路との切替えによっ
て、高品質な伝送路と、そうでない伝送路とを通信の目
的に応じて割り当てる。
【０００６】従来のこの種のクロスコネクト装置は、伝
送路網のノードにあって、入力伝送路それぞれを出力伝
送路のいずれに接続するのかを示す接続情報が予め格納
されたマップと、このマップ内の接続情報が書き込まれ
たメモリと、このメモリ内の接続情報に基づいて入力伝
送路をいずれかの出力伝送路に切り替えて接続するスイ
ッチ群とを有している。そして、これらの構成要素の制
御はソフトウェアで行なわれることが多い。
送路網のノードにあって、入力伝送路それぞれを出力伝
送路のいずれに接続するのかを示す接続情報が予め格納
されたマップと、このマップ内の接続情報が書き込まれ
たメモリと、このメモリ内の接続情報に基づいて入力伝
送路をいずれかの出力伝送路に切り替えて接続するスイ
ッチ群とを有している。そして、これらの構成要素の制
御はソフトウェアで行なわれることが多い。
【０００７】
【発明が解決しようとする課題】しかしながら、上述し
た従来のクロスコネクト装置は、接続情報が書き込まれ
るメモリを一式だけしか備えていない。メモリはアドレ
スとデータにより書き込みの制御を行うので、メモリ内
の膨大な全データを一瞬のうちに書き換えることはでき
ない。したがって、接続情報の変更が即時にできない。
た従来のクロスコネクト装置は、接続情報が書き込まれ
るメモリを一式だけしか備えていない。メモリはアドレ
スとデータにより書き込みの制御を行うので、メモリ内
の膨大な全データを一瞬のうちに書き換えることはでき
ない。したがって、接続情報の変更が即時にできない。
【０００８】また、従来のクロスコネクト装置の制御は
一つの系に委ねられているため、この系に、例えばソフ
トウェア障害が発生した場合には、スイッチのパスに誤
りが発生し、信号経路が混乱して通信障害に至るという
問題点があった。本発明の目的は、接続情報の変更を即
時に行えるクロスコネクト装置を提供することである。
本発明のもう一つの目的は、制御系に障害が発生しても
必要最少限の伝送路を維持するための接続情報を確保で
きるクロスコネクト装置を提供することである。
一つの系に委ねられているため、この系に、例えばソフ
トウェア障害が発生した場合には、スイッチのパスに誤
りが発生し、信号経路が混乱して通信障害に至るという
問題点があった。本発明の目的は、接続情報の変更を即
時に行えるクロスコネクト装置を提供することである。
本発明のもう一つの目的は、制御系に障害が発生しても
必要最少限の伝送路を維持するための接続情報を確保で
きるクロスコネクト装置を提供することである。
【課題を解決するための手段】本発明のクロスコネクト
装置は、伝送路網のノードにあって、入力伝送路それそ
れを出力伝送路のいずれに接続するのかを示す少なくと
も２式の接続情報が予め格納されたマップと、このマッ
プ内の接続情報が書き込まれた第１のメモリと、マップ
内の他の接続情報が書き込まれた第２のメモリと、第１
のメモリまたは第２のメモリを選択するセレクタと、セ
レクタが選択したメモリ内の接続情報に基づいて入力伝
送路をいずれかの出力伝送路に切り替えて接続するスイ
ッチ群とを有している。セレクタは、接続情報変更の要
請を受けたときに、第１のメモリから第２のメモリへ、
または第２のメモリから第１のメモリへとその選択を変
更する。上述した本発明の目的を達成するためには、非
選択のメモリに対する接続情報は、このメモリが選択さ
れるまでの間に書き込まれている必要がある。好ましく
は、本発明のクロスコネクト装置は、伝送路網のノード
にあって、入力伝送路それぞれを出力伝送路のいずれに
接続するのかを示す接続情報が予め格納された第１のマ
ップと、このマップ内の接続情報が書き込まれた第１の
メモリと、特定の入力伝送路それぞれを特定の出力伝送
路に接続することを示す固定接続情報が予め格納された
第２のマップと、このマップ内の接続情報が書き込まれ
た第２のメモリと、第１のメモリまたは第２のメモリを
選択するセレクタと、セレクタが選択したメモリ内の接
続情報に基づいて入力伝送路をいずれかの出力伝送路に
切り替えて接続するスイッチ群と、第１のマップ，第１
のメモリ，セレクタおよび第１のメモリ内の接続情報に
基づくスイッチ群の各動作を制御する第１の制御部と、
第２のマップ，第２のメモリ，セレクタおよび第２のメ
モリ内の接続情報に基づくスイッチ群の各動作を制御す
るハードウェア構成の第２の制御部とを有している。セ
レクタは、通常は第１のメモリを選択しているが、第１
の制御部に障害が発生すると第２のメモリを選択し、ス
イッチ群は第２のメモリ内の固定的な接続情報に基づい
て切り替え動作を行うようになる。固定的な接続情報
は、第１の制御部に障害が発生しても確保したい伝送路
に関するものであり、極く少数であってもよいし、第２
の制御部は高信頼性のハードウェア構成とし、マニュア
ル操作を伴うものであってもよい。
装置は、伝送路網のノードにあって、入力伝送路それそ
れを出力伝送路のいずれに接続するのかを示す少なくと
も２式の接続情報が予め格納されたマップと、このマッ
プ内の接続情報が書き込まれた第１のメモリと、マップ
内の他の接続情報が書き込まれた第２のメモリと、第１
のメモリまたは第２のメモリを選択するセレクタと、セ
レクタが選択したメモリ内の接続情報に基づいて入力伝
送路をいずれかの出力伝送路に切り替えて接続するスイ
ッチ群とを有している。セレクタは、接続情報変更の要
請を受けたときに、第１のメモリから第２のメモリへ、
または第２のメモリから第１のメモリへとその選択を変
更する。上述した本発明の目的を達成するためには、非
選択のメモリに対する接続情報は、このメモリが選択さ
れるまでの間に書き込まれている必要がある。好ましく
は、本発明のクロスコネクト装置は、伝送路網のノード
にあって、入力伝送路それぞれを出力伝送路のいずれに
接続するのかを示す接続情報が予め格納された第１のマ
ップと、このマップ内の接続情報が書き込まれた第１の
メモリと、特定の入力伝送路それぞれを特定の出力伝送
路に接続することを示す固定接続情報が予め格納された
第２のマップと、このマップ内の接続情報が書き込まれ
た第２のメモリと、第１のメモリまたは第２のメモリを
選択するセレクタと、セレクタが選択したメモリ内の接
続情報に基づいて入力伝送路をいずれかの出力伝送路に
切り替えて接続するスイッチ群と、第１のマップ，第１
のメモリ，セレクタおよび第１のメモリ内の接続情報に
基づくスイッチ群の各動作を制御する第１の制御部と、
第２のマップ，第２のメモリ，セレクタおよび第２のメ
モリ内の接続情報に基づくスイッチ群の各動作を制御す
るハードウェア構成の第２の制御部とを有している。セ
レクタは、通常は第１のメモリを選択しているが、第１
の制御部に障害が発生すると第２のメモリを選択し、ス
イッチ群は第２のメモリ内の固定的な接続情報に基づい
て切り替え動作を行うようになる。固定的な接続情報
は、第１の制御部に障害が発生しても確保したい伝送路
に関するものであり、極く少数であってもよいし、第２
の制御部は高信頼性のハードウェア構成とし、マニュア
ル操作を伴うものであってもよい。
【０００９】
【実施例】今日では、日本各地が伝送回路網で結ばれて
おり、国内のどの町との間においても即時に通信ができ
るようになっている。このような伝送回路網の節（ノー
ド）では、図４に模式化して示すように、クロスコネク
ト装置Ｍが装置ＡまたはＢからの入力を装置ＣまたはＤ
に切り替えて出力する。ここに、本ノードを東京におけ
るものとすれば、装置Ａ，Ｂは例えば東京に設置された
多重化装置であったり、仙台からの伝送路であり、装置
Ｃ，Ｄは大阪や長野への伝送路に対する搬送装置であ
る。
おり、国内のどの町との間においても即時に通信ができ
るようになっている。このような伝送回路網の節（ノー
ド）では、図４に模式化して示すように、クロスコネク
ト装置Ｍが装置ＡまたはＢからの入力を装置ＣまたはＤ
に切り替えて出力する。ここに、本ノードを東京におけ
るものとすれば、装置Ａ，Ｂは例えば東京に設置された
多重化装置であったり、仙台からの伝送路であり、装置
Ｃ，Ｄは大阪や長野への伝送路に対する搬送装置であ
る。
【００１０】クロスコネクト装置Ｍは、装置Ａを装置Ｃ
および装置Ｄに接続するか装置Ｃに接続するか装置Ｄに
接続するか、またはいずれの装置にも接続しない。装置
Ｂについても同様である。このような接続の態様はクロ
スコネクト装置Ｍが有する接続情報に従う。
および装置Ｄに接続するか装置Ｃに接続するか装置Ｄに
接続するか、またはいずれの装置にも接続しない。装置
Ｂについても同様である。このような接続の態様はクロ
スコネクト装置Ｍが有する接続情報に従う。
【００１１】本発明の第１の実施例を示す図１を参照す
ると、本実施例のクロスコネクト装置は、スイッチ部１
と、２つのメモリ２および３と、マップ５と、制御部７
と、２つのセレクタ９および１０とを有している。
ると、本実施例のクロスコネクト装置は、スイッチ部１
と、２つのメモリ２および３と、マップ５と、制御部７
と、２つのセレクタ９および１０とを有している。
【００１２】マップ５は、例えば磁気ディスク媒体上に
形成され、スイッチ部１における切替え先を律する接続
情報の多数のセットが予め格納されている。セレクタ９
は、制御部７の指示により、これらのセットのうちの一
つをメモリ２に、他の一つをメモリ３にロードしてお
く。
形成され、スイッチ部１における切替え先を律する接続
情報の多数のセットが予め格納されている。セレクタ９
は、制御部７の指示により、これらのセットのうちの一
つをメモリ２に、他の一つをメモリ３にロードしてお
く。
【００１３】メモリ２および３は同構成のランダムアク
セスメモリであり、スイッチ部１においてｍ個の入力デ
ータとｎ個の出力データとを接続するのに必要なすべて
の接続情報をそれぞれ記憶する。セレクタ１０は、制御
部７の指示により、メモリ２とメモリ３のうちの一つの
出力をスイッチ部１に導き、スイッチ部１はそのメモリ
が記憶する接続情報に従って切替え動作を行う。
セスメモリであり、スイッチ部１においてｍ個の入力デ
ータとｎ個の出力データとを接続するのに必要なすべて
の接続情報をそれぞれ記憶する。セレクタ１０は、制御
部７の指示により、メモリ２とメモリ３のうちの一つの
出力をスイッチ部１に導き、スイッチ部１はそのメモリ
が記憶する接続情報に従って切替え動作を行う。
【００１４】制御部７は、ソフトウェアで実現され、マ
ップ５への接続情報の設定、マップ５のどの接続情報を
メモリ２またはメモリ３のいずれに書き込むかのセレク
タ９による選択およびメモリ２またはメモリ３のいずれ
の接続情報をスイッチ部１に導くかのセレクタ１０によ
る選択を制御する。
ップ５への接続情報の設定、マップ５のどの接続情報を
メモリ２またはメモリ３のいずれに書き込むかのセレク
タ９による選択およびメモリ２またはメモリ３のいずれ
の接続情報をスイッチ部１に導くかのセレクタ１０によ
る選択を制御する。
【００１５】いま、セレクタ１０がメモリ２を選択し、
スイッチ部１はメモリ２の接続情報に従って入力データ
ＤＩＮと出力データＤＯＷＴとの接続を行なっているも
のとする。この状態下において、例えば東京と大阪との
間の直通の電話回線が何らかの原因で不通となった場合
に、東京から長野経由の迂回した伝送路によって東京と
大阪との間の伝送路を確保しようとすれば、スイッチ部
１が従うべき接続情報を変更する必要がある。このよう
な変更は、電話回線の不通による場合だけでなく、例え
ば、発呼の集中や、より高品質なデータ通信が望まれる
コンピュータデータと音声データとの間での伝送路の交
換によっても起り得る。 接続情報の変更は、制御部７
からの指示に応答して、セレクタ１０がメモリ２の出力
からメモリ３の出力を受け入れるように動作することに
より、一瞬のうちに実行される。従って、従来のよう
に、単一のメモリしか備えられていなければ、メモリ２
が記憶していた接続情報を書き替えた後でなければ、新
しい接続情報に基づく運用はできないのであるが、本発
明によれば即時に可能となる。もっとも、接続情報の切
替え時までには、メモリ３に対するマップ５からの接続
情報のロードが条件となる。
スイッチ部１はメモリ２の接続情報に従って入力データ
ＤＩＮと出力データＤＯＷＴとの接続を行なっているも
のとする。この状態下において、例えば東京と大阪との
間の直通の電話回線が何らかの原因で不通となった場合
に、東京から長野経由の迂回した伝送路によって東京と
大阪との間の伝送路を確保しようとすれば、スイッチ部
１が従うべき接続情報を変更する必要がある。このよう
な変更は、電話回線の不通による場合だけでなく、例え
ば、発呼の集中や、より高品質なデータ通信が望まれる
コンピュータデータと音声データとの間での伝送路の交
換によっても起り得る。 接続情報の変更は、制御部７
からの指示に応答して、セレクタ１０がメモリ２の出力
からメモリ３の出力を受け入れるように動作することに
より、一瞬のうちに実行される。従って、従来のよう
に、単一のメモリしか備えられていなければ、メモリ２
が記憶していた接続情報を書き替えた後でなければ、新
しい接続情報に基づく運用はできないのであるが、本発
明によれば即時に可能となる。もっとも、接続情報の切
替え時までには、メモリ３に対するマップ５からの接続
情報のロードが条件となる。
【００１６】メモリ３が記憶している接続情報に基づく
運用状態において、再び接続情報の変更を行う場合は、
上述のメモリ２からメモリ３への切替えとは逆方向、す
なわちメモリ３からメモリ２への切替えを行えばよい。
運用状態において、再び接続情報の変更を行う場合は、
上述のメモリ２からメモリ３への切替えとは逆方向、す
なわちメモリ３からメモリ２への切替えを行えばよい。
【００１７】図１の要部を模式化した図２と図１を照合
すると、図２におけるスイッチ１２は図１のスイッチ部
１，図２のセレクタ１９は図１のセレクタ１０，図２の
メモリ１３−１は図１のメモリ２および図２のメモリ１
３−２は図１のメモリ３にそれぞれ対応する。
すると、図２におけるスイッチ１２は図１のスイッチ部
１，図２のセレクタ１９は図１のセレクタ１０，図２の
メモリ１３−１は図１のメモリ２および図２のメモリ１
３−２は図１のメモリ３にそれぞれ対応する。
【００１８】メモリ１３−１およびメモリ１３−２は、
それぞれ２つのフリップフロップ１７−１，１７−２お
よび２つのフリップフロップ１８−１，１８−２で構成
されており、従ってそれぞれが２ビットの接続情報を記
憶する。セレクタ１９は、制御部７に接続された制御端
子１６からの信号が“１”の場合には、メモリ１３−１
の出力を、また“０”の場合はメモリ１３−２の出力を
それぞれスイッチ１２に導く。
それぞれ２つのフリップフロップ１７−１，１７−２お
よび２つのフリップフロップ１８−１，１８−２で構成
されており、従ってそれぞれが２ビットの接続情報を記
憶する。セレクタ１９は、制御部７に接続された制御端
子１６からの信号が“１”の場合には、メモリ１３−１
の出力を、また“０”の場合はメモリ１３−２の出力を
それぞれスイッチ１２に導く。
【００１９】そして、フリップフロップ１７−１および
フリップフロップ１８−１は、“１”を記憶していると
きは入力端子１４−１上の信号を出力端子１５−１に導
き、“０”を記憶しているときは入力端子１４−２上の
信号を出力端子１５−１に導く。また、フリップフロッ
プ１７−２およびフリップフロップ１８−２は、“１”
を記憶しているときは入力端子１４−１上の信号を出力
端子１５−２に導き、“０”を記憶しているときは入力
端子１４−２上の信号を出力端子１５−２に導く。この
ような結論は図２のゲート回路間の接続を追い、論理演
算を試みることによって容易に理解できよう。表示すれ
ば次のようになる。
フリップフロップ１８−１は、“１”を記憶していると
きは入力端子１４−１上の信号を出力端子１５−１に導
き、“０”を記憶しているときは入力端子１４−２上の
信号を出力端子１５−１に導く。また、フリップフロッ
プ１７−２およびフリップフロップ１８−２は、“１”
を記憶しているときは入力端子１４−１上の信号を出力
端子１５−２に導き、“０”を記憶しているときは入力
端子１４−２上の信号を出力端子１５−２に導く。この
ような結論は図２のゲート回路間の接続を追い、論理演
算を試みることによって容易に理解できよう。表示すれ
ば次のようになる。
【００２０】
【００２１】本表より、フリップフロップ１７−１（１
８−１）およびフリップフロップ１７−２（１８−２）
が共に“１”の場合には入力端子１４−１上の信号、ま
た“０”の場合には入力端子１４−２上の信号の同報
（ｂｒｏａｄｃａｓｔｉｎｇ）通信が行われることがわ
かる。
８−１）およびフリップフロップ１７−２（１８−２）
が共に“１”の場合には入力端子１４−１上の信号、ま
た“０”の場合には入力端子１４−２上の信号の同報
（ｂｒｏａｄｃａｓｔｉｎｇ）通信が行われることがわ
かる。
【００２２】本発明の第２の実施例のクロスコネクト装
置を示す図３において、図１に示した実施例と共通な構
成部分は共通な参照数字で示してある。同図にも明らか
に示されるとおり、本実施例は図１に示した実施例にメ
モリ４，マップ６，２つの制御部８および２０並びにセ
レクタ１１が追加されている。
置を示す図３において、図１に示した実施例と共通な構
成部分は共通な参照数字で示してある。同図にも明らか
に示されるとおり、本実施例は図１に示した実施例にメ
モリ４，マップ６，２つの制御部８および２０並びにセ
レクタ１１が追加されている。
【００２３】本クロスコネクト装置は、通常、セレクタ
１１がセレクタ１０の出力をスイッチ部１に導き、従っ
て図１に示したクロセコネクト装置と同構成で運用され
ている。この場合、メモリ４，マップ６並びに２つの制
御部８および２０は運用系から切離されている。
１１がセレクタ１０の出力をスイッチ部１に導き、従っ
て図１に示したクロセコネクト装置と同構成で運用され
ている。この場合、メモリ４，マップ６並びに２つの制
御部８および２０は運用系から切離されている。
【００２４】マップ６には、上述の運用時における接続
情報のうちで、特に重要な固定的なものが制御部８によ
って予め格納されている。このような固定接続情報は、
制御部７に障害が発生してメモリ２またはメモリ３に記
憶されている接続情報による伝送路切替え動作が不可能
になった場合においても最少限確保したい伝送路に関す
るものである。
情報のうちで、特に重要な固定的なものが制御部８によ
って予め格納されている。このような固定接続情報は、
制御部７に障害が発生してメモリ２またはメモリ３に記
憶されている接続情報による伝送路切替え動作が不可能
になった場合においても最少限確保したい伝送路に関す
るものである。
【００２５】メモリ４にはマップ６に格納された固定接
続情報が制御部８によって書き込まれる。この書込みは
上述の運用時においても可能である。制御部７に障害が
発生すると、制御部２０はセレクタ１１がメモリ４の出
力をスイッチ部１に導くように動作する。この結果、ス
イッチ部１はメモリ４に記憶されている固定接続情報に
基づいて伝送路の切替え動作を行うようになる。
続情報が制御部８によって書き込まれる。この書込みは
上述の運用時においても可能である。制御部７に障害が
発生すると、制御部２０はセレクタ１１がメモリ４の出
力をスイッチ部１に導くように動作する。この結果、ス
イッチ部１はメモリ４に記憶されている固定接続情報に
基づいて伝送路の切替え動作を行うようになる。
【００２６】制御部８および制御部２０はハードウェア
で構成される。これらの制御部は、少量かつ固定的な接
続情報に係るから単純な構成とすることができ高信頼性
を担保できる。
で構成される。これらの制御部は、少量かつ固定的な接
続情報に係るから単純な構成とすることができ高信頼性
を担保できる。
【００２７】制御部７の障害が回復すれば、制御部２０
はセレクタ１１がセレクタ１０の出力をスイッチ部１に
導くように動作し、制御部７の障害発生前における運用
状態に戻る。
はセレクタ１１がセレクタ１０の出力をスイッチ部１に
導くように動作し、制御部７の障害発生前における運用
状態に戻る。
【００２８】なお、図３の実施例においては、メモリ２
とメモリ３の二つが設けられているが、一つであっても
よい。その場合には、セレクタ９およびセレクタ１０は
不要となる。
とメモリ３の二つが設けられているが、一つであっても
よい。その場合には、セレクタ９およびセレクタ１０は
不要となる。
【００２９】
【発明の効果】上述のとおり、本発明の第１の実施の態
様によると、一瞬のうちに接続情報の変更を行えるため
の、通信環境の変化に即応できるという効果がある。
様によると、一瞬のうちに接続情報の変更を行えるため
の、通信環境の変化に即応できるという効果がある。
【００３０】また、本発明の第２の実施の態様による
と、制御部に障害が発生しても最少限必要な伝送路を確
保できるので全面的な通信障害を回避でき、その効果は
著しい。
と、制御部に障害が発生しても最少限必要な伝送路を確
保できるので全面的な通信障害を回避でき、その効果は
著しい。
【図１】本発明の第１の実施例を示すブロック図であ
る。
る。
【図２】図１および図３に示した実施例におけるセレク
タとスイッチの模式化した論理回路図である。
タとスイッチの模式化した論理回路図である。
【図３】本発明の第２の実施例を示すブロック図であ
る。
る。
【図４】本発明が適用される伝送路網の一部を模式化し
たブロック図である。
たブロック図である。
１ スイッチ部 ２，３，４ メモリ ５，６ マップ ７，８，２０ 制御部 ９，１０，１１ セレクタ １２ スイッチ １３−１，１３−２ メモリ １４−１，１４−２ 入力端子 １５−１，１５−２ 出力端子 １６ 制御端子 １７−１，１７−２，１８−１，１８−２ フリップフ
ロップ
ロップ
Claims (2)
- 【請求項１】伝送路網のノードにあって、複数の入力伝
送路の各各を複数の出力伝送路のいずれに接続するのか
示す少なくとも２式の接続情報を予め格納したマップ
と、該マップ内の１式の接続情報が書き込まれた第１の
メモリと、前記マップ内の他の１式の接続情報が書き込
まれた第２のメモリと、第１のメモリまたは第２のメモ
リを選択するセレクタと、該セレクタが選択した前記メ
モリ内の接続情報に基づいて前記入力伝送路の各各を前
記出力伝送路のいずれかに切り替えて接続するスイッチ
群とを有することを特徴とするクロスコネクト装置。 - 【請求項２】伝送路網のノードにあって、複数の入力伝
送路各各を複数出力伝送路のいずれに接続するのかを示
す少なくとも１式の接続情報を予め格納した第１のマッ
プと、特定の入力伝送路各各を特定の出力伝送路に接続
することを示す固定接続情報を予め格納した第２のマッ
プと、前記第１のマップ内の接続情報の１式が書き込ま
れた少なくとも一つの第１のメモリと、前記第２のマッ
プ内の接続情報が書き込まれた第２のメモリと、前記第
１のメモリまたは前記第２のメモリを選択するセレクタ
と、該セレクタが選択したメモリ内の接続情報に基づい
て前記入力伝送路の各各を前記出力伝送路のいずれかに
切り替えて接続するスイッチ群と、少なくとも前記第１
のマップを制御する第１の制御部と、前記第２のマップ
およびセレクタを制御するハードウェア構成の第２の制
御部とを有することを特徴とするクロスコネクト装置。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12875891 | 1991-04-30 | ||
| JP3-166244 | 1991-06-12 | ||
| JP16624491 | 1991-06-12 | ||
| JP3-128758 | 1991-06-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05304686A true JPH05304686A (ja) | 1993-11-16 |
Family
ID=26464344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4079701A Pending JPH05304686A (ja) | 1991-04-30 | 1992-04-01 | クロスコネクト装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5592467A (ja) |
| JP (1) | JPH05304686A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6961343B1 (en) | 1998-10-30 | 2005-11-01 | Fujitsu Limited | Cross-connection switch |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5914798A (en) * | 1995-12-29 | 1999-06-22 | Mci Communications Corporation | Restoration systems for an optical telecommunications network |
| AU2001273124A1 (en) * | 2000-06-29 | 2002-01-14 | Cinta Networks Corporation | Method for wavelength switch network restoration |
| US20070297433A1 (en) * | 2006-06-26 | 2007-12-27 | Mediatek Inc. | Method and apparatus for double buffering |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US32900A (en) * | 1861-07-23 | Stove | ||
| US4071703A (en) * | 1977-01-26 | 1978-01-31 | Trw, Inc. | Time slot interchanger |
| US4385206A (en) * | 1980-12-16 | 1983-05-24 | Stromberg-Carlson Corporation | Programmable port sense and control signal preprocessor for a central office switching system |
| USRE32900E (en) | 1983-12-06 | 1989-04-04 | American Telephone And Telegraph Company, At&T Bell Laboratories | Fast circuit switching system |
| US4734907A (en) * | 1985-09-06 | 1988-03-29 | Washington University | Broadcast packet switching network |
| CA1292334C (en) * | 1987-04-28 | 1991-11-19 | Tsuneo Kobayashi | Double-buffered time division switching system |
| FR2630876A1 (fr) * | 1988-04-29 | 1989-11-03 | Trt Telecom Radio Electr | Element de circuit ´ point de croisement entre deux lignes omnibus |
| JP2531275B2 (ja) * | 1989-09-29 | 1996-09-04 | 日本電気株式会社 | Ａｔｍセル転送方式 |
| US5119366A (en) * | 1990-12-14 | 1992-06-02 | At&T Bell Laboratories | Call processing method for distributed switching |
| US5351236A (en) * | 1992-10-20 | 1994-09-27 | At&T Bell Laboratories | Multirate, sonet-ready, switching arrangement |
-
1992
- 1992-04-01 JP JP4079701A patent/JPH05304686A/ja active Pending
-
1994
- 1994-12-07 US US08/350,725 patent/US5592467A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6961343B1 (en) | 1998-10-30 | 2005-11-01 | Fujitsu Limited | Cross-connection switch |
Also Published As
| Publication number | Publication date |
|---|---|
| US5592467A (en) | 1997-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2083975A (en) | Back-up control system | |
| US3974340A (en) | Data switching apparatus and method | |
| US20060050699A1 (en) | Header conversion technique in ATM switch | |
| JPH11112657A (ja) | 交換装置 | |
| JPH05304686A (ja) | クロスコネクト装置 | |
| KR0175293B1 (ko) | 교환스위치 및 스위칭 서비스 중단 최소화 방법 | |
| US6178168B1 (en) | Method of controlling connections in a telecommunication system | |
| US6034943A (en) | Adaptive communication node for use in an inter-processor communications system | |
| CN113179228B (zh) | 一种提高交换机堆叠可靠性的方法、装置、设备及介质 | |
| US3740480A (en) | Time division multiplex switching system utilizing all time division techniques | |
| US5953394A (en) | Control system for voice mail system | |
| JPS59144245A (ja) | パケツト交換加入者回線制御方式 | |
| JPH08265343A (ja) | 通信信号伝送用の通信ネットワーク | |
| CN116094990B (zh) | 基于mac地址转发表的软件优化方法、装置及电子设备 | |
| JP2555934B2 (ja) | 時間スイッチ | |
| JPH06284101A (ja) | データ伝送装置内のデータ保護方法 | |
| JPS5819197B2 (ja) | 代表加入者のラインロツクアウトに対する接続方式 | |
| JPH04292050A (ja) | 同報通信路接続制御システム | |
| JPS5844839A (ja) | 固線切替装置 | |
| US6765862B1 (en) | Telecommunication switch, and switching telecommunication signals | |
| CA2303168C (en) | Method and apparatus for controlling a switching device | |
| JPH0666979B2 (ja) | 時分割交換機 | |
| KR100214945B1 (ko) | 이중화된 메인프로세서를 가지는 vms/ars 시스템의 안내음 송출 장치 | |
| JP2842742B2 (ja) | 予備加入者回路切替方式 | |
| JPH0563802A (ja) | 交換機の二重化装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000808 |