JPH05299958A - 増幅器バイアス回路 - Google Patents
増幅器バイアス回路Info
- Publication number
- JPH05299958A JPH05299958A JP4336399A JP33639992A JPH05299958A JP H05299958 A JPH05299958 A JP H05299958A JP 4336399 A JP4336399 A JP 4336399A JP 33639992 A JP33639992 A JP 33639992A JP H05299958 A JPH05299958 A JP H05299958A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- input
- current
- bias circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M19/00—Current supply arrangements for telephone systems
- H04M19/02—Current supply arrangements for telephone systems providing ringing current or supervisory tones, e.g. dialling tone or busy tone
- H04M19/026—Arrangements for interrupting the ringing current
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/22—Arrangements for supervision, monitoring or testing
- H04M3/2272—Subscriber line supervision circuits, e.g. call detection circuits
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】
【目的】 本発明は、リングトリップ回路で使用される
増幅器で呼出し信号の有無に応じて変化し、急激な変化
をせず、エネルギ消費の少ないバイアス回路を得ること
を目的とする。 【構成】 バイアスインピーダンスを入力信号が供給さ
れる増幅器入力に接続することが可能なバイアス回路に
おいて、入力信号の大きさを検出し、それに基づいてバ
イアスインピーダンスの値を決定することを特徴とす
る。この回路は増幅器ＳＡの端子Ｉ1 と端子Ｉ1 ，Ｉ2
との間に結合された負帰還ループであり、端子Ｉ1 の入
力電圧が基準値を越えると入力端子と端子VBATとの間に
可変バイアスインピーダンスＲ6,ＰＮＰ1,Ｒ7,ＰＮＰ2
を接続することによって端子電圧を基準値ら調整する。
増幅器で呼出し信号の有無に応じて変化し、急激な変化
をせず、エネルギ消費の少ないバイアス回路を得ること
を目的とする。 【構成】 バイアスインピーダンスを入力信号が供給さ
れる増幅器入力に接続することが可能なバイアス回路に
おいて、入力信号の大きさを検出し、それに基づいてバ
イアスインピーダンスの値を決定することを特徴とす
る。この回路は増幅器ＳＡの端子Ｉ1 と端子Ｉ1 ，Ｉ2
との間に結合された負帰還ループであり、端子Ｉ1 の入
力電圧が基準値を越えると入力端子と端子VBATとの間に
可変バイアスインピーダンスＲ6,ＰＮＰ1,Ｒ7,ＰＮＰ2
を接続することによって端子電圧を基準値ら調整する。
Description
【０００１】
【産業上の利用分野】本発明は、バイアスインピーダン
スを入力信号が供給される増幅器入力に接続することが
可能な増幅器バイアス回路に関する。
スを入力信号が供給される増幅器入力に接続することが
可能な増幅器バイアス回路に関する。
【０００２】
【従来の技術】そのような増幅器バイアス回路は従来技
術においてすでに知られており、例えば欧州特許出願04
55894 号明細書に記載されている。
術においてすでに知られており、例えば欧州特許出願04
55894 号明細書に記載されている。
【０００３】この既知のバイアス回路において、増幅器
は通信ラインに結合された第１の端子対と、呼出信号源
に結合された第２の端子対と、並びに感知増幅器の入力
の各入力端子に結合された第３の端子対とを有するヘル
ター（Ｈｅｒｔｅｒ）ブリッジをさらに含む通信リング
トリップ回路の１部分を形成する感知増幅器である。こ
の感知増幅器の目的は、呼出位相中、すなわち呼出信号
が呼出信号源によってラインに供給されるとき呼出信号
を検出してＤＣラインループが閉じられ、それから呼出
信号のスイッチをオフにするために制御信号を供給する
ことである。この感知増幅器の入力に接続されたバイア
ス回路は入力において呼出信号によって供給された共通
のモード電圧が非常に高くなりすぎ、感知増幅器がその
動作範囲外で駆動されるのを阻止する。このために、バ
イアス回路は呼出信号が供給される前にスイッチを介し
てバイアスインピーダンスを増幅器入力に接続し、そう
でなければ、同じスイッチを介してこのインピーダンス
を遮断する。これは増幅器入力における信号が小さすぎ
てその動作範囲外でこの感知増幅器を駆動することがで
きないためである。したがって、感知増幅器の入力をバ
イアスする必要はない。
は通信ラインに結合された第１の端子対と、呼出信号源
に結合された第２の端子対と、並びに感知増幅器の入力
の各入力端子に結合された第３の端子対とを有するヘル
ター（Ｈｅｒｔｅｒ）ブリッジをさらに含む通信リング
トリップ回路の１部分を形成する感知増幅器である。こ
の感知増幅器の目的は、呼出位相中、すなわち呼出信号
が呼出信号源によってラインに供給されるとき呼出信号
を検出してＤＣラインループが閉じられ、それから呼出
信号のスイッチをオフにするために制御信号を供給する
ことである。この感知増幅器の入力に接続されたバイア
ス回路は入力において呼出信号によって供給された共通
のモード電圧が非常に高くなりすぎ、感知増幅器がその
動作範囲外で駆動されるのを阻止する。このために、バ
イアス回路は呼出信号が供給される前にスイッチを介し
てバイアスインピーダンスを増幅器入力に接続し、そう
でなければ、同じスイッチを介してこのインピーダンス
を遮断する。これは増幅器入力における信号が小さすぎ
てその動作範囲外でこの感知増幅器を駆動することがで
きないためである。したがって、感知増幅器の入力をバ
イアスする必要はない。
【０００４】
【発明が解決しようとする課題】この既知のバイアス回
路の第１の欠点は、バイアスインピーダンスを接続し遮
断するスイッチを駆動する外部制御信号を利用しなけれ
ばならないことである。第２の欠点は、インピーダンス
が呼出信号の不在時の無限大の値（スイッチ開放）から
そのような信号の存在時の一定の値（スイッチ閉鎖）に
急激に変化することである。実際、このように進行する
ことによって、回路は必要以上に長い時間において能動
である。したがって呼出信号が十分に低いときバイアス
は実質上必要でないので、厳密に必要である以上にパワ
ーを放散する可能性がある。本発明の目的は、これらの
欠点を有しない上記型式の増幅器バイアス回路を提供す
ることである。
路の第１の欠点は、バイアスインピーダンスを接続し遮
断するスイッチを駆動する外部制御信号を利用しなけれ
ばならないことである。第２の欠点は、インピーダンス
が呼出信号の不在時の無限大の値（スイッチ開放）から
そのような信号の存在時の一定の値（スイッチ閉鎖）に
急激に変化することである。実際、このように進行する
ことによって、回路は必要以上に長い時間において能動
である。したがって呼出信号が十分に低いときバイアス
は実質上必要でないので、厳密に必要である以上にパワ
ーを放散する可能性がある。本発明の目的は、これらの
欠点を有しない上記型式の増幅器バイアス回路を提供す
ることである。
【０００５】
【課題を解決するための手段】本発明によると、この目
的はバイアス回路が入力信号の大きさを検出し、それに
よりバイアスインピーダンスの値を決定することによっ
て達成される。
的はバイアス回路が入力信号の大きさを検出し、それに
よりバイアスインピーダンスの値を決定することによっ
て達成される。
【０００６】このようにして、外部制御信号は必要でな
く、インピーダンス値および入力信号の大きさは入力信
号が動作範囲外に増幅器を駆動しないように選定される
ことができ、入力信号の大きさに関係なく呼出信号の存
在または不存在によって動作する。
く、インピーダンス値および入力信号の大きさは入力信
号が動作範囲外に増幅器を駆動しないように選定される
ことができ、入力信号の大きさに関係なく呼出信号の存
在または不存在によって動作する。
【０００７】
【実施例】このリングトリップ回路はヘルターブリッジ
R0〜R5をさらに含む。このブリッジの第１の端子対SRA,
STB は通信ラインＬを介してサブセット（図示せず）に
結合され、ＤＣループはスイッチフック接点Ｈによって
閉鎖されることができる。第２の端子対STA,SRB はライ
ン増幅器（図示せず）および呼出信号源RCに結合され、
第３の端子対Ａ，Ｂはそれぞれ感知増幅器SAの各入力Ｉ
１，Ｉ２に結合される。これらの入力Ｉ１，Ｉ２はまた
それぞれ適切なバイアス回路BCの同様の端子に結合され
る。
R0〜R5をさらに含む。このブリッジの第１の端子対SRA,
STB は通信ラインＬを介してサブセット（図示せず）に
結合され、ＤＣループはスイッチフック接点Ｈによって
閉鎖されることができる。第２の端子対STA,SRB はライ
ン増幅器（図示せず）および呼出信号源RCに結合され、
第３の端子対Ａ，Ｂはそれぞれ感知増幅器SAの各入力Ｉ
１，Ｉ２に結合される。これらの入力Ｉ１，Ｉ２はまた
それぞれ適切なバイアス回路BCの同様の端子に結合され
る。
【０００８】後者のバイアス回路BCはトランジスタPE1
〜PE4,NE1,NE2,ND1,ND2,PNP1,PNP2および抵抗R6,R7 か
ら構成されている。PE1 〜PE4 はＰＭＯＳ型トランジス
タであり、NE1,NE2,ND1,ND2 はＮＭＯＳ型トランジスタ
であり、PNP1,PNP2 はＰＮＰ型バイポーラトランジスタ
である。NE1,ND1 はダイオード接続トランジスタであ
る。ＭＯＳ型トランジスタはディプリーション型トラン
ジスタND1,ND2 を除いて全てエンハンスメント型トラン
ジスタである。PE1,PE3,PE4 はそれらのソースとゲート
電極がそれぞれ定電圧VDD,V1に接続されたとき電流源を
構成する。ＶＤＤ，ＶＢＡＴはそれぞれ定電流ＩＡ，Ｉ
Ｂ，ＩＣを供給する定電圧源の端子である。
〜PE4,NE1,NE2,ND1,ND2,PNP1,PNP2および抵抗R6,R7 か
ら構成されている。PE1 〜PE4 はＰＭＯＳ型トランジス
タであり、NE1,NE2,ND1,ND2 はＮＭＯＳ型トランジスタ
であり、PNP1,PNP2 はＰＮＰ型バイポーラトランジスタ
である。NE1,ND1 はダイオード接続トランジスタであ
る。ＭＯＳ型トランジスタはディプリーション型トラン
ジスタND1,ND2 を除いて全てエンハンスメント型トラン
ジスタである。PE1,PE3,PE4 はそれらのソースとゲート
電極がそれぞれ定電圧VDD,V1に接続されたとき電流源を
構成する。ＶＤＤ，ＶＢＡＴはそれぞれ定電流ＩＡ，Ｉ
Ｂ，ＩＣを供給する定電圧源の端子である。
【０００９】直列に接続されたトランジスタで構成され
た３つのトランジスタ分岐路は端子ＶＤＤ，ＶＢＡＴを
横切って接続される（PE1,PE2,NE1 ；NE2 とND1 との並
列接続PE3 、およびPE4,ND2 ）。増幅器SAの入力Ｉ１は
PE2 のゲートに接続される。NE1,NE2 は共に電流ミラー
回路を構成し、ND1,ND2 も同様である。PE3 とND1 とND
2 の接続点ＸはND2 のゲートに接続され、一方PE4 とND
2 の接続点Ｙは各端子Ｉ１とＩ２とＶＢＡＴの間に各抵
抗R6,R7 と直列に接続される両トランジスタPNP1,PNP2
のゲートに接続される。次に、バイアス回路の動作を以
下の符号を用いて説明する。トランジスタＸは予め限定
されたトランジスタである。 ＶＤ（Ｘ）：トランジスタＸのドレインにおける電圧 ＶＧ（Ｘ）：トランジスタＸのゲートにおける電圧 ＶＳ（Ｘ）：トランジスタＸのソースにおける電圧 ＶＧＳ（Ｘ）：トランジスタＸのソースに関するトラン
ジスタＸのゲートにおける電圧 ＶＤＳ（Ｘ）：トランジスタＸのソースに関するトラン
ジスタＸのドレインにおける電圧 ＶＴ（Ｘ）：トランジスタＸのしきい値電圧 Ｖ（Ｉ１）：感知増幅器SAの第１の入力Ｉ１における電
圧 ＶＢ（Ｘ）：トランジスタＸのベースにおける電圧 ＶＥ（Ｘ）：トランジスタＸのエミッタにおける電圧 ＶＣ（Ｘ）：トランジスタＸのコレクタにおける電圧 ＶＢＥ（Ｘ）：トランジスタＸのエミッタに関するトラ
ンジスタＸのベースにおける電圧 第１に、ＶＧ（ＰＥ２）に等しい端子Ｉ１における入力
電圧Ｖ（Ｉ１）はＶＤＤ＋ＶＴ（ＰＥ２）よりも小さい
ことが仮定される。
た３つのトランジスタ分岐路は端子ＶＤＤ，ＶＢＡＴを
横切って接続される（PE1,PE2,NE1 ；NE2 とND1 との並
列接続PE3 、およびPE4,ND2 ）。増幅器SAの入力Ｉ１は
PE2 のゲートに接続される。NE1,NE2 は共に電流ミラー
回路を構成し、ND1,ND2 も同様である。PE3 とND1 とND
2 の接続点ＸはND2 のゲートに接続され、一方PE4 とND
2 の接続点Ｙは各端子Ｉ１とＩ２とＶＢＡＴの間に各抵
抗R6,R7 と直列に接続される両トランジスタPNP1,PNP2
のゲートに接続される。次に、バイアス回路の動作を以
下の符号を用いて説明する。トランジスタＸは予め限定
されたトランジスタである。 ＶＤ（Ｘ）：トランジスタＸのドレインにおける電圧 ＶＧ（Ｘ）：トランジスタＸのゲートにおける電圧 ＶＳ（Ｘ）：トランジスタＸのソースにおける電圧 ＶＧＳ（Ｘ）：トランジスタＸのソースに関するトラン
ジスタＸのゲートにおける電圧 ＶＤＳ（Ｘ）：トランジスタＸのソースに関するトラン
ジスタＸのドレインにおける電圧 ＶＴ（Ｘ）：トランジスタＸのしきい値電圧 Ｖ（Ｉ１）：感知増幅器SAの第１の入力Ｉ１における電
圧 ＶＢ（Ｘ）：トランジスタＸのベースにおける電圧 ＶＥ（Ｘ）：トランジスタＸのエミッタにおける電圧 ＶＣ（Ｘ）：トランジスタＸのコレクタにおける電圧 ＶＢＥ（Ｘ）：トランジスタＸのエミッタに関するトラ
ンジスタＸのベースにおける電圧 第１に、ＶＧ（ＰＥ２）に等しい端子Ｉ１における入力
電圧Ｖ（Ｉ１）はＶＤＤ＋ＶＴ（ＰＥ２）よりも小さい
ことが仮定される。
【００１０】この場合、トランジスタPE2 はＶＧ（ＰＥ
２）−ＶＳ（ＰＥ２）に等しいＶＧＳ（ＰＥ２）がＶＴ
（ＰＥ２）とＶＳ（ＰＥ２）＝ＶＤＤの合計よりも小さ
いので導電状態である。トランジスタPE2 は電流源トラ
ンジスタPE1 によって供給された電流ＩＡをトランジス
タNE1 およびNE2 からなる電流ミラー回路を通って伝送
する。この電流ミラー回路NE1,NE2 は１：ｋに等しい変
換比を有すると仮定されるとき、トランジスタNE2 は通
常ｋ．ＩＡに等しい電流を導通する。しかしながら、こ
れは電流源トランジスタPE3 がｋ．ＩＡより小さいと仮
定した電流ＩＢしかを発生しないので不可能である。実
際、トランジスタND1 は単にトランジスタNE2 から電流
を導通するだけにすぎないので付加的な電流をトランジ
スタNE2に供給することはできない。結果的に、トラン
ジスタNE2 のドレインにおける電圧はほぼ電圧ＶＢＡＴ
に降下するので、トランジスタND1 が導電状態になるこ
とは阻止される。したがって、電流ミラー回路ND1,ND2
は電流ミラーとして動作しない。トランジスタND2 のゲ
ートにおける電圧は電圧ＶＢＡＴに実質上等しいので、
電圧ＶＧＳ（ＮＤ２）は実質上０Ｖである。トランジス
タND2 はＶＤ（ＮＤ２）がＶＤＤに等しくなるように設
計されるので、電流源PE4 によって供給された電流ＩＣ
を導通することが可能である。ＶＤ（ＮＤ２）はＶＤＤ
にほぼ等しいので、電圧ＶＢＥ（ＰＮＰ１）およびＶＢ
Ｅ（ＰＮＰ２）は正であり、両トランジスタPNP1,PNP2
が遮断されている。したがって、この場合バイアスは供
給されない。第２に、Ｖ（Ｉ２）がＶＴに等しい或いは
それより大きい場合を考える。
２）−ＶＳ（ＰＥ２）に等しいＶＧＳ（ＰＥ２）がＶＴ
（ＰＥ２）とＶＳ（ＰＥ２）＝ＶＤＤの合計よりも小さ
いので導電状態である。トランジスタPE2 は電流源トラ
ンジスタPE1 によって供給された電流ＩＡをトランジス
タNE1 およびNE2 からなる電流ミラー回路を通って伝送
する。この電流ミラー回路NE1,NE2 は１：ｋに等しい変
換比を有すると仮定されるとき、トランジスタNE2 は通
常ｋ．ＩＡに等しい電流を導通する。しかしながら、こ
れは電流源トランジスタPE3 がｋ．ＩＡより小さいと仮
定した電流ＩＢしかを発生しないので不可能である。実
際、トランジスタND1 は単にトランジスタNE2 から電流
を導通するだけにすぎないので付加的な電流をトランジ
スタNE2に供給することはできない。結果的に、トラン
ジスタNE2 のドレインにおける電圧はほぼ電圧ＶＢＡＴ
に降下するので、トランジスタND1 が導電状態になるこ
とは阻止される。したがって、電流ミラー回路ND1,ND2
は電流ミラーとして動作しない。トランジスタND2 のゲ
ートにおける電圧は電圧ＶＢＡＴに実質上等しいので、
電圧ＶＧＳ（ＮＤ２）は実質上０Ｖである。トランジス
タND2 はＶＤ（ＮＤ２）がＶＤＤに等しくなるように設
計されるので、電流源PE4 によって供給された電流ＩＣ
を導通することが可能である。ＶＤ（ＮＤ２）はＶＤＤ
にほぼ等しいので、電圧ＶＢＥ（ＰＮＰ１）およびＶＢ
Ｅ（ＰＮＰ２）は正であり、両トランジスタPNP1,PNP2
が遮断されている。したがって、この場合バイアスは供
給されない。第２に、Ｖ（Ｉ２）がＶＴに等しい或いは
それより大きい場合を考える。
【００１１】ＶＧＳ（ＰＥ２）はＶＴ（ＰＥ２）以上で
ある。それ故、トランジスタPE2 は電圧制御抵抗として
機能するので、トランジスタPE1 はＶ（Ｉ２）が増加す
ると減少する電流をトランジスタNE1 に供給する。これ
は電流源PE1 がこれ以上電流源として機能しないことを
意味する、すなわちそれはもはや出力における電圧また
はインピーダンスに関係なく定電流を供給することはで
きない。トランジスタNE1 の電流Ｉ（ＮＥ１）はトラン
ジスタNE2 の電流Ｉ（ＮＥ２）がＩＢより少ないように
低下したとき、すなわちトランジスタPE1 によって供給
された電流がＩＡ／ｋより少なくなるとき、ＶＤ（ＮＥ
２）は増加することが可能である。ＶＤ（ＮＥ２）＝Ｖ
Ｄ（ＮＤ１）＝ＶＧ（ＮＤ１）により、トランジスタND
1 に電流が流れ、その電流は電流源PE3 によって供給さ
れた電流ＩＢとトランジスタNE2に流れる電流の差に等
しい。
ある。それ故、トランジスタPE2 は電圧制御抵抗として
機能するので、トランジスタPE1 はＶ（Ｉ２）が増加す
ると減少する電流をトランジスタNE1 に供給する。これ
は電流源PE1 がこれ以上電流源として機能しないことを
意味する、すなわちそれはもはや出力における電圧また
はインピーダンスに関係なく定電流を供給することはで
きない。トランジスタNE1 の電流Ｉ（ＮＥ１）はトラン
ジスタNE2 の電流Ｉ（ＮＥ２）がＩＢより少ないように
低下したとき、すなわちトランジスタPE1 によって供給
された電流がＩＡ／ｋより少なくなるとき、ＶＤ（ＮＥ
２）は増加することが可能である。ＶＤ（ＮＥ２）＝Ｖ
Ｄ（ＮＤ１）＝ＶＧ（ＮＤ１）により、トランジスタND
1 に電流が流れ、その電流は電流源PE3 によって供給さ
れた電流ＩＢとトランジスタNE2に流れる電流の差に等
しい。
【００１２】トランジスタND1 に流れる電流はトランジ
スタND2 に反射され、電流源PE4 によって供給された電
流ＩＣを導通するが、ＶＤ（ＮＤ２）はＶＤＤより小さ
い。言換えると、ＶＤ（ＮＥ２）が増加したので、トラ
ンジスタND2 はまた低いＶＤＳ（ＮＤ２）により電流源
PE4 によって供給された電流を伝送することが可能であ
る。結果的に、ＶＢ（ＰＮＰ１）およびＶＢ（ＰＮＰ
２）は共に減少するので、トランジスタPNP1,PNP2 は導
電し始め、それによってバイアスが増幅器SAに供給され
る。
スタND2 に反射され、電流源PE4 によって供給された電
流ＩＣを導通するが、ＶＤ（ＮＤ２）はＶＤＤより小さ
い。言換えると、ＶＤ（ＮＥ２）が増加したので、トラ
ンジスタND2 はまた低いＶＤＳ（ＮＤ２）により電流源
PE4 によって供給された電流を伝送することが可能であ
る。結果的に、ＶＢ（ＰＮＰ１）およびＶＢ（ＰＮＰ
２）は共に減少するので、トランジスタPNP1,PNP2 は導
電し始め、それによってバイアスが増幅器SAに供給され
る。
【００１３】呼出信号源RCによって供給される呼出電圧
がトランジスタPE2 が遮断される程度に増加するとき、
電流はトランジスタNE1 またはNE2 のいずれにも流れな
い。電流源PE3 によって供給された電流ＩＢはトランジ
スタND1 を完全に通って流れ、電流はトランジスタND2
に反射され、トランジスタND2 が電流源PE4 によって供
給された電流ＩＣを伝送する。ＶＤ（ＮＤ２）はトラン
ジスタPNP1,PNP2 が十分に導電である結果としてＶＢＡ
Ｔの電圧にほぼ降下する。したがって、これはＶ（Ｉ
１）を低下させ負帰還効果を与える最小抵抗を提供す
る。なぜならより高い電圧Ｖ（Ｉ１）はより多くのバイ
アスを生じさせるからである。
がトランジスタPE2 が遮断される程度に増加するとき、
電流はトランジスタNE1 またはNE2 のいずれにも流れな
い。電流源PE3 によって供給された電流ＩＢはトランジ
スタND1 を完全に通って流れ、電流はトランジスタND2
に反射され、トランジスタND2 が電流源PE4 によって供
給された電流ＩＣを伝送する。ＶＤ（ＮＤ２）はトラン
ジスタPNP1,PNP2 が十分に導電である結果としてＶＢＡ
Ｔの電圧にほぼ降下する。したがって、これはＶ（Ｉ
１）を低下させ負帰還効果を与える最小抵抗を提供す
る。なぜならより高い電圧Ｖ（Ｉ１）はより多くのバイ
アスを生じさせるからである。
【００１４】したがって、上述のように、入力Ｉ１にお
ける電圧Ｖ（Ｉ１）は入力電圧が予め定められた基準電
流ＩＢに対応する予め定められた基準値を超過すると直
ぐに実質上一定の基準電圧に調整される。さらに、電圧
Ｖ（Ｉ２）および入力Ｉ２はこれらの両入力における共
通モード電圧が実質上等しいように同様に調整される。
ける電圧Ｖ（Ｉ１）は入力電圧が予め定められた基準電
流ＩＢに対応する予め定められた基準値を超過すると直
ぐに実質上一定の基準電圧に調整される。さらに、電圧
Ｖ（Ｉ２）および入力Ｉ２はこれらの両入力における共
通モード電圧が実質上等しいように同様に調整される。
【００１５】上述のバイアス回路ＢＣは実際入力端子Ｉ
１および出力端子Ｉ１，Ｉ２を有する負帰還ループであ
る。入力端子Ｉ１はトランジスタPE1,PE2 （電圧制御抵
抗として機能する）から構成される電圧制御電流源に結
合され、端子Ｉ１における入力電圧は検出され、トラン
ジスタPE2 が十分に導電状態であるような入力電圧のと
きは電流ＩＡに等しいNE1 の電流に変換される。電流は
トランジスタPE2 が次第に遮断されるにつれて減少し、
完全に遮断状態にされたときゼロである。この電流は入
力制御電流Ｉ（ＮＥ２）を生成するためにトランジスタ
NE2 において反射される。電圧−電流変換器PE1,PE2,NE
1,NE2 の１部分を形成するトランジスタNE2 はまたトラ
ンジスタPE3,ND1 と共に減算回路を構成し、基準電流Ｉ
ＢとトランジスタNE2 の電流Ｉ（ＮＥ２）の差に等しい
エラー電流Ｉ（ＮＤ２）をトランジスタND2 において発
生する。しかしながら、この差電流はトランジスタNE2
の電流がＩＢよりも大きいときゼロである。
１および出力端子Ｉ１，Ｉ２を有する負帰還ループであ
る。入力端子Ｉ１はトランジスタPE1,PE2 （電圧制御抵
抗として機能する）から構成される電圧制御電流源に結
合され、端子Ｉ１における入力電圧は検出され、トラン
ジスタPE2 が十分に導電状態であるような入力電圧のと
きは電流ＩＡに等しいNE1 の電流に変換される。電流は
トランジスタPE2 が次第に遮断されるにつれて減少し、
完全に遮断状態にされたときゼロである。この電流は入
力制御電流Ｉ（ＮＥ２）を生成するためにトランジスタ
NE2 において反射される。電圧−電流変換器PE1,PE2,NE
1,NE2 の１部分を形成するトランジスタNE2 はまたトラ
ンジスタPE3,ND1 と共に減算回路を構成し、基準電流Ｉ
ＢとトランジスタNE2 の電流Ｉ（ＮＥ２）の差に等しい
エラー電流Ｉ（ＮＤ２）をトランジスタND2 において発
生する。しかしながら、この差電流はトランジスタNE2
の電流がＩＢよりも大きいときゼロである。
【００１６】このエラー電流はトランジスタND2 におい
て反射され、トランジスタPE4,ND2の接続点Ｙにおいて
トランジスタND2 の電流が増加すると減少するエラー電
圧に変換されるので、端子Ｉ１，Ｉ２とＶＢＡＴの間の
対応して減少する抵抗を接続し、実質上一定で基準電圧
に等しい電圧にこれらの端子における入力電圧を保持す
る。上記のことから、恐らく入力端子Ｉ１に供給される
呼出信号により、この端子における電圧は次のようにな
る。すなわち、
て反射され、トランジスタPE4,ND2の接続点Ｙにおいて
トランジスタND2 の電流が増加すると減少するエラー電
圧に変換されるので、端子Ｉ１，Ｉ２とＶＢＡＴの間の
対応して減少する抵抗を接続し、実質上一定で基準電圧
に等しい電圧にこれらの端子における入力電圧を保持す
る。上記のことから、恐らく入力端子Ｉ１に供給される
呼出信号により、この端子における電圧は次のようにな
る。すなわち、
【００１７】この電圧は予め定められた値（ＶＤ＋ＶＴ
Ｔ）より小さく、バイアス回路BCがＩ１，Ｉ２とＶＢＡ
Ｔの間の接続を開放することによって無限大のバイアス
インピーダンスを供給するときこの電圧は影響を受けな
い。
Ｔ）より小さく、バイアス回路BCがＩ１，Ｉ２とＶＢＡ
Ｔの間の接続を開放することによって無限大のバイアス
インピーダンスを供給するときこの電圧は影響を受けな
い。
【００１８】この電圧はこの予め定められた値より上に
増加する、すなわち予め定められた方向においてこの値
を超過しようとし、バイアス回路BCは対応して減少する
バイアスインピーダンスを供給することによって一定基
準値に実質上等しい入力電圧を保持する。本発明の原理
を特定の装置に関連して上述したが、これは単なる例示
であって、本発明の技術的範囲を限定するものではない
ことを明瞭に理解すべきである。
増加する、すなわち予め定められた方向においてこの値
を超過しようとし、バイアス回路BCは対応して減少する
バイアスインピーダンスを供給することによって一定基
準値に実質上等しい入力電圧を保持する。本発明の原理
を特定の装置に関連して上述したが、これは単なる例示
であって、本発明の技術的範囲を限定するものではない
ことを明瞭に理解すべきである。
【図１】通信リングトリップ回路に使用される本発明の
１実施例の増幅器バイアス回路の概略図。
１実施例の増幅器バイアス回路の概略図。
BC…バイアス回路、I1,I2 …入力端子、ND1,ND2 …電流
ミラー回路、PNP1,PNP2 …トランジスタ、R1,R2 …抵
抗、SA…増幅器。
ミラー回路、PNP1,PNP2 …トランジスタ、R1,R2 …抵
抗、SA…増幅器。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヨハン・ガブリエル・アウグスト・フェル キンデレン ベルギー国、ビー − 8820 トーハウ ト、ワレンデストラート ８
Claims (11)
- 【請求項１】 バイアスインピーダンスを入力信号が供
給される増幅器入力に接続することが可能な増幅器バイ
アス回路において、 前記バイアス回路は前記入力信号の大きさを検出し、そ
こから前記バイアスインピーダンスの値を決定すること
を特徴とする増幅器バイアス回路。 - 【請求項２】 前記バイアス回路は前記増幅器入力の入
力端子の一方における前記入力信号の大きさを検出し、
前記バイアスインピーダンスを前記各端子に接続するこ
とを特徴とする請求項１記載の増幅器バイアス回路。 - 【請求項３】 前記バイアス回路は入力信号の大きさが
予め定められた方向において前記基準値を超過するなら
ば基準値に実質上等しい前記１つの入力端子に存在する
入力信号の大きさを維持する負帰還ループを具備してい
ることを特徴とする請求項１記載の増幅器バイアス回
路。 - 【請求項４】 前記負帰還ループはまた前記基準値に実
質上等しい前記入力端子の他方における前記入力信号の
大きさを維持することを特徴とする請求項３記載の増幅
器バイアス回路。 - 【請求項５】 前記負帰還ループは、 電圧信号である前記入力信号の大きさを入力制御電流に
変換する第１の変換手段と、 この第１の変換手段に結合されて前記入力制御電流が基
準電流よりも小さいとき、基準電流と入力制御電流の差
のエラー電流関数を与える減算手段と、 前記エラー電流をエラー電圧に変換する第２の変換手段
と、 前記エラー電圧の制御下で前記インピーダンスを与える
電圧制御インピーダンス手段とを具備していることを特
徴とする請求項３記載の増幅器バイアス回路。 - 【請求項６】 前記第１の変換手段はＤＣ電源の端子間
の電圧制御抵抗および第１の電流ミラー回路の入力部分
と直列に接続された第１の電流源を含み、前記電圧制御
抵抗および前記入力部分を制御する前記入力電圧は前記
第１の電流ミラー回路の出力部分と結合されていること
を特徴とする請求項５記載の増幅器バイアス回路。 - 【請求項７】 前記減算手段は前記電源端子間において
前記第１の電流ミラー回路の前記出力部分と第２の電流
ミラー回路の入力部分との並列接続部と直列に接続され
た第２の電流源を含み、前記第１の電流ミラー回路の前
記出力部分は前記入力制御電流を供給し、前記第２の電
流ミラー回路の入力部分は前記エラー電流を供給するこ
とを特徴とする請求項５記載の増幅器バイアス回路。 - 【請求項８】 前記第２の変換手段は前記電源端子間に
おいて前記第２の電流ミラー回路の第２の部分と直列に
接続されている第３の電流源を備えており、この第３の
電流源と前記第２の電流ミラー回路の前記第２の部分と
の接続点において前記エラー電圧が出力されることを特
徴とする請求項７記載の増幅器バイアス回路。 - 【請求項９】 前記電圧制御インピーダンス手段は前記
各増幅器入力端子と前記第２の電源端子との間に直列に
接続された抵抗およびトランジスタを含んでおり、その
トランジスタのベースは前記接続点に接続されているこ
とを特徴とする請求項８記載の増幅器バイアス回路。 - 【請求項１０】 前記電圧制御抵抗はトランジスタによ
って構成され、そのゲートは前記増幅器の前記入力端子
に接続されていることを特徴とする請求項６記載の増幅
器バイアス回路。 - 【請求項１１】 前記増幅器は通信リングトリップ回路
の１部分を形成する感知増幅器であり、通信ラインに結
合された第１の端子対と、呼出信号源に結合された第２
の端子対と、前記増幅器入力の端子に結合された第３の
端子対とを有するヘルターブリッジをさらに具備してい
ることを特徴とする請求項１記載の増幅器バイアス回
路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| BE91203307:3 | 1991-12-16 | ||
| EP91203307A EP0551530B1 (en) | 1991-12-16 | 1991-12-16 | Amplifier biasing circuit suitable for a ring-trip detection system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05299958A true JPH05299958A (ja) | 1993-11-12 |
Family
ID=8208076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4336399A Pending JPH05299958A (ja) | 1991-12-16 | 1992-12-16 | 増幅器バイアス回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5341108A (ja) |
| EP (1) | EP0551530B1 (ja) |
| JP (1) | JPH05299958A (ja) |
| AU (1) | AU658462B2 (ja) |
| CA (1) | CA2085415C (ja) |
| DE (1) | DE69128540T2 (ja) |
| ES (1) | ES2111551T3 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ITMI20041671A1 (it) * | 2004-08-26 | 2004-11-26 | Atmel Corp | "sistema e metodo e apparecchio per conservare un margine di errore per una memoria non volatile" |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3821468A (en) * | 1972-03-22 | 1974-06-28 | Sarkes Tarzian | Digital special effects generator |
| US3821486A (en) * | 1973-06-22 | 1974-06-28 | Bell Telephone Labor Inc | Bridge type supervisory detector with reduced breakdown voltage requirements |
| US4292478A (en) * | 1979-05-25 | 1981-09-29 | Plessey Canada Limited | Interface circuits |
| GB2113030A (en) * | 1981-12-31 | 1983-07-27 | Rca Corp | Circuitry for reducing common mode signals |
| JPS6089113A (ja) * | 1983-10-20 | 1985-05-20 | Nec Corp | 平衡型アナログ信号増幅器 |
| US4532381A (en) * | 1984-02-13 | 1985-07-30 | Northern Telecom Limited | Active impedance line feed circuit |
| ATE70681T1 (de) * | 1985-05-17 | 1992-01-15 | Alcatel Nv | Fernmeldeleitungsschaltung. |
| JPS6480108A (en) * | 1987-09-21 | 1989-03-27 | Toshiba Corp | Base current compensation circuit |
| JP2567278B2 (ja) * | 1989-01-25 | 1996-12-25 | ファナック株式会社 | 光学式エンコーダのオフセット調整方法 |
| JPH04104505A (ja) * | 1990-08-23 | 1992-04-07 | Fujitsu Ltd | 半導体集積回路 |
-
1991
- 1991-12-16 ES ES91203307T patent/ES2111551T3/es not_active Expired - Lifetime
- 1991-12-16 EP EP91203307A patent/EP0551530B1/en not_active Expired - Lifetime
- 1991-12-16 DE DE69128540T patent/DE69128540T2/de not_active Expired - Lifetime
-
1992
- 1992-12-04 AU AU29914/92A patent/AU658462B2/en not_active Ceased
- 1992-12-15 US US07/991,585 patent/US5341108A/en not_active Expired - Lifetime
- 1992-12-15 CA CA002085415A patent/CA2085415C/en not_active Expired - Fee Related
- 1992-12-16 JP JP4336399A patent/JPH05299958A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CA2085415C (en) | 1998-06-16 |
| AU658462B2 (en) | 1995-04-13 |
| DE69128540D1 (de) | 1998-02-05 |
| US5341108A (en) | 1994-08-23 |
| AU2991492A (en) | 1993-06-17 |
| DE69128540T2 (de) | 1998-06-10 |
| CA2085415A1 (en) | 1993-06-17 |
| ES2111551T3 (es) | 1998-03-16 |
| EP0551530B1 (en) | 1997-12-29 |
| EP0551530A1 (en) | 1993-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5187396A (en) | Differential comparator powered from signal input terminals for use in power switching applications | |
| US4887181A (en) | Circuit for temperature protection with hysteresis | |
| JPH05315852A (ja) | 電流制限回路および電流制限回路用定電圧源 | |
| JPH0265409A (ja) | 電圧クランプ差動シングル・エンド比較器 | |
| US5285148A (en) | Current-regulating circuit having parallel control paths | |
| US4371841A (en) | Circuit arrangement for eliminating turn-on and turn-off clicks in an amplifier | |
| JPH02162812A (ja) | 相補形カレント・ミラー回路を用いたダイアモンド・フォロワ回路及びゼロ・オフセットの増幅器 | |
| US7218169B2 (en) | Reference compensation circuit | |
| US5808514A (en) | Three state output method and apparatus for high speed amplifiers | |
| US6104170A (en) | Method and circuit for preventing oscillations in a battery charger | |
| JPH05299958A (ja) | 増幅器バイアス回路 | |
| US5519357A (en) | Biasing arrangement for a quasi-complementary output stage | |
| JP2570185B2 (ja) | サンプルホールド回路 | |
| US4803442A (en) | Low power buffer amplifier | |
| JP2003046347A (ja) | 高出力増幅器 | |
| JPH1169624A (ja) | 突入電流制限付スイッチ回路 | |
| JPH05235662A (ja) | 定電流発生回路 | |
| JP2776034B2 (ja) | 定電流回路 | |
| US20040257154A1 (en) | Circuit and semiconductor device | |
| JP3343833B2 (ja) | 電力増幅器 | |
| JP2000235422A (ja) | ボルテージレギュレータ | |
| JP2511865Y2 (ja) | 電源回路 | |
| KR940004785B1 (ko) | 오버슈트가 없는 프리차아지회로 | |
| JPH09116399A (ja) | コンパレータ回路 | |
| JPH0241973Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060222 |
|
| A621 | Written request for application examination |
Effective date: 20060222 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060608 |