JPH0529947B2 - - Google Patents
Info
- Publication number
- JPH0529947B2 JPH0529947B2 JP60104355A JP10435585A JPH0529947B2 JP H0529947 B2 JPH0529947 B2 JP H0529947B2 JP 60104355 A JP60104355 A JP 60104355A JP 10435585 A JP10435585 A JP 10435585A JP H0529947 B2 JPH0529947 B2 JP H0529947B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- clock signal
- bus clock
- oscillator
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012544 monitoring process Methods 0.000 claims description 17
- 230000002159 abnormal effect Effects 0.000 claims description 3
- 230000005856 abnormality Effects 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 claims description 2
- 239000003795 chemical substances by application Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】
〔産業上の技術分野〕
この発明はプラントのプロセス制御等に用いら
れるマルチプロセツサシステムに関するものであ
る。
れるマルチプロセツサシステムに関するものであ
る。
プロセツサ、記憶装置、入出力装置等の各ユニ
ツトをモジユールと言うとき、複数のモジユール
が共通のシステムバスに接続されてマルチプロセ
ツサシステムが構成される。
ツトをモジユールと言うとき、複数のモジユール
が共通のシステムバスに接続されてマルチプロセ
ツサシステムが構成される。
第３図は例えば米国Intel社MULTIBUS
ARCHITECTURE DATABOOK（1984）に示
された従来のマルチプロセツサシステムのブロツ
ク図である。図において１ａ…１ｎはそれぞれマ
イクロプロセツサであり、２はマイクロプロセツ
サであるが、他のマイクロプロセツサ１ａ…１ｎ
と異なる点は中央サービスモジユール３を内蔵し
ている点である。４ａ…４ｍは入出力装置、５は
システムバスである。共通のシステムバスに接続
される１ａ…１ｎ，２，４ａ…４ｍ等のユニツト
をそれぞれモジユールと呼び、モジユールにはプ
ロセツサ、入出力装置の他に記憶装置其他も含ま
れるが、このモジユールの中にはマイクロプロセ
ツサのようにバス使用権の獲得が可能なモジユー
ルと、比較的単純な入出力装置のようにバス使用
権の獲得はしないで、マイクロプロセツサからの
データ転送要求を受けてそのマイクロプロセツサ
が使用しているバスを経て応答を返すモジユール
とがあり、前者をREQUESTING AGENT、後
者をREPLYING AGENTという。第３図にお
いて１ａ…１ｎ，２は一般的に言えば
REQUESTING AGENTであり、４ａ…４ｍは
REPLYING AGENTであるが以下の説明では
それぞれマイクロプロセツサ及び入出力装置とし
て説明する。システムバス５はアドレスバス、デ
ータバス及び制御信号線を含む。制御信号線の中
には各モジユールにおいて共通に用いられるシス
テムクロツク（この明細書ではバスクロツク信号
という）を伝送するバスクロツク信号線が含まれ
る。
ARCHITECTURE DATABOOK（1984）に示
された従来のマルチプロセツサシステムのブロツ
ク図である。図において１ａ…１ｎはそれぞれマ
イクロプロセツサであり、２はマイクロプロセツ
サであるが、他のマイクロプロセツサ１ａ…１ｎ
と異なる点は中央サービスモジユール３を内蔵し
ている点である。４ａ…４ｍは入出力装置、５は
システムバスである。共通のシステムバスに接続
される１ａ…１ｎ，２，４ａ…４ｍ等のユニツト
をそれぞれモジユールと呼び、モジユールにはプ
ロセツサ、入出力装置の他に記憶装置其他も含ま
れるが、このモジユールの中にはマイクロプロセ
ツサのようにバス使用権の獲得が可能なモジユー
ルと、比較的単純な入出力装置のようにバス使用
権の獲得はしないで、マイクロプロセツサからの
データ転送要求を受けてそのマイクロプロセツサ
が使用しているバスを経て応答を返すモジユール
とがあり、前者をREQUESTING AGENT、後
者をREPLYING AGENTという。第３図にお
いて１ａ…１ｎ，２は一般的に言えば
REQUESTING AGENTであり、４ａ…４ｍは
REPLYING AGENTであるが以下の説明では
それぞれマイクロプロセツサ及び入出力装置とし
て説明する。システムバス５はアドレスバス、デ
ータバス及び制御信号線を含む。制御信号線の中
には各モジユールにおいて共通に用いられるシス
テムクロツク（この明細書ではバスクロツク信号
という）を伝送するバスクロツク信号線が含まれ
る。
次に動作について説明する。
システムバス５上の転送動作は基本的には
Arbitration Cycleと呼ばれるバス裁定サイクル
と、Transfer Cycleと呼ばれる転送サイクルか
らなる。
Arbitration Cycleと呼ばれるバス裁定サイクル
と、Transfer Cycleと呼ばれる転送サイクルか
らなる。
バス使用の必要性が生じたマイクロプロセツサ
（マイクロプロセツサ１ａとする）はシステムバ
ス５上にバス使用要求信号と自身の識別番号を出
力する。これらの信号は各マイクロプロセツサ１
ａ…１ｎ，２内それぞれ内蔵されているバス裁定
回路により識別され、その時点で最も優先度の高
いマイクロプロセツサがバスの使用権を獲得する
ように制御される。これを並列裁定動作と言い、
この並列裁定動作によつて裁定サイクルが実行さ
れる。
（マイクロプロセツサ１ａとする）はシステムバ
ス５上にバス使用要求信号と自身の識別番号を出
力する。これらの信号は各マイクロプロセツサ１
ａ…１ｎ，２内それぞれ内蔵されているバス裁定
回路により識別され、その時点で最も優先度の高
いマイクロプロセツサがバスの使用権を獲得する
ように制御される。これを並列裁定動作と言い、
この並列裁定動作によつて裁定サイクルが実行さ
れる。
この裁定サイクルが終了すると、バス使用権を
獲得したマイクロプロセツサ（マイクロプロセツ
サ１ａとする）から特定のREPLYING
AGENT（たとえば入出力装置４ａとする）に対
しアドレス、データ、入力であるか出力であるか
を指示するコマンド等の必要信号をシステムバス
５上に出力し、これに対し入出力装置４ａが応答
するという形で転送サイクルが実行される。
獲得したマイクロプロセツサ（マイクロプロセツ
サ１ａとする）から特定のREPLYING
AGENT（たとえば入出力装置４ａとする）に対
しアドレス、データ、入力であるか出力であるか
を指示するコマンド等の必要信号をシステムバス
５上に出力し、これに対し入出力装置４ａが応答
するという形で転送サイクルが実行される。
これらのサイクルの実行には中央サービスモジ
ユール３からシステムバス５上に出力されるバス
クロツク信号をシステムクロツクとして動作す
る。
ユール３からシステムバス５上に出力されるバス
クロツク信号をシステムクロツクとして動作す
る。
従来のマルチプロセツサシステムは上述のよう
に構成されており、各プロセツサにはバス裁定回
路が内蔵されており、並列裁定が可能であるにも
かかわらず、システムクロツクとして用いられる
バスクロツク信号は中央サービスモジユール３だ
けで発生されるため、何らかの原因でこの中央サ
ービスモジユール３の部分が故障するとシステム
全体が動作不能になりシステムダウンが発生する
という問題点があつた。
に構成されており、各プロセツサにはバス裁定回
路が内蔵されており、並列裁定が可能であるにも
かかわらず、システムクロツクとして用いられる
バスクロツク信号は中央サービスモジユール３だ
けで発生されるため、何らかの原因でこの中央サ
ービスモジユール３の部分が故障するとシステム
全体が動作不能になりシステムダウンが発生する
という問題点があつた。
この発明は上記のような問題点を解決するため
になされたもので、バスクロツク信号の事故によ
つてシステムダウンが発生することのないマルチ
プロセツサシステムを得ることを目的としてい
る。
になされたもので、バスクロツク信号の事故によ
つてシステムダウンが発生することのないマルチ
プロセツサシステムを得ることを目的としてい
る。
この発明ではすべてのREQUESTING
AGENTにバス裁定回路、バスクロツク監視回路
及びバスクロツク供給回路を設け、バスクロツク
信号線上のバスクロツクが消失したときは、あら
かじめ定める順位に従つて、いずれかの
REQUESTING AGENTがバスクロツク信号線
上にバスクロツク信号を供給するようにした。
AGENTにバス裁定回路、バスクロツク監視回路
及びバスクロツク供給回路を設け、バスクロツク
信号線上のバスクロツクが消失したときは、あら
かじめ定める順位に従つて、いずれかの
REQUESTING AGENTがバスクロツク信号線
上にバスクロツク信号を供給するようにした。
この発明によるとREQUESTING AGENTの
うち１つのAGENTでも正常に動作をしている限
りはバスクロツク信号の喪失という事故は発生し
ない。
うち１つのAGENTでも正常に動作をしている限
りはバスクロツク信号の喪失という事故は発生し
ない。
以下この発明の実施例を図面について説明す
る。第１図はこの発明の一実施例を示すブロツク
図で、第１図において第３図と同一符号は同一又
は相当部分を示し、６ａ…６（o-1），６ｎはそれ
ぞれマイクロプロセツサ（一般的に言えば
REQUESTING AGENTで、７ａ…７（o-1），
７ｎはそれぞれマイクロプロセツサ６ａ…６（o-
１），６ｎに内蔵されるバスクロツク監視／供給回
路である。
る。第１図はこの発明の一実施例を示すブロツク
図で、第１図において第３図と同一符号は同一又
は相当部分を示し、６ａ…６（o-1），６ｎはそれ
ぞれマイクロプロセツサ（一般的に言えば
REQUESTING AGENTで、７ａ…７（o-1），
７ｎはそれぞれマイクロプロセツサ６ａ…６（o-
１），６ｎに内蔵されるバスクロツク監視／供給回
路である。
第２図は第１図のバスクロツク監視／供給回路
の内部構成を示すブロツク図で、図において５は
システムバス、８はバスクロツク信号として定め
られるパルス周波数のパルス（これがシステムバ
ス上に出力されるとバスクロツク信号となる）を
出力する発振器、９はバツフアゲート、１０は設
定スイツチ、１１はカウンタ回路、１２は比較
器、１３はフリツプフロツプ（以下Ｆ／Ｆと略記
する）、Ｓはそのセツト端子、Ｒはそのリセツト
端子、Ｑはその出力端子、１４はオア回路、１５
はクロツク監視回路、１６はバスクロツク信号で
ある。なおオア回路の一方の入力のINITとして
示す信号は初期化の時点においてＦ／Ｆ１３をリ
セツトしてそのＱ端子の信号を論理「０」にしバ
ツフアゲート９において発振器８の出力を阻止す
るための信号である。
の内部構成を示すブロツク図で、図において５は
システムバス、８はバスクロツク信号として定め
られるパルス周波数のパルス（これがシステムバ
ス上に出力されるとバスクロツク信号となる）を
出力する発振器、９はバツフアゲート、１０は設
定スイツチ、１１はカウンタ回路、１２は比較
器、１３はフリツプフロツプ（以下Ｆ／Ｆと略記
する）、Ｓはそのセツト端子、Ｒはそのリセツト
端子、Ｑはその出力端子、１４はオア回路、１５
はクロツク監視回路、１６はバスクロツク信号で
ある。なおオア回路の一方の入力のINITとして
示す信号は初期化の時点においてＦ／Ｆ１３をリ
セツトしてそのＱ端子の信号を論理「０」にしバ
ツフアゲート９において発振器８の出力を阻止す
るための信号である。
次に動作について説明する。バスクロツク信号
の供給以外の動作は従来のマルチプロセツサシス
テムと同一であるのでその説明を省略する。
の供給以外の動作は従来のマルチプロセツサシス
テムと同一であるのでその説明を省略する。
設定スイツチ１０には各マイクロプロセツサの
識別番号が設定される。初期状態では信号INIT
によりＦ／Ｆ１３がリセツトされておりバツフア
ゲート９が閉鎖されていてどのREQUESTING
AGENTからもバスクロツク信号１６は出力され
ないのでシステムバス５上ではバスクロツク信号
が喪失した状態となる。この状態はクロツク監視
回路１５で検出されその時点からカウンタ回路１
１の動作を開始するよう制御する。カウンタ回路
１１は発振器の出力パルスを計数し、その計数値
が設定スイツチ１０に設定してある数値と一致し
たとき比較器１２から信号が出力してＦ／Ｆをセ
ツトさせバツフアゲート９をオン状態に制御して
発振器８の出力をバスクロツク信号１６としてシ
ステムバス５上に送出する。
識別番号が設定される。初期状態では信号INIT
によりＦ／Ｆ１３がリセツトされておりバツフア
ゲート９が閉鎖されていてどのREQUESTING
AGENTからもバスクロツク信号１６は出力され
ないのでシステムバス５上ではバスクロツク信号
が喪失した状態となる。この状態はクロツク監視
回路１５で検出されその時点からカウンタ回路１
１の動作を開始するよう制御する。カウンタ回路
１１は発振器の出力パルスを計数し、その計数値
が設定スイツチ１０に設定してある数値と一致し
たとき比較器１２から信号が出力してＦ／Ｆをセ
ツトさせバツフアゲート９をオン状態に制御して
発振器８の出力をバスクロツク信号１６としてシ
ステムバス５上に送出する。
ところで、設定スイツチ１０には各マイクロプ
ロセツサの識別番号が設定されており、その数値
はそれぞれ異なるので、最も小さな数値が設定さ
れているマイクロプロセツサの比較器１２から最
初に信号が出てそのマイクロプロセツサのバスク
ロツク信号１６がシステムバス５に供給され、シ
ステムバス５を介して他のプロセツサのクロツク
監視回路１５に入力され、他のプロセツサのカウ
ンタ回路１１の動作を停止する。したがつて、シ
ステムバス５上には１つのマイクロプロセツサか
らだけバスクロツク信号１６が出力されることに
なる。
ロセツサの識別番号が設定されており、その数値
はそれぞれ異なるので、最も小さな数値が設定さ
れているマイクロプロセツサの比較器１２から最
初に信号が出てそのマイクロプロセツサのバスク
ロツク信号１６がシステムバス５に供給され、シ
ステムバス５を介して他のプロセツサのクロツク
監視回路１５に入力され、他のプロセツサのカウ
ンタ回路１１の動作を停止する。したがつて、シ
ステムバス５上には１つのマイクロプロセツサか
らだけバスクロツク信号１６が出力されることに
なる。
初期化時点以外、今までバスクロツク信号１６
を出力していたマイクロプロセツサが故障してシ
ステムバス７上のバスクロツク信号が喪失した場
合の動作も初期化の時の動作と同様である。
を出力していたマイクロプロセツサが故障してシ
ステムバス７上のバスクロツク信号が喪失した場
合の動作も初期化の時の動作と同様である。
次に何等かの原因でバスクロツク信号が複数の
マイクロプロセツサから出力されて異常状態にな
つた場合の動作について説明する。異なるマイク
ロプロセツサからのバスクロツク信号１６は同一
周波数ではあるが、一般には同一位相でないの
で、バスクロツク信号が複数のマイクロプロセツ
サから出力されシステムバス５上で重畳すると、
重畳したパルスのパルス間隔が短縮された状態に
なり、この異常は容易に検出することができる。
マイクロプロセツサから出力されて異常状態にな
つた場合の動作について説明する。異なるマイク
ロプロセツサからのバスクロツク信号１６は同一
周波数ではあるが、一般には同一位相でないの
で、バスクロツク信号が複数のマイクロプロセツ
サから出力されシステムバス５上で重畳すると、
重畳したパルスのパルス間隔が短縮された状態に
なり、この異常は容易に検出することができる。
この種の異常が検出されると、クロツク監視回
路１５はオア回路１４を介してＦ／Ｆ１３をリセ
ツトしバツフアゲート９を閉鎖する。どのプロセ
ツサからもバスクロツク信号１６が出力されなく
なり、システムバス５上のクロツク喪失状態が生
じ、クロツク喪失状態の場合と同様の動作で正常
状態に復帰する。
路１５はオア回路１４を介してＦ／Ｆ１３をリセ
ツトしバツフアゲート９を閉鎖する。どのプロセ
ツサからもバスクロツク信号１６が出力されなく
なり、システムバス５上のクロツク喪失状態が生
じ、クロツク喪失状態の場合と同様の動作で正常
状態に復帰する。
発振器８の出力はクロツク監視回路１５により
監視され、発振器８出力異常の場合はＦ／Ｆ１３
がリセツトされ、バツフアゲート９が閉鎖され
る。
監視され、発振器８出力異常の場合はＦ／Ｆ１３
がリセツトされ、バツフアゲート９が閉鎖され
る。
なお、この発明はマルチプロセツサシステムだ
けでなく、複数の制御回路が共通のバスクロツク
信号線により共通のシステムクロツクを使用する
一般の回路に応用することができる。
けでなく、複数の制御回路が共通のバスクロツク
信号線により共通のシステムクロツクを使用する
一般の回路に応用することができる。
以上のようにこの発明によれば、すべての
REQUESTNG AGENTに対してバスクロツク
監視／供給回路を設けたのでバスクロツク信号の
喪失のためのシステムダウンの発生を比較的簡単
安価な追加回路によつて回避することができる。
REQUESTNG AGENTに対してバスクロツク
監視／供給回路を設けたのでバスクロツク信号の
喪失のためのシステムダウンの発生を比較的簡単
安価な追加回路によつて回避することができる。
第１図はこの発明の一実施例を示すブロツク
図、第２図は第１図のバスクロツク監視／供給回
路の内部構成を示すブロツク図、第３図は従来の
マルチプロセツサシステムを示すブロツク図であ
る。 ４ａ，…４ｍはそれぞれ入出力装置、５はシス
テムバス、６ａ，…６（o-1），６ｎはそれぞれマ
イクロプロセツサ、７ａ，…７（o-1），７ｎはそ
れぞれバスクロツク監視／供給回路、８は発振
器、９はバツフアゲート、１０は設定スイツチ、
１１はカウンタ回路、１２は比較器、１３はＦ／
Ｆ、１５はクロツク監視回路、１６はバスクロツ
ク信号である。尚、各図中同一符号は同一又は相
当部分を示す。
図、第２図は第１図のバスクロツク監視／供給回
路の内部構成を示すブロツク図、第３図は従来の
マルチプロセツサシステムを示すブロツク図であ
る。 ４ａ，…４ｍはそれぞれ入出力装置、５はシス
テムバス、６ａ，…６（o-1），６ｎはそれぞれマ
イクロプロセツサ、７ａ，…７（o-1），７ｎはそ
れぞれバスクロツク監視／供給回路、８は発振
器、９はバツフアゲート、１０は設定スイツチ、
１１はカウンタ回路、１２は比較器、１３はＦ／
Ｆ、１５はクロツク監視回路、１６はバスクロツ
ク信号である。尚、各図中同一符号は同一又は相
当部分を示す。
Claims (1)
- １ プロセツサ、記憶装置、入出力装置等のモジ
ユールが共通のシステムバスに複数接続されたマ
ルチプロセツサシステムにおいて、上記複数のモ
ジユールのうち上記システムバス使用権の獲得が
可能な少なくとも２つのモジユールにバスクロツ
ク監視／供給回路をそれぞれ設け、このバスクロ
ツク監視／供給回路には、バスクロツク信号とし
て定められた周波数のパルスを出力する発振器８
と、この発振器の出力パルスを上記システムバス
内のバスクロツク信号線に供給し、又は遮断する
バツフアゲート９と、上記バスクロツク信号線上
のバスクロツク信号を監視し、バスクロツク信号
の喪失状態、正常なバスクロツク信号の状態、バ
スクロツク信号の異常状態を検出するクロツク監
視回路１５と、バスクロツク信号の喪失状態を上
記クロツク監視回路が検出したとき、上記発振器
の出力パルスの計数を開始し、正常なバスクロツ
ク信号の状態を上記クロツク監視回路が検出した
とき、計数動作を停止するカウンタ回路１１と、
上記システムバス使用権の獲得が可能なすべての
モジユールに対しそれぞれ異なつた数値が設定さ
れる設定スイツチ１０と、この設定スイツチに設
定された数値と上記カウンタの計数値が一致した
とき、上記発振器の出力を上記バツフアゲートを
経て上記バスクロツク信号線に供給する手段と、
上記クロツク監視回路がバスクロツク信号の異常
を検出したとき、上記バツフアゲートを遮断し、
上記発振器の出力パルスの供給を阻止する手段と
を備えたことを特徴とするマルチプロセツサシス
テム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60104355A JPS61260352A (ja) | 1985-05-14 | 1985-05-14 | マルチプロセツサシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60104355A JPS61260352A (ja) | 1985-05-14 | 1985-05-14 | マルチプロセツサシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61260352A JPS61260352A (ja) | 1986-11-18 |
| JPH0529947B2 true JPH0529947B2 (ja) | 1993-05-06 |
Family
ID=14378559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60104355A Granted JPS61260352A (ja) | 1985-05-14 | 1985-05-14 | マルチプロセツサシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61260352A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5713567A (en) * | 1980-06-27 | 1982-01-23 | Mitsubishi Electric Corp | Multiprocessor system |
-
1985
- 1985-05-14 JP JP60104355A patent/JPS61260352A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5713567A (en) * | 1980-06-27 | 1982-01-23 | Mitsubishi Electric Corp | Multiprocessor system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61260352A (ja) | 1986-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4358823A (en) | Double redundant processor | |
| US5491787A (en) | Fault tolerant digital computer system having two processors which periodically alternate as master and slave | |
| EP0186006B1 (en) | Multiprocessor system | |
| US4366535A (en) | Modular signal-processing system | |
| US5255367A (en) | Fault tolerant, synchronized twin computer system with error checking of I/O communication | |
| US4916704A (en) | Interface of non-fault tolerant components to fault tolerant system | |
| US5249187A (en) | Dual rail processors with error checking on I/O reads | |
| US4907228A (en) | Dual-rail processor with error checking at single rail interfaces | |
| JPH0734179B2 (ja) | 複数の異種データ処理チヤンネルを有する自動飛行制御装置 | |
| JPH0792765B2 (ja) | 入／出力コントローラ | |
| FR2722017B1 (fr) | Systeme multiprocesseur | |
| US4691126A (en) | Redundant synchronous clock system | |
| US6378083B1 (en) | Watch dog timer device | |
| JPH0529947B2 (ja) | ||
| GB2086104A (en) | Circuit Arrangement for Detecting Malfunctioning in Data Processing Systems | |
| JP3415636B2 (ja) | プロセッサ装置 | |
| JPH02206866A (ja) | マルチプロセッサシステムにおけるリセット信号発生装置 | |
| JP2744113B2 (ja) | 計算機システム | |
| JPH0426914Y2 (ja) | ||
| JP2749994B2 (ja) | 数値制御装置 | |
| JPH07114521A (ja) | マルチマイクロコンピュータシステム | |
| JPS624746B2 (ja) | ||
| JPS6128146B2 (ja) | ||
| JPH10143393A (ja) | 診断処理装置 | |
| JPH04123145A (ja) | マイクロコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |