JPH0529849A - マイクロ波デバイス - Google Patents
マイクロ波デバイスInfo
- Publication number
- JPH0529849A JPH0529849A JP20216891A JP20216891A JPH0529849A JP H0529849 A JPH0529849 A JP H0529849A JP 20216891 A JP20216891 A JP 20216891A JP 20216891 A JP20216891 A JP 20216891A JP H0529849 A JPH0529849 A JP H0529849A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- source
- resistance
- dielectric substrate
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 ソース抵抗のサイズが消費電力に大きく左右
されず、かつそのソース抵抗の誘電体基板上における占
有面積を縮小化する。 【構成】 誘電体基板４上に設置されるＦＥＴ２のソー
ス抵抗を、抵抗率の大きい高耐熱性の金属体６Ａとす
る。
されず、かつそのソース抵抗の誘電体基板上における占
有面積を縮小化する。 【構成】 誘電体基板４上に設置されるＦＥＴ２のソー
ス抵抗を、抵抗率の大きい高耐熱性の金属体６Ａとす
る。
Description
【０００１】
【産業上の利用分野】この発明は、単電源で駆動される
電界効果トランジスタによりマイクロ波を増幅するマイ
クロ波デバイスに関するものである。
電界効果トランジスタによりマイクロ波を増幅するマイ
クロ波デバイスに関するものである。
【０００２】
【従来の技術】図３は従来のマイクロ波デバイスを示す
上面図であり、図において、１はコバール等からなる地
導体、２はこの地導体１上に設けられた電界効果トラン
ジスタ（以下、ＦＥＴという），３は同じく地導体１上
に設けられたコンデンサ、４は同じく地導体１上に設け
られた誘電体基板、５はこの誘電体基板４上にパターン
形成されたマイクロストリップ線路、６，７は膜抵抗素
子を構成するソース抵抗としての膜抵抗体および金パタ
ーン、８は上記ＦＥＴ２やコンデンサ３などのチップ部
品どうしや、これらとマイクロストリップ線路５や金パ
ターン７などとを接続するボンディングワイヤ、９は電
源供給回路である。
上面図であり、図において、１はコバール等からなる地
導体、２はこの地導体１上に設けられた電界効果トラン
ジスタ（以下、ＦＥＴという），３は同じく地導体１上
に設けられたコンデンサ、４は同じく地導体１上に設け
られた誘電体基板、５はこの誘電体基板４上にパターン
形成されたマイクロストリップ線路、６，７は膜抵抗素
子を構成するソース抵抗としての膜抵抗体および金パタ
ーン、８は上記ＦＥＴ２やコンデンサ３などのチップ部
品どうしや、これらとマイクロストリップ線路５や金パ
ターン７などとを接続するボンディングワイヤ、９は電
源供給回路である。
【０００３】次に動作について説明する。まず、電源ス
イッチがオンになると、電源供給回路９からＦＥＴ２の
ドレイン２ｃおよびソース２ｂ間とソース抵抗としての
膜抵抗体６および金パターン７に電圧が印加され、電流
が流れる。従って、ゲート２ａに入力されるマイクロ波
が増幅されてドレイン２ｃから出力される。このとき、
ソース抵抗では電圧降下が生じるため、ソース２ａに比
べてゲート２ｂは低い電圧となり、ソース２ａおよびゲ
ート２ｂ間は負電圧が印加された状態となり、ＦＥＴ２
は電源供給回路９である単電源により増幅動作する。
イッチがオンになると、電源供給回路９からＦＥＴ２の
ドレイン２ｃおよびソース２ｂ間とソース抵抗としての
膜抵抗体６および金パターン７に電圧が印加され、電流
が流れる。従って、ゲート２ａに入力されるマイクロ波
が増幅されてドレイン２ｃから出力される。このとき、
ソース抵抗では電圧降下が生じるため、ソース２ａに比
べてゲート２ｂは低い電圧となり、ソース２ａおよびゲ
ート２ｂ間は負電圧が印加された状態となり、ＦＥＴ２
は電源供給回路９である単電源により増幅動作する。
【０００４】
【発明が解決しようとする課題】従来のマイクロ波デバ
イスは以上のように構成されているので、ソース抵抗と
して膜抵抗体６を用いると、消費電力の大きさによりそ
の膜抵抗体６の寸法が左右され、大きな電流が流れる場
合には寸法を大きくとる必要があり、これが単電源動作
のＦＥＴ増幅器の小形化を妨げるなどの問題点があっ
た。
イスは以上のように構成されているので、ソース抵抗と
して膜抵抗体６を用いると、消費電力の大きさによりそ
の膜抵抗体６の寸法が左右され、大きな電流が流れる場
合には寸法を大きくとる必要があり、これが単電源動作
のＦＥＴ増幅器の小形化を妨げるなどの問題点があっ
た。
【０００５】この請求項１の発明は上記のような問題点
を解消するためになされたもので、ソース抵抗のサイズ
が消費電力に大きく左右されず、かつこのソース抵抗の
誘電体基板上の占有面積を縮小化できるマイクロ波デバ
イスを得ることを目的とする。
を解消するためになされたもので、ソース抵抗のサイズ
が消費電力に大きく左右されず、かつこのソース抵抗の
誘電体基板上の占有面積を縮小化できるマイクロ波デバ
イスを得ることを目的とする。
【０００６】また、この請求項２の発明はソース抵抗の
占有面積をより十分に小さく抑えることができるマイク
ロ波デバイスを得ることを目的とする。
占有面積をより十分に小さく抑えることができるマイク
ロ波デバイスを得ることを目的とする。
【０００７】
【課題を解決するための手段】この請求項１の発明に係
るマイクロ波デバイスは、誘電体基板上に設置されるＦ
ＥＴのソース抵抗を、抵抗率の大きい高耐熱性の金属体
としたものである。
るマイクロ波デバイスは、誘電体基板上に設置されるＦ
ＥＴのソース抵抗を、抵抗率の大きい高耐熱性の金属体
としたものである。
【０００８】また、この請求項２の発明に係るマイクロ
波デバイスは、誘電体基板上に設置されるＦＥＴのソー
ス抵抗を、抵抗率の大きい高耐熱性の金属体とし、これ
を非直線配置したものである。
波デバイスは、誘電体基板上に設置されるＦＥＴのソー
ス抵抗を、抵抗率の大きい高耐熱性の金属体とし、これ
を非直線配置したものである。
【０００９】
【作用】この請求項１の発明におけるソース抵抗は、耐
熱性が高く、抵抗率が大きいため、消費電力が大きいに
も拘らず、寸法を小さくでき、ＦＥＴ増幅器として構成
されるデバイスの小形化を図れるようにする。
熱性が高く、抵抗率が大きいため、消費電力が大きいに
も拘らず、寸法を小さくでき、ＦＥＴ増幅器として構成
されるデバイスの小形化を図れるようにする。
【００１０】また、この請求項２の発明におけるソース
抵抗は、誘電体基板上に凸凹形，波形など非直線配置さ
れるため、この誘電体基板におけるソース抵抗の占有面
積を小さく抑え、デバイスの小形化に一層効果的に寄与
する。
抵抗は、誘電体基板上に凸凹形，波形など非直線配置さ
れるため、この誘電体基板におけるソース抵抗の占有面
積を小さく抑え、デバイスの小形化に一層効果的に寄与
する。
【００１１】
【実施例】実施例１．以下、この発明の一実施例を図に
ついて説明する。図１において、１はコバール等からな
る地導体、２はこの地導体１上に設けられた電界効果ト
ランジスタ（以下、ＦＥＴという），３は同じく地導体
１上に設けられたコンデンサ、４は同じく地導体１上に
設けられた誘電体基板、５はこの誘電体基板４上にパタ
ーン形成されたマイクロストリップ線路，７は一対の金
パターンで、これらの各金パターン７間にソース抵抗と
しての抵抗率の大きい高耐熱性の金属体６Ａが連設され
ている。この金属体６Ａとしては、例えばニッケル−ク
ロム材が用いられる。８は上記ＦＥＴ２やコンデンサ３
などのチップ部品どうしや、これらとマイクロストリッ
プ線路５や金パターン７などとを接続するボンディング
ワイヤ、９は電源供給回路である。
ついて説明する。図１において、１はコバール等からな
る地導体、２はこの地導体１上に設けられた電界効果ト
ランジスタ（以下、ＦＥＴという），３は同じく地導体
１上に設けられたコンデンサ、４は同じく地導体１上に
設けられた誘電体基板、５はこの誘電体基板４上にパタ
ーン形成されたマイクロストリップ線路，７は一対の金
パターンで、これらの各金パターン７間にソース抵抗と
しての抵抗率の大きい高耐熱性の金属体６Ａが連設され
ている。この金属体６Ａとしては、例えばニッケル−ク
ロム材が用いられる。８は上記ＦＥＴ２やコンデンサ３
などのチップ部品どうしや、これらとマイクロストリッ
プ線路５や金パターン７などとを接続するボンディング
ワイヤ、９は電源供給回路である。
【００１２】次に動作について説明する。上記ＦＥＴ２
は電源の投入によって、ゲートに入力された上記マイク
ロ波信号を増幅してドレインより出力するが、ソース抵
抗である金属体６ＡはそのＦＥＴ２の動作点を決めてい
るため、この金属体６Ａの抵抗値に応じた信号を出力す
る。
は電源の投入によって、ゲートに入力された上記マイク
ロ波信号を増幅してドレインより出力するが、ソース抵
抗である金属体６ＡはそのＦＥＴ２の動作点を決めてい
るため、この金属体６Ａの抵抗値に応じた信号を出力す
る。
【００１３】そして、金属体６Ａの消費電力を、例えば
０．５［Ｗ／ｍｍ2 ］、設定長での抵抗値を１０［Ω］
として、その金属体６Ａを直径０．１［ｍｍ］のニッケ
ル−クロム線とすると、従来の膜抵抗体６としてのソー
ス抵抗の占有面積が、２０［ｍｍ2 ］（１４．１ｍｍ×
１．４ｍｍ）となるのに対し、０．７［ｍｍ2 ］（７．
０ｍｍ×０．１ｍｍ）程度に、つまり従来の１／３０程
度に縮小できることになる。
０．５［Ｗ／ｍｍ2 ］、設定長での抵抗値を１０［Ω］
として、その金属体６Ａを直径０．１［ｍｍ］のニッケ
ル−クロム線とすると、従来の膜抵抗体６としてのソー
ス抵抗の占有面積が、２０［ｍｍ2 ］（１４．１ｍｍ×
１．４ｍｍ）となるのに対し、０．７［ｍｍ2 ］（７．
０ｍｍ×０．１ｍｍ）程度に、つまり従来の１／３０程
度に縮小できることになる。
【００１４】実施例２．図２はこの請求項２の発明の一
実施例を示す。これが、図１に示すものと異なるところ
は、ソース抵抗としての金属体６Ｂを一対の金パターン
７間に連設するとともに、これをコ字状に屈曲配置、す
なわち非直線配置した点である。これによれば、金属体
６Ｂの長さを設定抵抗値内で占有面積を縮小化でき、換
言すれば、設定面積内で延長することで、大きな抵抗値
を選定できるという利点が得られる。なお、かかる効果
は、金属体６Ｂをコ字状以外の凹凸形状，波形などとす
ることによっても容易に得られ、かかる金属体６Ｂをニ
ッケル−クロムの厚膜抵抗体として形成することもでき
る。
実施例を示す。これが、図１に示すものと異なるところ
は、ソース抵抗としての金属体６Ｂを一対の金パターン
７間に連設するとともに、これをコ字状に屈曲配置、す
なわち非直線配置した点である。これによれば、金属体
６Ｂの長さを設定抵抗値内で占有面積を縮小化でき、換
言すれば、設定面積内で延長することで、大きな抵抗値
を選定できるという利点が得られる。なお、かかる効果
は、金属体６Ｂをコ字状以外の凹凸形状，波形などとす
ることによっても容易に得られ、かかる金属体６Ｂをニ
ッケル−クロムの厚膜抵抗体として形成することもでき
る。
【００１５】
【発明の効果】以上のように、この請求項１の発明によ
れば誘電体基板上に設置されるＦＥＴのソース抵抗を耐
熱性が高く、抵抗率の大きい金属体を用いて形成したの
で、単位消費電力あたりのサイズを小形化でき、従って
誘電体基板における占有面積を縮小でき、結果として単
電源で駆動するＦＥＴ増幅器の小形化を達成できるもの
が得られる効果がある。
れば誘電体基板上に設置されるＦＥＴのソース抵抗を耐
熱性が高く、抵抗率の大きい金属体を用いて形成したの
で、単位消費電力あたりのサイズを小形化でき、従って
誘電体基板における占有面積を縮小でき、結果として単
電源で駆動するＦＥＴ増幅器の小形化を達成できるもの
が得られる効果がある。
【００１６】また、この請求項２の発明によれば耐熱性
が高く、かつ抵抗率の大きい金属体からなるソース抵抗
を非直線配置するように構成したので、このソース抵抗
の誘電体基板における占有面積をさらに十分に縮小化で
き、ＦＥＴ増幅器の一層の小形化を実現できるものが得
られる効果がある。
が高く、かつ抵抗率の大きい金属体からなるソース抵抗
を非直線配置するように構成したので、このソース抵抗
の誘電体基板における占有面積をさらに十分に縮小化で
き、ＦＥＴ増幅器の一層の小形化を実現できるものが得
られる効果がある。
【図１】この請求項１の発明の一実施例によるマイクロ
波デバイスを示す上面図である。
波デバイスを示す上面図である。
【図２】この請求項２の発明の一実施例によるマイクロ
波デバイスを示す上面図である。
波デバイスを示す上面図である。
【図３】従来のマイクロ波デバイスを示す上面図であ
る。
る。
１ 地導体
２ ＦＥＴ（電界効果トランジスタ）
４ 誘電体基板
５ マイクロストリップ線路
６Ａ 金属体（ソース抵抗）
９ 電源供給回路
Claims (2)
- 【請求項１】 地導体上に設置された電界効果トランジ
スタおよび誘電体基板と、該誘電体基板上に設けられ
て、上記電界効果トランジスタに接続された複数のマイ
クロストリップ線路と、上記誘電体基板上に設けられ、
かつ上記電界効果トランジスタのソースに付加されたソ
ース抵抗と、上記マイクロストリップ線路のいずれかを
通して上記電界効果トランジスタにドライブ用電力を供
給する電源供給回路とを備えたマイクロ波デバイスにお
いて、上記ソース抵抗を、抵抗率の大きい高耐熱性の金
属体としたことを特徴とするマイクロ波デバイス。 - 【請求項２】 地導体上に設置された電界効果トランジ
スタおよび誘電体基板と、該誘電体基板上に設けられ
て、上記電界効果トランジスタに接続された複数のマイ
クロストリップ線路と、上記誘電体基板上に設けられ、
かつ上記電界効果トランジスタのソースに付加されたソ
ース抵抗と、上記マイクロストリップ線路のいずれかを
通して上記電界効果トランジスタにドライブ用電力を供
給する電源供給回路とを備えたマイクロ波デバイスにお
いて、上記ソース抵抗を、非直線配置した抵抗率の大き
い高耐熱性の金属体としたことを特徴とするマイクロ波
デバイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20216891A JPH0529849A (ja) | 1991-07-18 | 1991-07-18 | マイクロ波デバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20216891A JPH0529849A (ja) | 1991-07-18 | 1991-07-18 | マイクロ波デバイス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0529849A true JPH0529849A (ja) | 1993-02-05 |
Family
ID=16453092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20216891A Pending JPH0529849A (ja) | 1991-07-18 | 1991-07-18 | マイクロ波デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0529849A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007272577A (ja) * | 2006-03-31 | 2007-10-18 | Nec Corp | バッファ回路、および、バッファ制御方法 |
-
1991
- 1991-07-18 JP JP20216891A patent/JPH0529849A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007272577A (ja) * | 2006-03-31 | 2007-10-18 | Nec Corp | バッファ回路、および、バッファ制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002368581A (ja) | 可変インピーダンス回路 | |
| JPH0745829A (ja) | 半導体集積回路装置 | |
| JPH0529849A (ja) | マイクロ波デバイス | |
| US5872504A (en) | Semiconductor structure ladder network configuration | |
| JPH07101801B2 (ja) | ローデットライン形移相器 | |
| JPS60112327A (ja) | Ｍｏｓ集積回路のｄａコンバ−タ | |
| KR20040107744A (ko) | 액정표시장치 | |
| US5786627A (en) | Integrated circuit device and fabricating thereof | |
| JPH0521202A (ja) | 電子回路基板 | |
| JP2002270776A (ja) | 半導体装置の配線構造 | |
| JPH06275780A (ja) | 半導体装置 | |
| JPH01173761A (ja) | 高周波用トランジスタ | |
| JPH05183161A (ja) | 半導体装置 | |
| JP3067417B2 (ja) | モノリシック集積回路 | |
| JP2919398B2 (ja) | 半導体装置 | |
| JPS63274202A (ja) | 電界効果型トランジスタ | |
| JPH10303661A (ja) | マイクロ波モノリシックｉｃ化低雑音増幅器 | |
| JPH11204728A (ja) | 高周波半導体装置 | |
| JPH06244300A (ja) | 混成集積回路装置 | |
| JPH05315867A (ja) | 半導体装置 | |
| JPH06275926A (ja) | 高周波混成集積回路装置 | |
| JPH02111102A (ja) | 内部整合回路基板 | |
| JPH09139465A (ja) | マイクロ波集積回路のインピーダンス調整方法 | |
| JPH07336166A (ja) | 高周波増幅器 | |
| JPH02310934A (ja) | 電界効果トランジスタ |