JPH05298227A - ディスク装置 - Google Patents
ディスク装置Info
- Publication number
- JPH05298227A JPH05298227A JP9904692A JP9904692A JPH05298227A JP H05298227 A JPH05298227 A JP H05298227A JP 9904692 A JP9904692 A JP 9904692A JP 9904692 A JP9904692 A JP 9904692A JP H05298227 A JPH05298227 A JP H05298227A
- Authority
- JP
- Japan
- Prior art keywords
- control unit
- scsi
- interface
- disk device
- interfaces
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】 （修正有）
【目的】複数の上位装置によりデータの共有化を可能と
し、かつ１つのＳＣＳＩインタフェースでデータ転送を
行っているとき、他のインタフェースでのコマンド受付
を可能とする。 【構成】Ａ及びＢバスインタフェース制御部１，２ＳＣ
ＳＩインタフェース６，７によって接続する夫々の上位
装置Ａ，Ｂとの制御を行なう。メモリアクセス順序制御
部３は、２つのバスインタフェース制御部１，２による
メモリアクセスの順序を制御し、メモリアクセス制御部
４を介して半導体メモリ５へのアクセスを行なわせる。
また、メモリアクセス順序制御部３は２つのインタフェ
ース制御部１，２間のメモリアクセスの衝突回避、さら
に、２つのＳＣＳＩインタフェース６，７による半導体
メモリ５に対するアドレスの調停を行い、異るアドレス
への同時アクセスも可能とする。
し、かつ１つのＳＣＳＩインタフェースでデータ転送を
行っているとき、他のインタフェースでのコマンド受付
を可能とする。 【構成】Ａ及びＢバスインタフェース制御部１，２ＳＣ
ＳＩインタフェース６，７によって接続する夫々の上位
装置Ａ，Ｂとの制御を行なう。メモリアクセス順序制御
部３は、２つのバスインタフェース制御部１，２による
メモリアクセスの順序を制御し、メモリアクセス制御部
４を介して半導体メモリ５へのアクセスを行なわせる。
また、メモリアクセス順序制御部３は２つのインタフェ
ース制御部１，２間のメモリアクセスの衝突回避、さら
に、２つのＳＣＳＩインタフェース６，７による半導体
メモリ５に対するアドレスの調停を行い、異るアドレス
への同時アクセスも可能とする。
Description
【０００１】
【産業上の利用分野】本発明はディスク装置に関し、特
にＳＣＳＩ（Ｓｍａｌｌ ＣｏｍｐｕｔｅｒＳｙｓｔｅ
ｍ Ｉｎｔｅｒｆａｃｅ）によってホストプロセッサな
どの上位装置とのインタフェースをとって運用するディ
スク装置に関する。
にＳＣＳＩ（Ｓｍａｌｌ ＣｏｍｐｕｔｅｒＳｙｓｔｅ
ｍ Ｉｎｔｅｒｆａｃｅ）によってホストプロセッサな
どの上位装置とのインタフェースをとって運用するディ
スク装置に関する。
【０００２】
【従来の技術】従来、この種のディスク装置は、図４に
示すような、ＳＣＳＩインタフェース１９を１系統のみ
備えた半導体ディスク装置２３か、図５に示すような、
複数，たとえば２系統のＳＣＳＩインタフェース６，７
を備えているが、その内の１系統のみが上位装置とのデ
ータ転送用に使用され、他の系統は別の用途に供される
半導体ディスク装置２９や、図６に示すように、複数，
たとえば２系統のＳＣＳＩインタフェース６，７を備え
てそれぞれ上位装置Ａと上位装置Ｂに接続し、一方の上
位装置たとえば上位装置Ａがデータ転送を行っている場
合には、他の上位装置Ｂは論理的に未接続の状態におか
れる半導体ディスク装置３３などがある。
示すような、ＳＣＳＩインタフェース１９を１系統のみ
備えた半導体ディスク装置２３か、図５に示すような、
複数，たとえば２系統のＳＣＳＩインタフェース６，７
を備えているが、その内の１系統のみが上位装置とのデ
ータ転送用に使用され、他の系統は別の用途に供される
半導体ディスク装置２９や、図６に示すように、複数，
たとえば２系統のＳＣＳＩインタフェース６，７を備え
てそれぞれ上位装置Ａと上位装置Ｂに接続し、一方の上
位装置たとえば上位装置Ａがデータ転送を行っている場
合には、他の上位装置Ｂは論理的に未接続の状態におか
れる半導体ディスク装置３３などがある。
【０００３】図４の半導体ディスク装置２３は、ＳＣＳ
Ｉインタフェース１９を介して上位装置と接続され、イ
ンタフェース制御を行なうインタフェース制御部２０
と、メモリアクセスの制御を行なうメモリアクセス制御
部２１と、半導体メモリ２２とを備えている。
Ｉインタフェース１９を介して上位装置と接続され、イ
ンタフェース制御を行なうインタフェース制御部２０
と、メモリアクセスの制御を行なうメモリアクセス制御
部２１と、半導体メモリ２２とを備えている。
【０００４】また、図５の半導体ディスク装置２９は、
上位装置とのインタフェースを確保するＳＣＳＩインタ
フェース６と、不揮発記憶媒体とのインタフェースを確
保するＳＣＳＩインタフェース７が、それぞれＡバス，
Ｂバスとして接続され、インタフェース制御部２４、メ
モリアクセス制御部２５および半導体メモリ２６のほ
か、ＳＣＳＩインタフェースとともにバックアップ系を
構成するバックアップインタフェース制御部２７とバッ
クアップメモリアクセス制御部２８とを備えている。
上位装置とのインタフェースを確保するＳＣＳＩインタ
フェース６と、不揮発記憶媒体とのインタフェースを確
保するＳＣＳＩインタフェース７が、それぞれＡバス，
Ｂバスとして接続され、インタフェース制御部２４、メ
モリアクセス制御部２５および半導体メモリ２６のほ
か、ＳＣＳＩインタフェースとともにバックアップ系を
構成するバックアップインタフェース制御部２７とバッ
クアップメモリアクセス制御部２８とを備えている。
【０００５】図５の第二例は、半導体メモリ２６が揮発
性のメモリであった場合の構成例で、何等かの理由で電
源供給が停止した場合に記憶内容が消失してしまうの
で、記憶内容を磁気ディスク装置などの不揮発記憶媒体
に移し替え、再度電源供給が行なわれたとき半導体メモ
リ２６に記憶内容を戻すバックアップ系のＳＣＳＩイン
タフェースが用意されたものである。
性のメモリであった場合の構成例で、何等かの理由で電
源供給が停止した場合に記憶内容が消失してしまうの
で、記憶内容を磁気ディスク装置などの不揮発記憶媒体
に移し替え、再度電源供給が行なわれたとき半導体メモ
リ２６に記憶内容を戻すバックアップ系のＳＣＳＩイン
タフェースが用意されたものである。
【０００６】また、図６は、２つのＳＣＳＩインタフェ
ース６，７が用意され、２つの上位装置Ａ，Ｂとのイン
タフェースを確保し、インタフェース制御部３０、メモ
リアクセス制御部３１および半導体メモリ３２を含む半
導体ディスク装置３３が上位装置とのデータ転送を行な
う。この場合、１つの上位装置がデータ転送を行なって
いるときは、他の上位装置は論理的に未接続の状態にお
かれる。
ース６，７が用意され、２つの上位装置Ａ，Ｂとのイン
タフェースを確保し、インタフェース制御部３０、メモ
リアクセス制御部３１および半導体メモリ３２を含む半
導体ディスク装置３３が上位装置とのデータ転送を行な
う。この場合、１つの上位装置がデータ転送を行なって
いるときは、他の上位装置は論理的に未接続の状態にお
かれる。
【０００７】
【発明が解決しようとする課題】上述した、図４に示す
従来の１系統だけのＳＣＳＩインタフェースを有するも
のや、上位装置との接続を確保するＳＣＳＩインタフェ
ースが２系統以上あっても、そのうちの１系統だけが上
位装置とのデータ転送に供されるディスク装置では、複
数の上位装置によるデータの共有化ができないという欠
点がある。
従来の１系統だけのＳＣＳＩインタフェースを有するも
のや、上位装置との接続を確保するＳＣＳＩインタフェ
ースが２系統以上あっても、そのうちの１系統だけが上
位装置とのデータ転送に供されるディスク装置では、複
数の上位装置によるデータの共有化ができないという欠
点がある。
【０００８】また、２系統以上のＳＣＳＩインタフェー
スを備えている場合でも、１つの上位装置がディスク装
置とのデータ転送を行っている場合には、それ以外の上
位装置はディスク装置と論理的に未接続の状態におかれ
るため、上位装置からの一切のコマンド受付ができない
という欠点がある。
スを備えている場合でも、１つの上位装置がディスク装
置とのデータ転送を行っている場合には、それ以外の上
位装置はディスク装置と論理的に未接続の状態におかれ
るため、上位装置からの一切のコマンド受付ができない
という欠点がある。
【０００９】本発明の目的は、上述した欠点を解決し、
複数系統備えたＳＣＳＩインタフェースを有するディス
ク装置でも、複数の上位装置によるデータの共有化を可
能とし、また１つの上位装置とディスク装置間でデータ
転送を行っている場合でも他の上位装置からのコマンド
受付を可能とするディスク装置を提供することにある。
複数系統備えたＳＣＳＩインタフェースを有するディス
ク装置でも、複数の上位装置によるデータの共有化を可
能とし、また１つの上位装置とディスク装置間でデータ
転送を行っている場合でも他の上位装置からのコマンド
受付を可能とするディスク装置を提供することにある。
【００１０】
【課題を解決するための手段】本発明のディスク装置
は、複数系統のＳＣＳＩインタフェースを有してマイク
ロプロセッサなどの上位装置とのインタフェースを確保
して運用するディスク装置において、前記複数系統のＳ
ＣＳＩインタフェースのそれぞれを独立的に制御する複
数のインタフェース制御部と、前記複数のインタフェー
ス制御部による自装置内の同一の記憶媒体に対するアク
セスの順序を制御するメモリアクセス順序制御部とを備
えた構成を有する。
は、複数系統のＳＣＳＩインタフェースを有してマイク
ロプロセッサなどの上位装置とのインタフェースを確保
して運用するディスク装置において、前記複数系統のＳ
ＣＳＩインタフェースのそれぞれを独立的に制御する複
数のインタフェース制御部と、前記複数のインタフェー
ス制御部による自装置内の同一の記憶媒体に対するアク
セスの順序を制御するメモリアクセス順序制御部とを備
えた構成を有する。
【００１１】また本発明の他のディスク装置は、複数系
統のＳＣＳＩインタフェースを有してマイクロプロセッ
サなどの上位装置とのインタフェースを確保して運用す
るディスク装置において、前記複数系統のＳＣＳＩイン
タフェースのそれぞれを独立的に制御する複数のインタ
フェース制御部を備え、これら複数のＳＣＳＩインタフ
ェース制御部の一つが自装置内の記憶媒体に対するアク
セスを行なう場合には、他のインタフェース制御部に対
して前記記憶媒体を専用することを通告する「使用中」
の信号を他のインタフェース制御部に送出し、かつ他の
インタフェース制御部から前記「使用中」の信号を受け
た場合には、前記上位装置から送出されるコマンドのみ
を取り込み、前記「使用中」の信号が解除されるまでＳ
ＣＳＩインタフェースを解放する構成を有する。
統のＳＣＳＩインタフェースを有してマイクロプロセッ
サなどの上位装置とのインタフェースを確保して運用す
るディスク装置において、前記複数系統のＳＣＳＩイン
タフェースのそれぞれを独立的に制御する複数のインタ
フェース制御部を備え、これら複数のＳＣＳＩインタフ
ェース制御部の一つが自装置内の記憶媒体に対するアク
セスを行なう場合には、他のインタフェース制御部に対
して前記記憶媒体を専用することを通告する「使用中」
の信号を他のインタフェース制御部に送出し、かつ他の
インタフェース制御部から前記「使用中」の信号を受け
た場合には、前記上位装置から送出されるコマンドのみ
を取り込み、前記「使用中」の信号が解除されるまでＳ
ＣＳＩインタフェースを解放する構成を有する。
【００１２】また本発明の他のディスク装置は、複数系
統のＳＣＳＩインタフェースを有してマイクロプロセッ
サなどの上位装置とのインタフェースを確保して運用す
るディスク装置において、前記複数系統のＳＣＳＩイン
タフェースのそれぞれを独立的に制御する複数のインタ
フェース制御部と、前記複数のインタフェース制御部に
よる自装置内の記憶媒体に対するアクセスをそれぞれ独
立的に制御する複数のメモリアクセス制御部と、前記複
数のメモリアクセス制御部による前記記憶媒体に対する
アクセスアドレスを重複しないように制御するアドレス
調定回路とを備えた構成を有する。
統のＳＣＳＩインタフェースを有してマイクロプロセッ
サなどの上位装置とのインタフェースを確保して運用す
るディスク装置において、前記複数系統のＳＣＳＩイン
タフェースのそれぞれを独立的に制御する複数のインタ
フェース制御部と、前記複数のインタフェース制御部に
よる自装置内の記憶媒体に対するアクセスをそれぞれ独
立的に制御する複数のメモリアクセス制御部と、前記複
数のメモリアクセス制御部による前記記憶媒体に対する
アクセスアドレスを重複しないように制御するアドレス
調定回路とを備えた構成を有する。
【００１３】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１４】図１は本発明の第一の実施例のディスク装
置を示すブロック図、図２は本発明の第二の実施例のデ
ィスク装置を示すブロック図、図３は本発明の第三の実
施例のディスク装置を示すブロック図である。これら第
一乃至第三の実施例は、記憶媒体が半導体メモリである
半導体ディスク装置を対象とし、かつＳＣＳＩインタフ
ェースは２系統有する場合を例としている。
置を示すブロック図、図２は本発明の第二の実施例のデ
ィスク装置を示すブロック図、図３は本発明の第三の実
施例のディスク装置を示すブロック図である。これら第
一乃至第三の実施例は、記憶媒体が半導体メモリである
半導体ディスク装置を対象とし、かつＳＣＳＩインタフ
ェースは２系統有する場合を例としている。
【００１５】図１の第一の実施例の半導体ディスク装置
８は、上位装置Ａとの窓口となるＡバスインタフェース
制御部１と、上位装置Ｂとの窓口となるＢバスインタフ
ェース制御部２と、半導体メモリ５に対するアクセス順
序を制御するメモリアクセス順序制御部３と、メモリア
クセス自体の制御を行なうメモリアクセス制御部４と、
アクセスすべき記憶媒体としての半導体メモリ５と、Ａ
バスを構成するＳＣＳＩインタフェース６と、Ｂバスを
形成するＳＣＳＩインタフェース７とを含んで成る。
８は、上位装置Ａとの窓口となるＡバスインタフェース
制御部１と、上位装置Ｂとの窓口となるＢバスインタフ
ェース制御部２と、半導体メモリ５に対するアクセス順
序を制御するメモリアクセス順序制御部３と、メモリア
クセス自体の制御を行なうメモリアクセス制御部４と、
アクセスすべき記憶媒体としての半導体メモリ５と、Ａ
バスを構成するＳＣＳＩインタフェース６と、Ｂバスを
形成するＳＣＳＩインタフェース７とを含んで成る。
【００１６】次に、第一の実施例の動作について説明す
る。
る。
【００１７】上位装置Ａから本半導体ディスク装置８に
対してデータ転送を要求するＳＣＳＩコマンドがきた場
合、Ａバスインタフェース制御部１は、メモリアクセス
順序制御部３へ、半導体メモリ５へのアクセス要求を出
す。
対してデータ転送を要求するＳＣＳＩコマンドがきた場
合、Ａバスインタフェース制御部１は、メモリアクセス
順序制御部３へ、半導体メモリ５へのアクセス要求を出
す。
【００１８】メモリアクセス順序制御部３では、Ｂバス
インタフェース制御部２からのメモリアクセス要求が来
ていなければ、Ａバスインタフェース制御部１へ半導体
メモリ５へのアクセスを許可し、アクセスアドレスと書
込みデータとをメモリアドレス制御部４へ渡す。
インタフェース制御部２からのメモリアクセス要求が来
ていなければ、Ａバスインタフェース制御部１へ半導体
メモリ５へのアクセスを許可し、アクセスアドレスと書
込みデータとをメモリアドレス制御部４へ渡す。
【００１９】メモリアクセス制御部４では、受け取った
アドレスを、実際に書き込みメモリを示す物理アドレス
に変換し半導体メモリ５へデータを書き込む。
アドレスを、実際に書き込みメモリを示す物理アドレス
に変換し半導体メモリ５へデータを書き込む。
【００２０】メモリアクセス順序制御部３が、Ａバスイ
ンタフェース制御部１からのメモリアクセス要求を受け
た時に、半導体メモリ５がＢバスインタフェース制御部
２との間でデータ転送を行っていた場合には、受けた要
求を現在実行中のメモリアクセスの次に順序づけし、Ａ
バスインタフェース制御部１に対し、Ｂバスインタフェ
ース制御部２によるアクセスが終了するまで待機するよ
う通知する。この通知を受け、Ａバスインタフェース制
御部１は一時停止する。
ンタフェース制御部１からのメモリアクセス要求を受け
た時に、半導体メモリ５がＢバスインタフェース制御部
２との間でデータ転送を行っていた場合には、受けた要
求を現在実行中のメモリアクセスの次に順序づけし、Ａ
バスインタフェース制御部１に対し、Ｂバスインタフェ
ース制御部２によるアクセスが終了するまで待機するよ
う通知する。この通知を受け、Ａバスインタフェース制
御部１は一時停止する。
【００２１】図２の第二の実施例の半導体ディスク装置
１２は、相互間通信可能なＡバスインタフェース制御部
９およびＢバスインタフェース制御部１０と、メモリア
クセス制御部１１と、半導体メモリ５のほか、上位装置
ＡおよびＢとのインタフェースをとるＳＣＳＩインタフ
ェース６および７とを含んで成る。
１２は、相互間通信可能なＡバスインタフェース制御部
９およびＢバスインタフェース制御部１０と、メモリア
クセス制御部１１と、半導体メモリ５のほか、上位装置
ＡおよびＢとのインタフェースをとるＳＣＳＩインタフ
ェース６および７とを含んで成る。
【００２２】次に、第二の実施例の動作について説明す
る。
る。
【００２３】上位装置Ａから本半導体ディスク装置１２
に対してデータ転送を要求するＳＣＳＩコマンドがきた
場合、Ａバスインタフェース制御部９は、半導体メモリ
５が使用されていないことを確認した後、半導体メモリ
５が「使用中」であることを示す信号を制御信号線ａを
通じてＢバスインタフェース制御部１０に送るととも
に、メモリアクセス１１を介して上位装置Ａと半導体メ
モリ５との間のデータ転送を行う。
に対してデータ転送を要求するＳＣＳＩコマンドがきた
場合、Ａバスインタフェース制御部９は、半導体メモリ
５が使用されていないことを確認した後、半導体メモリ
５が「使用中」であることを示す信号を制御信号線ａを
通じてＢバスインタフェース制御部１０に送るととも
に、メモリアクセス１１を介して上位装置Ａと半導体メ
モリ５との間のデータ転送を行う。
【００２４】この状況下で、上位装置Ｂから本装置に対
してデータ転送を要求するＳＣＳＩコマンドがきた場
合、Ｂバスインタフェース制御部１０は、Ａバスインタ
フェース制御部９から半導体メモリ５が「使用中」であ
ることを示す信号を受けており、半導体メモリ５へのア
クセスができないため、上位装置Ｂから送られてきたＳ
ＣＳＩコマンドの内容を解析するため、ＳＣＳＩコマン
ドのＣＤＢ（Ｃｏｍｍａｎｄ Ｄｉｓｃｒｉｐｔｏｒ
Ｂｌｏｃｋ）を取り込む。
してデータ転送を要求するＳＣＳＩコマンドがきた場
合、Ｂバスインタフェース制御部１０は、Ａバスインタ
フェース制御部９から半導体メモリ５が「使用中」であ
ることを示す信号を受けており、半導体メモリ５へのア
クセスができないため、上位装置Ｂから送られてきたＳ
ＣＳＩコマンドの内容を解析するため、ＳＣＳＩコマン
ドのＣＤＢ（Ｃｏｍｍａｎｄ Ｄｉｓｃｒｉｐｔｏｒ
Ｂｌｏｃｋ）を取り込む。
【００２５】Ｂバスインタフェース制御部１０は、その
コマンドがデータの転送を伴うもの、すなわち半導体メ
モリ５へのアクセスが必要なものであれば、上位装置Ｂ
が他のディスク装置とデータ転送を行えるようにインタ
フェースを一時的に解放し、上位装置Ａ側による半導体
メモリ５の「使用中」が解除されるまで待機する。
コマンドがデータの転送を伴うもの、すなわち半導体メ
モリ５へのアクセスが必要なものであれば、上位装置Ｂ
が他のディスク装置とデータ転送を行えるようにインタ
フェースを一時的に解放し、上位装置Ａ側による半導体
メモリ５の「使用中」が解除されるまで待機する。
【００２６】上位装置Ｂから送られてきたＳＣＳＩコマ
ンドが、データ転送を伴わないもの、すなわち半導体メ
モリ５へのアクセスを必要としないものであれば、Ｂバ
スインタフェース制御部１０は、ただちにそのＳＣＳＩ
コマンドに対する応答を行い、次のＳＣＳＩコマンドの
ＣＤＢを取り込む態勢をとる。
ンドが、データ転送を伴わないもの、すなわち半導体メ
モリ５へのアクセスを必要としないものであれば、Ｂバ
スインタフェース制御部１０は、ただちにそのＳＣＳＩ
コマンドに対する応答を行い、次のＳＣＳＩコマンドの
ＣＤＢを取り込む態勢をとる。
【００２７】上位装置Ａによるデータ転送が終了する
と、Ａバスインタフェース制御部９はＢバスインタフェ
ース制御部１０に対し、半導体メモリ５の「使用解除」
を示す信号を制御信号線ａを通じて送る。この信号を受
け取ったＢバスインタフェース制御部１０は、先に上位
装置Ｂから受け取ったＳＣＳＩコマンドを実行するため
に、一時的に解放していた上位装置Ｂとのインタフェー
スを再接続しデータ転送を行なう。
と、Ａバスインタフェース制御部９はＢバスインタフェ
ース制御部１０に対し、半導体メモリ５の「使用解除」
を示す信号を制御信号線ａを通じて送る。この信号を受
け取ったＢバスインタフェース制御部１０は、先に上位
装置Ｂから受け取ったＳＣＳＩコマンドを実行するため
に、一時的に解放していた上位装置Ｂとのインタフェー
スを再接続しデータ転送を行なう。
【００２８】図３の第三の実施例の半導体ディスク装置
１８は、上位装置Ａとの窓口となるＡバスインタフェー
ス制御部１３と、上位装置１３との窓口となるＢバスイ
ンタフェース制御部１６と、上位装置Ａとの転送データ
の半導体メモリ５に対する読出し／書込みを制御するバ
スメモリアクセス制御部１４と、上位装置Ｂとの転送デ
ータの半導体メモリ５に対する読出し書込みを制御する
Ｂバスメモリアクセス制御部１７と、Ａバスメモリアク
セス制御部１４およびＢバスメモリアクセス制御部１７
から半導体メモリ５に対してデータの読出し／書込みを
行なう場合に、同一アドレスへの同時アクセスを禁止す
るように調停するアドレス調停制御部１５と、半導体メ
モリ５のほか、ＳＣＳＩインタフェース６および７とを
含んで成る。
１８は、上位装置Ａとの窓口となるＡバスインタフェー
ス制御部１３と、上位装置１３との窓口となるＢバスイ
ンタフェース制御部１６と、上位装置Ａとの転送データ
の半導体メモリ５に対する読出し／書込みを制御するバ
スメモリアクセス制御部１４と、上位装置Ｂとの転送デ
ータの半導体メモリ５に対する読出し書込みを制御する
Ｂバスメモリアクセス制御部１７と、Ａバスメモリアク
セス制御部１４およびＢバスメモリアクセス制御部１７
から半導体メモリ５に対してデータの読出し／書込みを
行なう場合に、同一アドレスへの同時アクセスを禁止す
るように調停するアドレス調停制御部１５と、半導体メ
モリ５のほか、ＳＣＳＩインタフェース６および７とを
含んで成る。
【００２９】次に、第三の実施例の動作について説明す
る。
る。
【００３０】上位装置Ａから本半導体ディスク装置１８
に対し、たとえば半導体メモリ５のアドレス１００番地
から２００番地にデータを書き込むコマンドとしてのラ
イトコマンドが発行されると、Ａバスインタフェース制
御部１３は、そのコマンドのＣＤＢおよびライトデータ
を取り込み、Ａバスメモリアクセス制御部１４へアドレ
スとライトデータとを送る。
に対し、たとえば半導体メモリ５のアドレス１００番地
から２００番地にデータを書き込むコマンドとしてのラ
イトコマンドが発行されると、Ａバスインタフェース制
御部１３は、そのコマンドのＣＤＢおよびライトデータ
を取り込み、Ａバスメモリアクセス制御部１４へアドレ
スとライトデータとを送る。
【００３１】Ａバスメモリアクセス制御部１４は、受け
取ったアドレスをメモリの物理アドレスに変換し、アド
レス調停制御部１５へ送る。
取ったアドレスをメモリの物理アドレスに変換し、アド
レス調停制御部１５へ送る。
【００３２】アドレス調停制御部１５はＢバスメモリア
クセス制御部１７からのデータアクセスがないことを確
認して、半導体メモリ５の指定されたアドレスデータを
書き込む。
クセス制御部１７からのデータアクセスがないことを確
認して、半導体メモリ５の指定されたアドレスデータを
書き込む。
【００３３】上位装置Ａにより半導体メモリ５へデータ
を書き込んでいる最中に、上位装置Ｂから同じアドレス
に対しライトコマンドが発行されると、アドレス調停制
御部１５まではＡバス側と同様の動作をするが、アドレ
ス調停制御部１５において、そのアドレスは使用済み
で、上書きする恐れがあり書き込みできない旨を、Ｂバ
スメモリアクセス制御部１７およびＢバスインタフェー
ス制御部１６を通じて上位装置Ｂへ通知する。
を書き込んでいる最中に、上位装置Ｂから同じアドレス
に対しライトコマンドが発行されると、アドレス調停制
御部１５まではＡバス側と同様の動作をするが、アドレ
ス調停制御部１５において、そのアドレスは使用済み
で、上書きする恐れがあり書き込みできない旨を、Ｂバ
スメモリアクセス制御部１７およびＢバスインタフェー
ス制御部１６を通じて上位装置Ｂへ通知する。
【００３４】上位装置Ｂからのライトコマンドが、未使
用の異なるアドレスへの書き込みコマンドの場合、アド
レス調停制御部１５は上位装置Ａ側のデータの書き込み
と同時に、上位装置Ｂ側のデータの書き込みを行う。
用の異なるアドレスへの書き込みコマンドの場合、アド
レス調停制御部１５は上位装置Ａ側のデータの書き込み
と同時に、上位装置Ｂ側のデータの書き込みを行う。
【００３５】このようにして、複数系統のＳＣＳＩイン
タフェースを備えて上位装置とのデータ転送を行なう場
合でも、複数の上位装置によるデータの共有化を可能と
し、また１つの上位装置とディスク装置間でデータ転送
を行なわれている場合でも、他の上位装置によるコマン
ド受付を可能とすることができる。さらに、アクセスす
べきメモリのアドレスをＳＣＳＩインタフェースごとに
変え、異るメモリアドレスに対する同期アクセスも可能
とすることができる。
タフェースを備えて上位装置とのデータ転送を行なう場
合でも、複数の上位装置によるデータの共有化を可能と
し、また１つの上位装置とディスク装置間でデータ転送
を行なわれている場合でも、他の上位装置によるコマン
ド受付を可能とすることができる。さらに、アクセスす
べきメモリのアドレスをＳＣＳＩインタフェースごとに
変え、異るメモリアドレスに対する同期アクセスも可能
とすることができる。
【００３６】
【発明の効果】以上説明したように本発明は、１つのＳ
ＣＳＩインタフェースから記憶媒体にアクセス中に他の
ＳＣＳＩインタフェースからの要求が来た場合に、コマ
ンドを事前に受け取っておくことにより、すぐに実行で
きなくても、効率よく記憶媒体へのアクセスの切り替え
を行うことができるという効果を有する。
ＣＳＩインタフェースから記憶媒体にアクセス中に他の
ＳＣＳＩインタフェースからの要求が来た場合に、コマ
ンドを事前に受け取っておくことにより、すぐに実行で
きなくても、効率よく記憶媒体へのアクセスの切り替え
を行うことができるという効果を有する。
【００３７】また、本発明は複数のＳＣＳＩインタフェ
ースのうちの１つが装置内の記憶媒体を使用中の場合
に、他のインタフェース制御回路に対し「使用中」の信
号を送出し、また、他のインタフェース制御回路から
「使用中」の信号を受けた場合、上位装置から送られて
くるコマンドのみを取り込み、装置内の記憶媒体の「使
用中」が解除されるまで、インタフェースを解放するよ
う制御するインタフェース制御回路を有することによ
り、一方の上位装置によってディスク装置が占有されて
いる場合でも、他方の上位装置からコマンドを取り込
み、コマンドの内容がデータ転送を伴わない場合は、上
位装置を待たすことなくコマンドに対する応答を行い、
データ転送を伴う場合は、そのコマンド実行を待たされ
る間に、他方の上位装置が他の装置とのデータ転送を行
うことができるという効果を有する。
ースのうちの１つが装置内の記憶媒体を使用中の場合
に、他のインタフェース制御回路に対し「使用中」の信
号を送出し、また、他のインタフェース制御回路から
「使用中」の信号を受けた場合、上位装置から送られて
くるコマンドのみを取り込み、装置内の記憶媒体の「使
用中」が解除されるまで、インタフェースを解放するよ
う制御するインタフェース制御回路を有することによ
り、一方の上位装置によってディスク装置が占有されて
いる場合でも、他方の上位装置からコマンドを取り込
み、コマンドの内容がデータ転送を伴わない場合は、上
位装置を待たすことなくコマンドに対する応答を行い、
データ転送を伴う場合は、そのコマンド実行を待たされ
る間に、他方の上位装置が他の装置とのデータ転送を行
うことができるという効果を有する。
【００３８】さらに本発明は、同一アドレスに対する同
時アクセスを禁止するアドレス調停制御部を有すること
により、複数の上位装置による異なるアドレスへの同時
アクセスが可能となるという効果がある。
時アクセスを禁止するアドレス調停制御部を有すること
により、複数の上位装置による異なるアドレスへの同時
アクセスが可能となるという効果がある。
【図１】本発明の第一の実施例のディスク装置のブロッ
ク図である。
ク図である。
【図２】本発明の第二の実施例のディスク装置のブロッ
ク図である。
ク図である。
【図３】本発明の第三の実施例のディスク装置のブロッ
ク図である。
ク図である。
【図４】従来のディスク装置の第一例を示すブロック図
である。
である。
【図５】従来のディスク装置の第二例を示すブロック図
である。
である。
【図６】従来のディスク装置の第三例を示すブロック図
である。
である。
１ Ａバスインタフェース制御部 ２ Ｂバスインタフェース制御部 ３ メモリアクセス順序制御部 ４ メモリアクセス制御部 ５ 半導体メモリ ６，７ ＳＣＳＩインタフェース ８ 半導体ディスク装置 ９ Ａバスインタフェース制御部 １０ Ｂバスインタフェース制御部 １１ メモリアクセス制御部 １２ 半導体ディスク装置 １３ Ａバスインタフェース制御部 １４ Ｂバスインタフェース制御部 １５ アドレス調停制御部 １６ Ｂバスインタフェース制御部 １７ Ｂバスメモリアクセス制御部 １８ 半導体ディスク装置 １９ ＳＣＳＩインタフェース ２０，２４，３０ インタフェース制御部 ２１，２５，３１ メモリアクセス制御部 ２２，２６，３２ 半導体メモリ ２３，２９，３３ 半導体ディスク装置
Claims (3)
- 【請求項１】 複数系統のＳＣＳＩインタフェースを有
してマイクロプロセッサなどの上位装置とのインタフェ
ースを確保して運用するディスク装置において、前記複
数系統のＳＣＳＩインタフェースのそれぞれを独立的に
制御する複数のインタフェース制御部と、前記複数のイ
ンタフェース制御部による自装置内の同一の記憶媒体に
対するアクセスの順序を制御するメモリアクセス順序制
御部とを有することを特徴とするディスク装置。 - 【請求項２】 複数系統のＳＣＳＩインタフェースを有
してマイクロプロセッサなどの上位装置とのインタフェ
ースを確保して運用するディスク装置において、前記複
数系統のＳＣＳＩインタフェースのそれぞれを独立的に
制御する複数のインタフェース制御部を備え、これら複
数のＳＣＳＩインタフェース制御部の一つが自装置内の
記憶媒体に対するアクセスを行なう場合には、他のイン
タフェース制御部に対して前記記憶媒体を専用すること
を通告する「使用中」の信号を他のインタフェース制御
部に送出し、かつ他のインタフェース制御部から前記
「使用中」の信号を受けた場合には、前記上位装置から
送出されるコマンドのみを取り込み、前記「使用中」の
信号が解除されるまでＳＣＳＩインタフェースを解放す
ることを特徴とするディスク装置。 - 【請求項３】 複数系統のＳＣＳＩインタフェースを有
してマイクロプロセッサなどの上位装置とのインタフェ
ースを確保して運用するディスク装置において、前記複
数系統のＳＣＳＩインタフェースのそれぞれを独立的に
制御する複数のインタフェース制御部と、前記複数のイ
ンタフェース制御部による自装置内の記憶媒体に対する
アクセスをそれぞれ独立的に制御する複数のメモリアク
セス制御部と、前記複数のメモリアクセス制御部による
前記記憶媒体に対するアクセスアドレスを重複しないよ
うに制御するアドレス調定回路とを備えることを特徴と
するディスク装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9904692A JPH05298227A (ja) | 1992-04-20 | 1992-04-20 | ディスク装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9904692A JPH05298227A (ja) | 1992-04-20 | 1992-04-20 | ディスク装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05298227A true JPH05298227A (ja) | 1993-11-12 |
Family
ID=14236589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9904692A Withdrawn JPH05298227A (ja) | 1992-04-20 | 1992-04-20 | ディスク装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05298227A (ja) |
-
1992
- 1992-04-20 JP JP9904692A patent/JPH05298227A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6529989B1 (en) | Intelligent expansion ROM sharing bus subsystem | |
| US20020124138A1 (en) | Internal copy for a storage controller | |
| JPH02289017A (ja) | コンピユータシステム内でデータ転送方法 | |
| JP2002117002A (ja) | 共用型ペリフェラルアーキテクチャ | |
| US6092170A (en) | Data transfer apparatus between devices | |
| US20040139267A1 (en) | Accessing a primary bus messaging unit from a secondary bus through a pci bridge | |
| JP3195489B2 (ja) | 外部記憶制御装置およびバス切り替え制御方法 | |
| EP1431878A2 (en) | Shared write buffer in a peripheral interface and method of operating | |
| JP2000207348A (ja) | デ―タ処理装置および方法 | |
| JPH05298227A (ja) | ディスク装置 | |
| JP3371078B2 (ja) | デバイス間データ転送装置及びその方法 | |
| JPS6331806B2 (ja) | ||
| JP2701739B2 (ja) | プロセッサの系切替え方式 | |
| JP2963696B2 (ja) | データ転送制御システム | |
| JP2723388B2 (ja) | プロセッサモジュールの内部バス制御方法及び情処理装置 | |
| JPS63158654A (ja) | マイクロコントロ−ラ | |
| JP2671743B2 (ja) | マイクロコンピュータ | |
| JP2002229929A (ja) | メモリアクセスコントロール方法及びメモリアクセスコントロール装置 | |
| JPS6041145A (ja) | デイスクキヤツシユ装置 | |
| JPH04199355A (ja) | アタッチド・プロセッサ・システム | |
| JPH02291039A (ja) | メモリ制御システム | |
| JPH05334012A (ja) | 大容量化ディスク制御装置 | |
| JPH03262064A (ja) | システムバスを用いたデータ転送方式 | |
| JPH073749B2 (ja) | デュアルポートｒａｍ | |
| JPH02201559A (ja) | 階層化メモリ制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990706 |