JPH052981B2 - - Google Patents
Info
- Publication number
- JPH052981B2 JPH052981B2 JP15792787A JP15792787A JPH052981B2 JP H052981 B2 JPH052981 B2 JP H052981B2 JP 15792787 A JP15792787 A JP 15792787A JP 15792787 A JP15792787 A JP 15792787A JP H052981 B2 JPH052981 B2 JP H052981B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- film
- sio
- resist pattern
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 12
- 239000007791 liquid phase Substances 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 18
- 238000004519 manufacturing process Methods 0.000 description 11
- 235000002918 Fraxinus excelsior Nutrition 0.000 description 3
- 239000002956 ash Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- RMAQACBXLXPBSY-UHFFFAOYSA-N silicic acid Chemical compound O[Si](O)(O)O RMAQACBXLXPBSY-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Diffracting Gratings Or Hologram Optical Elements (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、微細パターンの形成方法に関する。[Detailed description of the invention] [Purpose of the invention] (Industrial application field) The present invention relates to a method for forming fine patterns.
（従来の技術）
光を回折させそのスペクトル成分を分析するた
めに、通常、回折格子が用いられている。近年で
は超LSI製造における露光技術を用いることによ
り微細化した回折格子を製造することが容易とな
つてきている。(Prior Art) Diffraction gratings are commonly used to diffract light and analyze its spectral components. In recent years, it has become easier to manufacture finer diffraction gratings by using exposure technology in VLSI manufacturing.
ここで従来の回折格子の製造方法について第３
図を用いて説明する。 Here, we will discuss the third method of manufacturing conventional diffraction gratings.
This will be explained using figures.
例えば透光性のガラス基板３１にSiO2膜３２
を堆積させ、さらにこの上にレジストを形成した
あと、このパターニングを行ない等間隔に配列さ
れたレジストパターン３３を形成する（第３図Ａ
参照）。 For example, a SiO 2 film 32 is placed on a transparent glass substrate 31.
After depositing and further forming a resist on this, patterning is performed to form resist patterns 33 arranged at equal intervals (see FIG. 3A).
reference).
このレジストパターン３３をマスクにして、ド
ライエツチングを行い、SiO2膜３２の一部を除
去したあと、レジストパターン３３を剥離する
（第３図Ｂ参照）。 Using this resist pattern 33 as a mask, dry etching is performed to remove a portion of the SiO 2 film 32, and then the resist pattern 33 is peeled off (see FIG. 3B).
このようにしてガラス基板１上に等間隔に
SiO2膜３２ａのパターンが形成された透光型の
回折格子を製造していた。 In this way, the images are placed at equal intervals on the glass substrate 1.
A transparent type diffraction grating on which a pattern of SiO 2 film 32a was formed was manufactured.
（発明が解決しようとする問題点）
しかしながら、従来の製造方法により精度良く
形成できるレジストパターンの最小寸法には限度
がある。例えば現在光露光で精度良く形成できる
パターン幅が1μmとする。その場合、露光条件を
変えて0.5μmのレジストパターンを形成すると第
３図ｃに示すように、光の回折などによりレジス
トパターン３３ａはその底部に比べて上部のパタ
ーン幅が小さくなつてしまう。このため、このレ
ジストパターン３３ａをマスクにしてエツチング
を行なうと、この途中でレジストパターン３３ａ
の一部分若しくは全部が除去されてしまう。そし
てこの下のSiO2膜３２のパターンが形成されな
いといつたことが生じる。(Problems to be Solved by the Invention) However, there is a limit to the minimum dimension of a resist pattern that can be formed with high precision using conventional manufacturing methods. For example, assume that the pattern width that can currently be formed with high precision using light exposure is 1 μm. In that case, if a 0.5 μm resist pattern is formed by changing the exposure conditions, the pattern width at the top of the resist pattern 33a becomes smaller than that at the bottom due to light diffraction, as shown in FIG. 3c. Therefore, if etching is performed using this resist pattern 33a as a mask, the resist pattern 33a will be etched during etching.
Part or all of it will be removed. Then, if the pattern of the SiO 2 film 32 below this is not formed, a problem occurs.
（問題点を解決するための手段〕
本発明においては、基体上に被エツチング層、
レジストパターンを順次形成する工程と、このレ
ジストパターンをマスクにして前記被エツチング
層のエツチングを行ない、前記レジストパターン
の幅より狭い被エツチング層パターンを形成する
工程と、SiO2膜を形成する工程と、前記レジス
トパターンをマスクにしてSiO2膜の一部をエツ
チングし、前記側壁にSiO2膜を残存させる工程
と、前記レジストパターン及び前記被エツチング
層パターンを除去する工程とを具備したこと特徴
とする微細パターンの形成方法を提供する。
(Means for solving the problem) In the present invention, a layer to be etched, a layer to be etched on a substrate,
a step of sequentially forming a resist pattern; a step of etching the layer to be etched using the resist pattern as a mask to form a pattern of the layer to be etched narrower than the width of the resist pattern; and a step of forming an SiO 2 film. , a step of etching a part of the SiO 2 film using the resist pattern as a mask to leave the SiO 2 film on the side wall; and a step of removing the resist pattern and the layer pattern to be etched. A method for forming a fine pattern is provided.
（作 用）
レジストパターンをマスクにしたエツチングに
より、このレジストパターン幅より狭く形成され
た被エツチング層の側壁にSiO2膜を形成するこ
とで、レジストパターン幅の1/2未満の幅をもつ
SiO2膜パターンを形成することができる。(Function) By etching using the resist pattern as a mask, a SiO 2 film is formed on the sidewall of the layer to be etched, which is narrower than the width of the resist pattern.
A SiO 2 film pattern can be formed.
（実施例）
以下本発明による回折格子の製造方法の一実施
例について第１図を用いて説明する。(Example) An example of the method for manufacturing a diffraction grating according to the present invention will be described below with reference to FIG.
例えば基体としてSi基板１１にCVD法により
多結晶シリコン１２を堆積し、さらにこの上にレ
ジストを形成した後、光露光を行ないこれをパタ
ーニングし、レジストパターン１３を形成する。
この際、平行に配列されたレジストパターン１３
のピツチをｂ、レジストパターンの幅をａとす
る。 For example, polycrystalline silicon 12 is deposited on a Si substrate 11 as a base by the CVD method, and a resist is further formed thereon, followed by patterning by light exposure to form a resist pattern 13.
At this time, resist patterns 13 arranged in parallel
The pitch of the resist pattern is b, and the width of the resist pattern is a.
このレジストパターン１３をマスクにして多結
晶シリコンのエツチングを行なう。この場合、通
常よりも若干圧力を上げて等方性成分を加味した
異方性エツチングにより、レジストパターン１３
下の多結晶シリコンまでオーバーエツチングし、
多結晶シリコン１２ａを形成する。この際レジス
トパターン１３の端部から多結晶シリコンパター
ン１２ａまでの幅をＣとする。（第１図Ｂ参照）。 Using this resist pattern 13 as a mask, polycrystalline silicon is etched. In this case, the resist pattern 13 is etched by anisotropic etching with a slightly higher pressure than usual and an isotropic component added.
Over-etch to the underlying polycrystalline silicon,
Polycrystalline silicon 12a is formed. At this time, the width from the end of the resist pattern 13 to the polycrystalline silicon pattern 12a is defined as C. (See Figure 1B).
ここまでの製造工程において、以下に示す(1)式
を満足するようａ，ｂ，ｃをあらかじめ設定して
おく。 In the manufacturing process up to this point, a, b, and c are set in advance so as to satisfy equation (1) shown below.
ｂ＝２（ａ−ｃ） ……(1)
（ただしａ−2c＞０，ａ＜ｂ＜2a）
次にLPD（Liquid Phase Deposition）法によ
り全面にSiO2膜１４を堆積させる。このLPD法
は以下の(2)式に示すようにH2SiF6（ケイフツ酸）
とH2Oとの反応により、SiO2を析出させる方法
である。 b=2(a-c)...(1) (where a-2c>0, a<b<2a) Next, a SiO 2 film 14 is deposited on the entire surface by LPD (Liquid Phase Deposition) method. This LPD method uses H 2 SiF 6 (silicic acid) as shown in equation (2) below.
In this method, SiO 2 is precipitated by a reaction between SiO 2 and H 2 O.
H2SiF6＋2H2O→SiO2＋6HF ……(2)
カバレツジが優れているLPD法により、レジ
ストパターン１３、Si基板１１上に均一に、かつ
多結晶シリコン１２がアンダーカツトされた部分
に極めて良好にSiO2膜１４を堆積させる（第１
図ｃ）参照）。 H 2 SiF 6 +2H 2 O→SiO 2 +6HF ...(2) By using the LPD method with excellent coverage, it is possible to uniformly cover the resist pattern 13 and the Si substrate 11, and extremely to the undercut areas of the polycrystalline silicon 12. Deposit SiO 2 film 14 well (first
(See figure c)).
レジストパターン１３をマスクにしてSi基板１
１が露出するまでRIEを行ない、SiO2膜１４を除
去し、SiO2膜パターン１４ａを多結晶シリコン
パターン１２ａの側壁に形成する（第１図Ｄ参
照）。 Si substrate 1 using resist pattern 13 as a mask
RIE is performed until the SiO 2 film 14 is exposed, and a SiO 2 film pattern 14a is formed on the side wall of the polycrystalline silicon pattern 12a (see FIG. 1D).
レジストパターン１３を酸素プラズマによりア
ツシングで除去し、更に多結晶シリコンパターン
１２ａをSiO2膜パターン１４ａに比べ選択比の
大きな条件を満足するエツチング、例えばCDE
法により除去する。これにより、SiO2膜パター
ン１４ａが等間隔に平行に配列された格子定数ｄ
（＝ａ−ｃ）の回折格子が形成される（第１図Ｅ
参照）。 The resist pattern 13 is removed by ashes using oxygen plasma, and the polycrystalline silicon pattern 12a is etched by etching that satisfies the condition of a high selectivity compared to the SiO 2 film pattern 14a, such as CDE.
Removed by law. As a result, the SiO 2 film patterns 14a are arranged in parallel at equal intervals with a lattice constant d.
A diffraction grating (=a-c) is formed (Fig. 1E
reference).
本実施例によれば、LPD法によりレジストパ
ターン１３下の多結晶シリコンパターン１２ａの
側壁に対になつてSiO2膜パターン膜１４ａが形
成される。これにより必然的にレジストパターン
１３の幅の1/2未満のSiO2膜パターン１４ａを形
成でき、微細な回折格子を形成することができ
る。 According to this embodiment, the SiO 2 film pattern films 14a are formed in pairs on the side walls of the polycrystalline silicon pattern 12a under the resist pattern 13 by the LPD method. As a result, it is possible to form the SiO 2 film pattern 14a that is less than half the width of the resist pattern 13, thereby forming a fine diffraction grating.
なお本実施例においては、Si基板１１上に
SiO2膜パターン１４ａが形成された構造とした
が、これに限らずSi基板１１の代わりにGaAs，
InPなどを用いても良い。又、反射型の回折格子
を形成するためにAl，Ag等の金属を基体とする
場合には、この金属が製造工程中のアツシングや
エツチングによるダメージを受けないように、こ
の上に薄くSiO2膜を形成させ、さらにその上に
多結晶シリコンを形成しても良い。 In this embodiment, on the Si substrate 11,
Although the structure is such that the SiO 2 film pattern 14a is formed, the structure is not limited to this, and instead of the Si substrate 11, GaAs,
InP or the like may also be used. In addition, when a metal such as Al or Ag is used as a substrate to form a reflective diffraction grating, a thin layer of SiO 2 is applied on top of the metal to prevent it from being damaged by ashes or etching during the manufacturing process. A film may be formed and then polycrystalline silicon may be further formed on the film.
また、等間隔に平行に配列されたSiO2膜パタ
ーン１４ａとしたが、これに限らず様々な形状の
パターンを形成しても良い。 Further, although the SiO 2 film patterns 14a are arranged in parallel at equal intervals, the present invention is not limited to this, and patterns of various shapes may be formed.
また、第１図ＥにおいてSi基板１１の面方位を
（100）とし、SiO2膜パターン１４ａを（01１）
に平行になるように形成しておき、次にこの
SiO2膜パターン１４ａをマスクにウエツトエツ
チングすれば鋸状のSi基板の回折格子を形成する
ことができる。 In addition, in FIG. 1E, the plane orientation of the Si substrate 11 is (100), and the SiO 2 film pattern 14a is (011).
, and then this
By wet etching using the SiO 2 film pattern 14a as a mask, a serrated Si substrate diffraction grating can be formed.
次に本発明による半導体装置の配線パターンの
製造方法の第２の実施例について第２図を用いて
説明する。 Next, a second embodiment of the method for manufacturing a wiring pattern for a semiconductor device according to the present invention will be described with reference to FIG.
例えばCVD−SiO2膜などの絶縁膜２１上にAl
膜２２が形成された下地層に多結晶シリコン２３
及びレジストを順次形成した後、光露光によりレ
ジストをパターニングしレジストパターン２４を
形成する（第２図Ａ参照）。 For example, Al
Polycrystalline silicon 23 is formed on the base layer on which the film 22 is formed.
After sequentially forming a resist and a resist, the resist is patterned by light exposure to form a resist pattern 24 (see FIG. 2A).
レジストパターン２４をマスクにし第１の実施
例と同様な方法でエツチングを行ない多結晶シリ
コンパターン２３ａを形成する（第２図Ｂ参照）。 Using the resist pattern 24 as a mask, etching is performed in the same manner as in the first embodiment to form a polycrystalline silicon pattern 23a (see FIG. 2B).
LPD法により全面にSiO2膜２５を形成する
（第２図Ｃ参照）。レジストパターン２４をマスク
にしてRIEを行ないSiO2膜２５の一部を除去し、
多結晶シリコンパターン２３ａの側壁にSiO2膜
パターン２５ａを残置する（第２図Ｄ参照）。 A SiO 2 film 25 is formed on the entire surface by the LPD method (see FIG. 2C). RIE is performed using the resist pattern 24 as a mask to remove a part of the SiO 2 film 25,
A SiO 2 film pattern 25a is left on the side wall of the polycrystalline silicon pattern 23a (see FIG. 2D).
レジストパターン２４を酸素プラズマによるア
ツシングで除去したあと、多結晶シリコンパター
ン２３ａを除去する（第２図Ｅ参照）。 After the resist pattern 24 is removed by ashes using oxygen plasma, the polycrystalline silicon pattern 23a is removed (see FIG. 2E).
SiO2膜パターン２５ａをマスクにしてRIEによ
りAl膜パターン２２ａを形成する（第２図Ｆ参
照）。 An Al film pattern 22a is formed by RIE using the SiO 2 film pattern 25a as a mask (see FIG. 2F).
SiO2膜パターン２５ａを除去することにより
絶縁膜２１上に等間隔に配列されたAl膜パター
ン２２ａが形成される。 By removing the SiO 2 film pattern 25a, Al film patterns 22a arranged at equal intervals are formed on the insulating film 21.
また、このAl膜パターン２２ａはそれぞれ対
となつて形成されるので、これをチツプ上の端子
間をつなぐ配線とすれば、対Al膜パターン２２
ａのうちの一方が何らかの原因で断線しても、も
う一方を配線として利用することができる。 In addition, since the Al film patterns 22a are formed in pairs, if these are used as wiring to connect terminals on the chip, the pair Al film patterns 22a
Even if one of a is disconnected for some reason, the other can be used as a wiring.
なお、第１及び第２の実施例において光露光に
よりレジストパターンを形成したが、これに限ら
ず、電子ビーム露光、その他の露光技術を用いて
も良い。 Although the resist pattern was formed by light exposure in the first and second embodiments, the present invention is not limited to this, and electron beam exposure or other exposure techniques may be used.
また、レジストパターンをマスクにしてその下
の多結晶シリコンをエツチングしたが、この多結
晶シリコンに限らず制御性良くアンダーカツトで
きる材料であれば良い。 Furthermore, although the polycrystalline silicon underneath was etched using the resist pattern as a mask, it is not limited to this polycrystalline silicon, and any material that can undercut with good controllability may be used.
以上詳述したように本発明においては、微細パ
ターンを形成することができる。
As detailed above, in the present invention, a fine pattern can be formed.
第１図は本発明による第１の実施例である回折
格子の製造工程を示す断面図、第２図は本発明に
よる第２の実施例であるAlパターンの製造工程
を示す断面図、第３図は従来の回折格子の製造工
程を示す断面図。
１１……Si基板、１２，２３……多結晶シリコ
ン、１２ａ，２３ａ……多結晶シリコンパター
ン、１３，２４……レジストパターン、１４，２
５……SiO2膜、１４ａ，２５ａ……SiO2膜パタ
ーン、２２……Al膜、２２ａ……Al膜パターン。
FIG. 1 is a cross-sectional view showing the manufacturing process of a diffraction grating according to the first embodiment of the present invention, FIG. 2 is a cross-sectional view showing the manufacturing process of an Al pattern according to the second example of the present invention, and FIG. The figure is a cross-sectional view showing the manufacturing process of a conventional diffraction grating. 11... Si substrate, 12, 23... Polycrystalline silicon, 12a, 23a... Polycrystalline silicon pattern, 13, 24... Resist pattern, 14, 2
5...SiO 2 film, 14a, 25a...SiO 2 film pattern, 22...Al film, 22a...Al film pattern.
Claims (1)
を順次形成する工程と、このレジストパターンを
マスクにして前記被エツチング層のエツチングを
行ない、前記レジストパターンの幅より狭い被エ
ツチング層パターンを形成する工程と、SiO2膜
を形成する工程と、前記レジストパターンをマス
クににしてSiO2膜の一部をエツチングし、前記
側壁にSiO2膜を残存させる工程と、前記レジス
トパターン及び前記被エツチング層パターンを除
去する工程とを具備したことを特徴とする微細パ
ターンの形成方法。 ２ 前記SiO2膜をLPD（Liquid Phase
Depesition）法により形成することを特徴とする
特許請求の範囲第１項記載の微細パターンの形成
方法。[Scope of Claims] 1. A step of sequentially forming a layer to be etched and a resist pattern on a substrate, etching the layer to be etched using the resist pattern as a mask, and forming a pattern of the layer to be etched narrower than the width of the resist pattern. a step of forming a SiO 2 film; a step of etching a part of the SiO 2 film using the resist pattern as a mask to leave the SiO 2 film on the side wall; and a step of etching the resist pattern and the SiO 2 film. 1. A method for forming a fine pattern, comprising the step of removing a layer pattern to be etched. 2 The SiO 2 film was subjected to LPD (Liquid Phase
2. A method for forming a fine pattern according to claim 1, characterized in that the fine pattern is formed by a Depesition method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15792787A JPS643663A (en) | 1987-06-26 | 1987-06-26 | Forming method for fine pattern |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15792787A JPS643663A (en) | 1987-06-26 | 1987-06-26 | Forming method for fine pattern |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS643663A JPS643663A (en) | 1989-01-09 |
| JPH052981B2 true JPH052981B2 (en) | 1993-01-13 |
Family
ID=15660512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15792787A Granted JPS643663A (en) | 1987-06-26 | 1987-06-26 | Forming method for fine pattern |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS643663A (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2930971B2 (en) * | 1989-06-22 | 1999-08-09 | 株式会社東芝 | Pattern formation method |
| EP0448869A1 (en) * | 1989-12-29 | 1991-10-02 | AT&T Corp. | Optical device including a grating structure |
| US7498119B2 (en) * | 2006-01-20 | 2009-03-03 | Palo Alto Research Center Incorporated | Process for forming a feature by undercutting a printed mask |
| US7365022B2 (en) | 2006-01-20 | 2008-04-29 | Palo Alto Research Center Incorporated | Additive printed mask process and structures produced thereby |
| JP2014507795A (en) * | 2010-12-27 | 2014-03-27 | ブルーワー サイエンス アイ エヌ シー． | Small feature patterning process required for advanced patterning |
| JP6206667B2 (en) * | 2013-11-06 | 2017-10-04 | 大日本印刷株式会社 | Pattern formation method |
-
1987
- 1987-06-26 JP JP15792787A patent/JPS643663A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS643663A (en) | 1989-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0259098B1 (en) | Integrated circuits having stepped dielectric regions | |
| US5256248A (en) | Method for patterning semiconductor | |
| JPH052981B2 (en) | ||
| JP2665568B2 (en) | Method for manufacturing semiconductor device | |
| KR0165399B1 (en) | Fine patterning method | |
| JP2765561B2 (en) | Fabrication method of fine aerial wiring | |
| USRE33622E (en) | Integrated circuits having stepped dielectric regions | |
| JP2003282700A (en) | Hole forming method | |
| JPS63258020A (en) | Formation of element isolation pattern | |
| JP2695919B2 (en) | Wiring pattern forming method | |
| JPH02189922A (en) | Manufacture of semiconductor device | |
| JPH06224161A (en) | Manufacture of semiconductor device | |
| KR100256809B1 (en) | Method for forming contact hole in semiconductor device | |
| JPH01110727A (en) | Manufacture of semiconductor device | |
| KR100273118B1 (en) | Method for manufacturing metal interconnection of semiconductor device | |
| JP2973439B2 (en) | Substrate etching method | |
| KR0122508B1 (en) | Method for fabricating a fine contact hole | |
| JPH01119028A (en) | Manufacture of semiconductor device | |
| KR100204910B1 (en) | Interconnecting method of semiconductor device | |
| JP3191769B2 (en) | Method for manufacturing semiconductor device | |
| KR100247642B1 (en) | Method for forming a contact hole in semiconductor device | |
| KR0172249B1 (en) | Method for forming a contact of a semiconductor device | |
| KR20010060984A (en) | Manufacturing method for contact hole in semiconductor device | |
| JPH01244636A (en) | Manufacture of semiconductor device | |
| JPS6386451A (en) | Semiconductor device |