JP2973439B2 - Substrate etching method - Google Patents

Substrate etching method

Info

Publication number
JP2973439B2
JP2973439B2 JP1280250A JP28025089A JP2973439B2 JP 2973439 B2 JP2973439 B2 JP 2973439B2 JP 1280250 A JP1280250 A JP 1280250A JP 28025089 A JP28025089 A JP 28025089A JP 2973439 B2 JP2973439 B2 JP 2973439B2
Authority
JP
Japan
Prior art keywords
mask
layer
etching
forming
forming layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1280250A
Other languages
Japanese (ja)
Other versions
JPH03142829A (en
Inventor
通孝 窪田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP1280250A priority Critical patent/JP2973439B2/en
Publication of JPH03142829A publication Critical patent/JPH03142829A/en
Application granted granted Critical
Publication of JP2973439B2 publication Critical patent/JP2973439B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。DETAILED DESCRIPTION OF THE INVENTION The present invention will be described in the following order.

産業上の利用分野 発明の概要 従来の技術 発明が解決しようとする問題点 問題点を解決するための手段 作 用 実施例 実施例−1 実施例−2 実施例−3 発明の効果 〔産業上の利用分野〕 本発明は、基体のエッチング方法に関する。本発明の
エッチング方法は、基体をエッチングして厚みの小さい
壁状ないしは柱状の部分を形成することに好適に利用で
き、例えば、電子材料の分野では量子井戸細線素子の如
き微細素子の形成や、または半導体基板に上記のような
形状の微細な部分を形成すること等に利用でき、あるい
は機械の分野では上記のような形状の微小な機械要素を
形成すること等に利用することができる。
INDUSTRIAL APPLICATIONS Overview of the Invention Prior Art Problems to be Solved by the Invention Means for Solving the Problems Operation Example Example-1 Example-2 Example-3 Effect of the Invention FIELD OF THE INVENTION The present invention relates to a method for etching a substrate. The etching method of the present invention can be suitably used to form a wall-shaped or column-shaped portion having a small thickness by etching a substrate. For example, in the field of electronic materials, formation of a fine element such as a quantum well thin line element, Alternatively, it can be used for forming a fine portion having the above-described shape on a semiconductor substrate, or can be used for forming a small mechanical element having the above-described shape in the field of machinery.

〔発明の概要〕[Summary of the Invention]

本出願に係る発明は、マスク形成用層の垂直な側壁に
マスクとなる層を形成し、マスクとなる層の少なくとも
一部を残してこれをマスクにして基体をエッチングする
に際し、該マスクが極めて微細な場合でもこれが倒れた
り除去される等の問題が生じないようにしたものであっ
て、サイドウォールを形成してこれとマスク形成用層と
の間にマスクとなる層を挟みこむようにすることによ
り、上記問題を解決したものである。
In the invention according to the present application, a layer serving as a mask is formed on a vertical side wall of a mask forming layer, and at least a part of the layer serving as a mask is left as a mask when etching a substrate. Even if it is fine, it is intended to prevent problems such as falling down or being removed, so that a side wall is formed and a layer serving as a mask is sandwiched between the side wall and a mask forming layer. Thus, the above problem has been solved.

〔従来の技術〕[Conventional technology]

従来より、半導体装置の製造の分野その他の微細加工
分野において、様々な技術が行われている(例えば、特
開昭59−110168号公報)。このような技術の中で、マス
ク形成用層の側面にマスクとなる層を形成してこのマス
クを用いてエッチングを行うことにより、基体を微細加
工できることが知られている。
2. Description of the Related Art Conventionally, various techniques have been used in the field of semiconductor device manufacturing and other microfabrication fields (for example, JP-A-59-110168). Among such techniques, it is known that a substrate can be finely processed by forming a layer serving as a mask on a side surface of a mask forming layer and performing etching using the mask.

例えば、半導体の加工技術の分野において、ポリシリ
コン層を酸化した時にできる側面の酸化膜をマスクとし
て利用すれば、1000Å以下の微細加工が可能である。こ
のような従来技術を、第3図を用いて説明すると、次の
とおりである。
For example, in the field of semiconductor processing technology, if an oxide film on a side surface formed when a polysilicon layer is oxidized is used as a mask, fine processing of 1000 mm or less is possible. Such a prior art will be described below with reference to FIG.

従来技術にあっては、第3図(a)に示すようにシリ
コン基板等の基体1上の耐エッチング膜(SiO2膜等)2
上に側壁31を有するように形成したポリシリコン層3を
熱酸化等の手段で酸化し、SiO2膜であるマスクとなる酸
化膜8を形成する。次にRIE等の異方性はエッチングに
より、ポリシリコン層3の上面においてのみ酸化膜8を
除去し、ポリシリコン層3の側壁部にマスク81を残す。
これにより第3図(b)の構造にする。次にRIE等の手
段でポリシリコン層3を除去し、第3図(c)に示すよ
うにマスク81を残す。これにより、当初形成した酸化膜
8(第1図(a)と同じ厚みの幅(基体に平行な方向、
即ち図の左右方向の幅))の微細なマスクが形成でき
る。
In the prior art, as shown in FIG. 3 (a), an etching-resistant film (such as a SiO 2 film) 2 on a substrate 1 such as a silicon substrate.
The polysilicon layer 3 having the side wall 31 formed thereon is oxidized by means such as thermal oxidation to form an oxide film 8 serving as a mask, which is an SiO 2 film. Next, anisotropic etching such as RIE removes the oxide film 8 only on the upper surface of the polysilicon layer 3 by etching, leaving a mask 81 on the side wall of the polysilicon layer 3.
Thus, the structure shown in FIG. 3B is obtained. Next, the polysilicon layer 3 is removed by means such as RIE, leaving a mask 81 as shown in FIG. 3 (c). Thereby, the width of the oxide film 8 (the direction parallel to the base, the same thickness as that of FIG.
That is, a fine mask having a width in the horizontal direction in the drawing)) can be formed.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

上記従来の技術にあっては、形成されたSiO2によるマ
スク81は幅が狭いため、エッチング中に削られて、倒れ
てしまう可能性がある。特にポリシリコン層3をRIE等
でエッチングしている間、第3図(b)に符号81aで示
す図における右側はポリエチレン層3に接しているの
で、マスク81は図の右側に倒れる心配はない。これに対
し図における左側の面(第1図(b)に81bで示す)は
むき出しであり、左側に倒れたり、左側からエッチング
されてしまう可能性がある。
In the above-described conventional technique, the formed mask 81 made of SiO 2 has a small width, and thus may be shaved during etching and fall. In particular, while the polysilicon layer 3 is being etched by RIE or the like, the right side in the figure denoted by reference numeral 81a in FIG. 3B is in contact with the polyethylene layer 3, so that the mask 81 does not have to worry about falling to the right side in the figure. . On the other hand, the left side surface in the figure (indicated by 81b in FIG. 1B) is exposed, and may fall to the left side or be etched from the left side.

また耐エッチング層2は、酸化膜8の上面をエッチン
グする際、及びポリシリコン層3をエッチングする際に
基体1をこれらエッチングから保護するために必須のも
のであるが、基体1をマスク81を用いてエッチングする
に先立ち除去しなければならない。このとき図示従来例
の如く耐エッチング膜2をSiO2から形成し、またマスク
81もSiO2から形成すると、上記耐エッチング膜2を除去
するエッチング時に該マスク81もエッチングされてしま
う。即ち、第1図(d)に略示する如く、図の符号82の
部分がエッチングされる。
The etching resistant layer 2 is indispensable to protect the substrate 1 from etching when etching the upper surface of the oxide film 8 and when etching the polysilicon layer 3. It must be removed prior to use and etching. At this time, the etching resistant film 2 is formed from SiO 2 as in the conventional example shown in FIG.
If 81 is also formed of SiO 2, the mask 81 will be etched during the etching for removing the etching resistant film 2. That is, as shown schematically in FIG. 1 (d), the portion indicated by reference numeral 82 in the figure is etched.

上記の如く、マスク形成用の層の側壁部を利用してマ
スクを形成する技術は、幅の小さな微細マスクを形成で
きるので、微細な加工に際して有効であるが、上述した
ようにマスクが倒れたり、マスクがエッチングされて極
端な場合消失してしまうことがある。
As described above, the technique of forming a mask using the side wall of the layer for forming a mask is effective for fine processing because a fine mask having a small width can be formed. In extreme cases, the mask may be etched and disappear in extreme cases.

本発明はこのような問題点を解決して、マスク形成用
層の側壁部にマスクを形成してこれにより、エッチング
加工を行う場合も、マスクが倒れたり、エッチングされ
ることを防いで、確実に所望のエッチングを達成し得る
エッチング方法を提供せんとするものである。
The present invention solves such a problem and forms a mask on the side wall portion of the mask forming layer, thereby preventing the mask from falling down or being etched even when performing an etching process. It is another object of the present invention to provide an etching method capable of achieving a desired etching.

〔問題点を解決するための手段〕[Means for solving the problem]

本出願の請求項1の発明は、 基体上に耐エッチング膜を形成する工程と、 該耐エッチング膜上に垂直な側壁(ここで垂直とは、
基体表面に対して必ずしも厳密に直角である必要はな
く、側壁に形成される部分がマスクとなり得る程度に垂
直に近い場合も含む。請求項2の発明においても同じ)
を有するマスク形成用層を選択的に形成する工程と、 該マスク形成用層の表面にマスクとなる層を所望厚さ
で形成する工程と、 サイドウォール形成用層を全面に形成する工程と、 サイドウォール形成用層をエッチバックして、マスク
形成用層の側壁部にのみ残し該層を残すことによりサイ
ドウォールを形成する工程と、 マスクとなる層のうちマスク形成用層の上面に位置す
る部分を除去してマスクとなる層のうちマスク形成用層
の側壁部分に位置する部分のみを残す工程と、 マスク形成用層とサイドウォールとを除去する工程
と、 基体上の耐エッチング膜を除去する工程と、 マスクとなる層のうち上記残された部分をマスクとし
て基体の異方性エッチングを行う工程と を有することを特徴とするものである。
The invention of claim 1 of the present application includes a step of forming an etching-resistant film on a substrate, and a side wall perpendicular to the etching-resistant film.
It is not always necessary to be strictly perpendicular to the surface of the base, and the case where the portion formed on the side wall is almost perpendicular to the extent that it can serve as a mask is also included. The same applies to the invention of claim 2)
Selectively forming a mask-forming layer having: a step of forming a layer serving as a mask at a desired thickness on the surface of the mask-forming layer; and forming a sidewall-forming layer over the entire surface; A step of forming a sidewall by etching back the sidewall forming layer and leaving only the side wall portion of the mask forming layer to leave the layer; and a step of forming the sidewall on the upper surface of the mask forming layer among the mask layers Removing the portion to leave only the portion of the layer serving as the mask located on the side wall portion of the mask forming layer; removing the mask forming layer and the sidewall; removing the etching resistant film on the substrate And a step of performing anisotropic etching of the substrate using the remaining portion of the layer serving as a mask as a mask.

本出願の請求項2の発明は、請求項1の発明におい
て、そのマスク形成用層の表面にマスクとなる層を所望
厚さで形成する工程においては、前記耐エッチング膜よ
りエッチングレートの小さな材料により該マスクとなる
層を形成することを特徴とするものである。
According to a second aspect of the present invention, in the first aspect of the present invention, in the step of forming a layer serving as a mask to a desired thickness on the surface of the mask forming layer, a material having an etching rate smaller than the etching resistant film is used. To form a layer to be the mask.

〔作 用〕(Operation)

本出願の請求項1の発明は、垂直な側壁を有するマス
ク形成用層の表面に所望厚さで形成されたマスクになる
層の上に、更に全面に層を形成してエッチバックしてマ
スク形成用層の側壁部にのみサイドウォールを形成し、
その状態でマスクとなる層のうちのマスク形成用層の上
面をエッチングし、さらにマスク形成用層とサイドウォ
ールとを除去するので、マスク形成用層の側壁部に位置
するマスクとなる層は、サイドウォールとマスク形成用
層との間に挟まれた状態で上記各エッチングが進められ
ることになる。従って、エッチング中にマスクが倒れた
り、エッチングされてしまうことが確実に防止される。
該サイドウォールとマスク形成用層との間にマスクとな
る層が存在して、挟持される形になるからである。
The invention of claim 1 of the present application is directed to a mask formed by forming a layer on the entire surface of a mask forming layer having a vertical side wall and having a desired thickness on the surface of the mask and further etching back the layer. Forming sidewalls only on the sidewalls of the formation layer,
In this state, the upper surface of the mask forming layer among the layers serving as the mask is etched, and the mask forming layer and the sidewalls are further removed. Each of the above-described etchings is performed while being sandwiched between the sidewall and the mask forming layer. Therefore, it is possible to reliably prevent the mask from falling or being etched during the etching.
This is because a layer serving as a mask exists between the side wall and the mask forming layer and is sandwiched.

〔実施例〕〔Example〕

以下実施例について、図面を参照して説明する。当然
のことではあるが、本出願の各発明は以下に説明する実
施例によって限定されるものではない。
Hereinafter, embodiments will be described with reference to the drawings. Naturally, each invention of the present application is not limited to the embodiments described below.

実施例−1 この実施例は、本出願の請求項1の発明を具体化した
ものであり、該発明を半導体装置の微細加工技術に適用
したものである。
Embodiment 1 This embodiment embodies the invention of claim 1 of the present application, and applies the invention to the fine processing technology of a semiconductor device.

第1図(a)〜(i)を参照する。 Please refer to FIGS. 1 (a) to 1 (i).

本実施例における被処理基体1は、シリコン基板であ
る。
The substrate 1 to be processed in the present embodiment is a silicon substrate.

本実施例においては、まず基体1であるシリコン基板
上に酸化膜(SiO2膜)を形成し、これを耐エッチング膜
2とする。この工程後の構造を第1図(a)に示す。酸
化膜は熱酸化や、あるいはCVDなどで形成できる。耐エ
ッチング膜は酸化膜に限らず、窒化膜であるシリコンナ
イトライド(SiN)膜(CVDや窒素雰囲気下での加熱によ
り形成できる)でもよく、あるいはその他エッチングに
対する保護膜となり得るものであれば任意である。
In this embodiment, first, an oxide film (SiO 2 film) is formed on a silicon substrate as a base 1, and this is used as an etching resistant film 2. The structure after this step is shown in FIG. The oxide film can be formed by thermal oxidation or CVD. The etching resistant film is not limited to the oxide film, and may be a silicon nitride (SiN) film which can be a nitride film (which can be formed by CVD or heating under a nitrogen atmosphere), or any other film that can serve as a protective film against etching. It is.

次に、耐エッチング膜2(ここでは酸化膜)上に、垂
直な側壁を有する第1のポリシリコン層を選択的に形成
して、該ポリシリコン層をマスク形成用層3とする。具
体的には、耐エッチングマスク1上にポリシリコン層を
形成して第1図(b)の構造にし、これをホトレジスト
(図中PRで示す)4を用いてパターニングすることによ
り第1図(c)の構造にして、これにより側壁(第1図
(c)に符号31で示す)を有するマスク形成用層3を選
択的に得るのである。本実施例において、マスク形成用
層3を構成するポリシリコンには、必要に応じて不純物
をドーピングする。これによりエッチング速度を制御で
きる。
Next, a first polysilicon layer having vertical side walls is selectively formed on the etching resistant film 2 (here, an oxide film), and the polysilicon layer is used as a mask forming layer 3. More specifically, a polysilicon layer is formed on the etching resistant mask 1 to obtain the structure shown in FIG. 1B, and this is patterned by using a photoresist (indicated by PR in FIG. 1) 4 (FIG. 1). With the structure shown in FIG. 1C, the mask forming layer 3 having side walls (indicated by reference numeral 31 in FIG. 1C) is selectively obtained. In this embodiment, the polysilicon forming the mask forming layer 3 is doped with impurities as necessary. Thereby, the etching rate can be controlled.

次に上記側壁31を有するマスク形成用層3の表面に、
マスクとなる層5を形成するが、本例ではマスク形成用
層3がポリシリコンから成るのでこれを表面酸化して所
望厚さのSiO2膜を形成し、マスクとなる層5とした。表
面酸化は、例えば熱酸化により達成できる。表面酸化の
ほか、マスク形成用層3の全表面に膜形成される条件で
CVD等を行い、基体1をエッチングするに際してのマス
クとなるべき材料により層を形成するのでもよい。マス
クとなる層は、第1図(d)に示すように、マスク形成
用層3の上面及び側壁をおおって形成される。
Next, on the surface of the mask forming layer 3 having the side wall 31,
The layer 5 serving as a mask is formed. In this example, since the mask forming layer 3 is made of polysilicon, the surface is oxidized to form an SiO 2 film having a desired thickness, and the layer 5 serving as a mask is formed. Surface oxidation can be achieved, for example, by thermal oxidation. In addition to surface oxidation, under conditions that a film is formed on the entire surface of the mask forming layer 3
A layer may be formed of a material to be used as a mask when etching the substrate 1 by performing CVD or the like. The layer serving as a mask is formed over the upper surface and the side wall of the mask forming layer 3, as shown in FIG. 1 (d).

次に、サイドウォール形成用層6を全面に形成する。
本例では第2のポリシリコン層を全面に形成して、第1
図(e)の如きサイドウォール形成用層6を得る。サイ
ドウォール形成用層6は、エッチバックによりサイドウ
ォールが形成されるに適した厚みで形成する。このポリ
シリコン層にも、必要に応じてドーピングを行う。これ
によりエッチング速度を制御でき、特に本例でポリシリ
コンから成るマスク形成用層3とのエッチング速度を合
わせるようにすることができる。
Next, the side wall forming layer 6 is formed on the entire surface.
In this example, a second polysilicon layer is formed on the entire surface to form a first polysilicon layer.
A side wall forming layer 6 as shown in FIG. The sidewall forming layer 6 is formed with a thickness suitable for forming a sidewall by etch back. This polysilicon layer is also doped as necessary. As a result, the etching rate can be controlled, and in particular, the etching rate with the mask forming layer 3 made of polysilicon in this example can be matched.

次いでサイドウォール形成用層6である第2のポリシ
リコン層をエッチバックしてマスク形成用層3の側壁部
にのみこの第2のポリシリコン層を残す。これによっ
て、ポリシリコンから成るサイドウォール61がマスク形
成用層3の側壁部に形成された第1図(f)の構造が得
られる。
Next, the second polysilicon layer serving as the sidewall forming layer 6 is etched back to leave the second polysilicon layer only on the side wall of the mask forming layer 3. As a result, the structure shown in FIG. 1 (f) in which the sidewall 61 made of polysilicon is formed on the side wall of the mask forming layer 3 is obtained.

次に、マスク形成用層3の表面に形成されたマスクと
なる層5(ここではSiO2膜)のうち、マスク形成用層3
の上面のSiO2膜を除去して、該層5のうちマスク形成用
層3の側壁部に位置する部分のみを残す。このとき、マ
スク形成用層3であるポリシリコン層の上面は露出する
ことになる。側壁部に存在するマスクとなる層も、若干
エッチングされる。これにより、第1図(g)の構造と
なる。第1図(g)において、マスク形成用層3上のSi
O2膜がエッチングされたことに伴い、基体1上の耐エッ
チング膜も本例ではSiO2膜であるので、これもマスク形
成用層3上のSiO2膜厚とほぼ等しくエッチングされ、や
や薄くなる。但しマスク形成用層3がポリシリコンであ
り、この上のSiO2膜がポリシリコンの熱酸化膜である場
合、これはシリコン基板である基体1上のSiO2とは一般
的にエッチングレートが異なるので、耐エッチング膜2
がエッチングされる度合いは小さくできる。
Next, of the mask forming layer 3 (here, SiO 2 film) formed on the surface of the mask forming layer 3, the mask forming layer 3 is formed.
Of the upper surface of the SiO 2 film is removed, and leaving only a portion positioned on the side wall of the mask-forming layer 3 of the layer 5. At this time, the upper surface of the polysilicon layer which is the mask forming layer 3 is exposed. The mask layer existing on the side wall is also slightly etched. Thus, the structure shown in FIG. 1 (g) is obtained. In FIG. 1 (g), Si on the mask forming layer 3
In accordance with the etching of the O 2 film, the etching resistant film on the substrate 1 is also a SiO 2 film in this example. Therefore, this is also etched substantially equal to the SiO 2 film thickness on the mask forming layer 3 and is slightly thinner. Become. However, when the mask forming layer 3 is polysilicon and the SiO 2 film thereon is a thermal oxide film of polysilicon, the etching rate is generally different from that of SiO 2 on the substrate 1 which is a silicon substrate. Therefore, the etching resistant film 2
Can be reduced to a small extent.

次に、第1のポリシリコン層から成るマスク形成用層
3及び第2のポリシリコン層から成るサイドウォール61
を除去する。ここでは両者を同時にエッチング除去して
よい。本例は両者3,61がともにポリシリコンから成るの
で同時除去が便利である。このとき、マスクとなる層5
のうち、残された膜51(これが基体1のエッチング時の
マスクとなる)は、サイドウォール61とマスク形成用層
3との間に挟まれているので、倒れたり、あるいは側方
からエッチングされたりすることが防止される。この工
程後の構造は、第1図(h)に示すとおりである。サイ
ドウォール61とマスク形成用層3とは、両者の材料が異
なる場合など、別々にエッチングしてもよい。この場合
のエッチングの順序はいずれが先でもよいが、残された
膜51の倒れ等の防止のためには、両者を同時に除去する
のが好ましい。
Next, the mask forming layer 3 made of the first polysilicon layer and the sidewall 61 made of the second polysilicon layer are used.
Is removed. Here, both may be removed by etching at the same time. In this example, since both the members 3 and 61 are made of polysilicon, simultaneous removal is convenient. At this time, the layer 5 serving as a mask
Of these, the remaining film 51 (which becomes a mask when the base 1 is etched) is sandwiched between the side wall 61 and the mask forming layer 3, so that it falls down or is etched from the side. Is prevented. The structure after this step is as shown in FIG. The sidewalls 61 and the mask forming layer 3 may be separately etched, for example, when both materials are different. In this case, the order of etching may be any order, but in order to prevent the remaining film 51 from falling down, it is preferable to remove both of them at the same time.

次に、基体1である基板上の耐エッチング膜2(本例
では酸化膜)を除去する工程と、垂直なSiO2膜である上
記残された膜51をマスクとして、基体1の異方性エッチ
ングを行う。耐エッチング膜2の除去と基体1の異方性
エッチングとは、連続的に行っても、2ステップで行っ
てもよい(第1図(i))。
Next, a step of removing the etching-resistant film 2 (an oxide film in this example) on the substrate, which is the base 1, and the anisotropy of the base 1, using the remaining film 51, which is a vertical SiO 2 film, as a mask. Perform etching. The removal of the etching resistant film 2 and the anisotropic etching of the substrate 1 may be performed continuously or in two steps (FIG. 1 (i)).

本実施例は上記の各工程を経るが、本実施例では特
に、次のように具体的に実施した。
Although the present example goes through the above-described steps, the present example was specifically implemented as follows.

即ち、基体である基板1に耐エッチング膜2(第1図
(a))を形成するのは、シリコン基板を酸化し、例え
ば500Åの厚さで酸化膜を形成し、これを耐エッチング
膜2とした。
That is, the formation of the etching resistant film 2 (FIG. 1 (a)) on the substrate 1, which is the base, is performed by oxidizing the silicon substrate to form an oxide film having a thickness of, for example, 500.degree. And

また、マスク形成用層3を設けるには、ポリシリコン
を、例えば3000Åの厚さでCVDすることによった(第1
図(b))。
In addition, in order to provide the mask forming layer 3, polysilicon is deposited by CVD at a thickness of, for example, 3000 ° (first example).
Figure (b).

上記マスク形成用層3である第1のポリシリコン層を
パターニングするには、フォトレジスト4をマスクにし
て、ポリシリコンをRIEすることによった(第1図
(c))。
In order to pattern the first polysilicon layer, which is the mask forming layer 3, the polysilicon was RIE using the photoresist 4 as a mask (FIG. 1 (c)).

更にマスクとなる層5の形成は、該レジストを除去
し、ポリシリコンを酸化することにより形成した(第1
図(d))。
Further, the layer 5 serving as a mask was formed by removing the resist and oxidizing polysilicon (first example).
Figure (d).

サイドウォール形成用層6は、ポリシリコンを例えば
3000Å厚でCVDして形成した(第1図(e))。
The sidewall forming layer 6 is made of, for example, polysilicon.
It was formed by CVD at a thickness of 3000 mm (FIG. 1 (e)).

サイドウォール61の形成は、RIEにより上記層6を全
面エッチングすることによった(第1図(f))。
The side wall 61 was formed by etching the entire surface of the layer 6 by RIE (FIG. 1 (f)).

マスク形成用層3の上面のマスクとなる層5(SiO
2膜)はRIEによりエッチングした。このときマスク形成
用層3の上のSiO2、及びサイドウォール61とマスク形成
用層3とに挟まれた部分のSiO2の上部若干がエッチング
された。
Layer 5 (SiO 2) serving as a mask on the upper surface of mask forming layer 3
2 ) was etched by RIE. At this time, SiO 2 on the mask forming layer 3 and a part of the upper portion of the SiO 2 sandwiched between the sidewall 61 and the mask forming layer 3 were etched.

サイドウォール61及びマスク形成用層3であるポリシ
リコンはRIEによりエッチングした。これにより、SiO2
のマスク51が形成された(第1図(h))。
The polysilicon which is the side wall 61 and the mask forming layer 3 was etched by RIE. Thereby, SiO 2
(FIG. 1 (h)).

次いで、まず、SiO2のRIEにより、基体1上の耐エッ
チングマスク2であるSiO2を除去し、残ったSiO2のマス
ク51により、基体1であるシリコン基板をRIE加工し、
所望の加工形状11を得た。
Then, firstly, by SiO 2 RIE, to remove the SiO 2 which is etching-resistant mask 2 on the substrate 1, the SiO 2 mask 51 remaining, the silicon substrate is a substrate 1 to RIE processing,
The desired processing shape 11 was obtained.

このようにして実際に得られた加工形状11を第1図
(j)に示す。本実施例では、その幅lが約480Åの、
微細で、しかも図の如く極めて良好なエッチング形状の
加工形状11が得られた。
FIG. 1 (j) shows the processed shape 11 actually obtained in this manner. In this embodiment, the width l is about 480 °,
The processed shape 11 having a fine and very good etching shape as shown in the figure was obtained.

マスク51の幅は、第1図(d)に示すマスクとなる層
5の形成時に決まり、本実施例ではポリシリコンから成
るマスク形成用層3の酸化によりこの層5を得るので、
該酸化の手段及び度合いによって定まる。即ち、酸化法
(dry O2を用いるか、水蒸気を含むO2を用いるか、
等)、酸化温度、酸化時間、それに第1図(b)のマス
ク形成用層3を構成するポリシリコンに必要に応じて行
うドーピング濃度等のパラメータによって定まるので、
所望の厚さを得られるように設定する。これにより、マ
スク51の幅は高い精度で再現性良く制御できる。
The width of the mask 51 is determined when the layer 5 serving as a mask is formed as shown in FIG. 1D. In this embodiment, the layer 5 is obtained by oxidizing the mask forming layer 3 made of polysilicon.
It is determined by the means and degree of the oxidation. That is, the oxidation method (using dry O 2 or using O 2 containing water vapor,
Etc.), the oxidation temperature, the oxidation time, and the parameters such as the doping concentration of the polysilicon forming the mask forming layer 3 as shown in FIG.
Set so as to obtain a desired thickness. Thus, the width of the mask 51 can be controlled with high accuracy and high reproducibility.

なお、本実施例において、各工程で用いるポリシリコ
ンのRIEには、異方性が高く、対SiO2の選択比の高い装
置を用いるのが好ましい。
In this embodiment, it is preferable to use an apparatus having high anisotropy and a high selectivity ratio to SiO 2 for RIE of polysilicon used in each step.

参考実施例 この実施例は、参考例として掲げるものである。Reference Example This example is provided as a reference example.

本実施例においては、基体1はシリコン基板、耐エッ
チング膜2はLP−SiN膜(即ち低圧CVDで形成したシリコ
ンナイトライド膜)、マスク形成用層3はポリシリコン
として具体化した。
In this embodiment, the base 1 is embodied as a silicon substrate, the etching resistant film 2 is embodied as an LP-SiN film (that is, a silicon nitride film formed by low pressure CVD), and the mask forming layer 3 is embodied as polysilicon.

本実施例の工程は第2図(A)〜(G)に示すが、第
2図(A)〜(C)までは実施例−1と同様である、但
し、基体1である基板上に耐エッチング膜2としてLP−
SiN膜を形成する(第2図(A))。
The steps of this embodiment are shown in FIGS. 2 (A) to 2 (G), and FIGS. 2 (A) to 2 (C) are the same as those of the embodiment 1, except that the substrate 1 LP- as etching resistant film 2
An SiN film is formed (FIG. 2A).

次に、耐エッチング膜2上に、第1のポリシリコン層
を選択的に形成して、該ポリシリコン層をマスク形成用
層3とする(第2図(B)(C))。
Next, a first polysilicon layer is selectively formed on the etching resistant film 2, and the polysilicon layer is used as a mask forming layer 3 (FIGS. 2B and 2C).

上記の工程は実施例−1におけると同様にすることが
できるので、詳しい説明は省略する。
Since the above steps can be performed in the same manner as in Example 1, detailed description is omitted.

第2図(C)のフォトレジストパターニング工程で、
側壁31を有するマスク形成用層3が設けられるが、その
後、ポリシリコン層であるマスク形成用層3の表面、即
ち上面及び側壁に、耐エッチング膜2(第2図(A))
よりエッチングレートの小さな保護膜7を形成する。本
例では、この保護膜7として、酸化膜であるSiO2膜を形
成した。SiO2はLP−SiNよりもエッチングレートが小さ
く、LP−SiNに対して選択比がとれるので、後の工程の
耐エッチング膜(LP−SiN膜)2をエッチングする時
も、このSiO2から成るマスク71のエッチング量を小さく
できるのである。
In the photoresist patterning step of FIG.
A mask forming layer 3 having a side wall 31 is provided. Thereafter, an etching resistant film 2 (FIG. 2A) is formed on the surface of the mask forming layer 3 which is a polysilicon layer, that is, on the upper surface and the side wall.
A protective film 7 having a smaller etching rate is formed. In this example, an SiO 2 film, which is an oxide film, was formed as the protective film 7. SiO 2 has a smaller etching rate than LP-SiN, because selectivity to the LP-SiN can take, even when etching etching resistant film (LP-SiN film) 2 of the process after, made of this SiO 2 The amount of etching of the mask 71 can be reduced.

即ち、第2図(D)に示す如くマスク形成用層3の表
面に保護膜7を形成した後、ポリシリコンから成る該マ
スク形成用層3の上面の保護膜7を除去し、マスク形成
用層3の側壁のみに、保護膜7を残す。この状態を第2
図(E)に示す。保護膜の残された部分は符号71で示
す。
That is, as shown in FIG. 2 (D), after forming a protective film 7 on the surface of the mask forming layer 3, the protective film 7 on the upper surface of the mask forming layer 3 made of polysilicon is removed. The protective film 7 is left only on the side wall of the layer 3. This state is the second
It is shown in FIG. The remaining portion of the protective film is indicated by reference numeral 71.

次いで、マスク形成用層3をエッチングし除去する。
これにより第2図(F)の構造が得られる。
Next, the mask forming layer 3 is removed by etching.
As a result, the structure shown in FIG. 2 (F) is obtained.

次に、上記残された保護膜71をマスクにして、耐エッ
チング膜2及び基体1のエッチングを行う。ここで、保
護膜と耐エッチングマスクとはエッチングレートが異な
るものであり、本実施例では残された保護膜であるマス
ク71はSiO2から成り、耐エッチング膜2はLP−SiNから
成るので、耐エッチング膜2のエッチング除去において
も、これよりエッチングレートの小さいマスク71のエッ
チング量は小さくできる。
Next, using the remaining protective film 71 as a mask, the etching resistant film 2 and the base 1 are etched. Here, the protective film and the etching resistant mask have different etching rates. In the present embodiment, the remaining protective film 71 is made of SiO 2 and the etching resistant film 2 is made of LP-SiN. Also in the etching removal of the etching resistant film 2, the etching amount of the mask 71 having a smaller etching rate can be reduced.

この耐エッチング膜2のエッチングと、残された側壁
部分の保護膜71をマスクとする基体1のエッチング加工
は、連続的に行うことができる。
The etching of the etching resistant film 2 and the etching of the base 1 using the protective film 71 of the remaining side wall as a mask can be continuously performed.

エッチングガスとしては、例えばCF4とO2の混合ガス
を用いればよい。
As an etching gas, for example, a mixed gas of CF 4 and O 2 may be used.

本実施例によっても、第1図(j)に示された如き良
好なエッチング形状が得られる。
Also in this embodiment, a good etching shape as shown in FIG. 1 (j) can be obtained.

上記例では保護膜7としてSiO2を用いたが、その他エ
ッチングレートが耐エッチング膜2より小さいものであ
れば用いることができる。例えばLP−SiNの耐エッチン
グ膜2に対し、金属(Al、Ti等)を用いると、耐エッチ
ング膜2の剥離時に、例えばRIEの、金属/耐エッチン
グ膜の高選択比がとれる。
In the above example, SiO 2 was used as the protective film 7. However, any other material having an etching rate lower than the etching resistant film 2 can be used. For example, when a metal (Al, Ti, etc.) is used for the LP-SiN etching resistant film 2, a high metal / etching resistant selection ratio of, for example, RIE can be obtained when the etching resistant film 2 is peeled off.

上記の如く本実施例では、マスクとなる物質とエッチ
ング対象である基体を保護する耐エッチング膜の材料と
を異ならせ、耐エッチング膜を除去するRIE等によって
もマスクがエッチングされないように、またはされづら
くなるようにしたので、従来の如きマスクがエッチング
により消失したり、マスクとしての機能を失ってしまう
ようなことが防止できる。
As described above, in this embodiment, the material serving as the mask is made different from the material of the etching-resistant film for protecting the substrate to be etched, and the mask is not etched even by RIE or the like for removing the etching-resistant film. This makes it difficult to prevent the conventional mask from disappearing by etching or losing the function as a mask.

実施例−2 この実施例は、本出願の請求項2の発明を具体化した
ものであり、実施例−1と同様、半導体装置の微細加工
技術に当該発明を適用したものである。
Embodiment 2 This embodiment embodies the invention of claim 2 of the present application, and applies the present invention to the fine processing technology of a semiconductor device, as in Embodiment 1.

即ち、本実施例においては、工程は第1図に記したも
のと同じであり、耐エッチング膜2としてLP−SiNを用
いるが、マスクとなる層5の材料として耐エッチング膜
2とエッチングレートの異なるものであるSiO2(金属を
用いてもよい)を使用した。これにより、サイドウォー
ル61によりマスク51が保護されるという効果と、エッチ
ングレートが異なることによる耐エッチング膜2の除去
の際もマスク51がエッチングされないという効果とが、
ともに発揮される。
That is, in this embodiment, the process is the same as that shown in FIG. 1, and LP-SiN is used as the etching resistant film 2, but the etching rate of the etching resistant film 2 and the etching rate are set as the material of the layer 5 serving as a mask. A different material, SiO 2 (a metal may be used) was used. Thereby, the effect that the mask 51 is protected by the sidewall 61 and the effect that the mask 51 is not etched even when the etching resistant film 2 is removed due to the different etching rate are obtained.
Both are demonstrated.

この実施例によっても、実施例−1と同様、第1図
(j)の如き良好なエッチング形状が得られる。
According to this embodiment, a good etching shape as shown in FIG.

なお上記実施例−1,2は、半導体装置の微細加工に本
出願の各発明を適用したが、これに限られず、量子井戸
細線素子の形成や、シリコンマイクロ機械(シリコンモ
ータなどのシリコンアクチュエータ。これらについては
NIKKEI ELECTRONICS1989年8月21日号(日経マグロウヒ
ル社)参照)の製作に利用することができる。
In Embodiments 1-2, the inventions of the present application were applied to microfabrication of a semiconductor device. However, the present invention is not limited to this. For example, the formation of a quantum well thin wire element or a silicon micromachine (a silicon actuator such as a silicon motor). About these
NIKKEI ELECTRONICS can be used to produce the August 21, 1989 issue (Nikkei McGraw-Hill).

〔発明の効果〕〔The invention's effect〕

上述の如く、本発明のエッチング方法は、マスク形成
用層の側壁部にマスクを形成してこれによりエッチング
加工を行う場合も、マスクが倒れたり、エッチングされ
ることを防いで、確実に所望のエッチングを達成し得る
という効果を有する。
As described above, in the etching method of the present invention, even when a mask is formed on the side wall portion of the mask forming layer and the etching process is performed by this, the mask is prevented from falling down and being etched, so that the desired method is ensured. This has the effect that etching can be achieved.

【図面の簡単な説明】[Brief description of the drawings]

第1図(a)〜(j)は本発明の実施例−1を示し、同
図の(a)〜(i)は工程順に被加工物を断面で示した
ものであり、同図(j)は、エッチング後の形状を示す
斜視図である。第2図(A)〜(G)は、参考例を工程
順で示したものである。第3図(a)〜(d)は、従来
技術を示す図である。 1……基体(基板)、2……耐エッチング膜、3……マ
スク形成用層、4……フォトレジスト、5……マスクと
なる層、51……残された膜(マスク)、6……サイドウ
ォール形成用層、61……サイドウォール、7……保護
膜、71……残された保護膜(マスク)。
1 (a) to 1 (j) show Example 1 of the present invention, and FIGS. 1 (a) to 1 (i) show workpieces in cross section in the order of steps. () Is a perspective view showing the shape after etching. 2 (A) to 2 (G) show reference examples in the order of steps. 3 (a) to 3 (d) are diagrams showing a conventional technique. DESCRIPTION OF SYMBOLS 1 ... Base (substrate), 2 ... Etching-resistant film, 3 ... Mask forming layer, 4 ... Photoresist, 5 ... Layer to be a mask, 51 ... Remaining film (mask), 6 ... ... Sidewall forming layer, 61... Sidewall, 7... Protective film, 71... Remaining protective film (mask).

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】基体上に耐エッチング膜を形成する工程
と、 該耐エッチング膜上に垂直な側壁を有するマスク形成用
層を選択的に形成する工程と、 該マスク形成用層の表面にマスクとなる層を所望厚さで
形成する工程と、 サイドウォール形成用層を全面に形成する工程と、 サイドウォール形成用層をエッチバックして、マスク形
成用層の側壁部にのみ該層を残すことによりサイドウォ
ールを形成する工程と、 マスクとなる層のうちマスク形成用層の上面に位置する
部分を除去してマスクとなる層のうちマスク形成用層の
側壁部分に位置する部分のみを残す工程と、 マスク形成用層とサイドウォールとを除去する工程と、 基体上の耐エッチング膜を除去する工程と、 マスクとなる層のうち上記残された部分をマスクとして
基体の異方性エッチングを行う工程と を有することを特徴とする基体のエッチング方法。
1. A step of forming an etching resistant film on a substrate, a step of selectively forming a mask forming layer having a vertical side wall on the etching resistant film, and a mask on a surface of the mask forming layer. Forming a layer having a desired thickness, forming a sidewall-forming layer over the entire surface, etching back the sidewall-forming layer, and leaving the layer only on the side wall of the mask-forming layer. Forming a sidewall, and removing a portion of the layer serving as a mask located on the upper surface of the layer for forming a mask, and leaving only a portion located on a side wall portion of the layer for forming a mask among the layers serving as a mask Removing the mask-forming layer and the sidewalls; removing the etching-resistant film on the substrate; and using the remaining portion of the masking layer as a mask as an anisotropic edge of the substrate. Etching process of the substrate, characterized in that a step of performing a ring.
【請求項2】前記マスク形成用層の表面にマスクとなる
層を所望厚さで形成する工程においては、前記耐エッチ
ング膜よりエッチングレートの小さな材料により該マス
クとなる層を形成する ことを特徴とする請求項1に記載の基体のエッチング方
法。
2. The step of forming a layer serving as a mask with a desired thickness on the surface of the mask forming layer, wherein the layer serving as a mask is formed of a material having an etching rate smaller than that of the etching resistant film. 2. The method for etching a substrate according to claim 1, wherein
JP1280250A 1989-10-27 1989-10-27 Substrate etching method Expired - Fee Related JP2973439B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1280250A JP2973439B2 (en) 1989-10-27 1989-10-27 Substrate etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1280250A JP2973439B2 (en) 1989-10-27 1989-10-27 Substrate etching method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP14463399A Division JP3279283B2 (en) 1999-05-25 1999-05-25 Substrate etching method

Publications (2)

Publication Number Publication Date
JPH03142829A JPH03142829A (en) 1991-06-18
JP2973439B2 true JP2973439B2 (en) 1999-11-08

Family

ID=17622386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1280250A Expired - Fee Related JP2973439B2 (en) 1989-10-27 1989-10-27 Substrate etching method

Country Status (1)

Country Link
JP (1) JP2973439B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645590A (en) * 1992-07-22 1994-02-18 Oki Electric Ind Co Ltd Formation of semiconductor quantum fine line

Also Published As

Publication number Publication date
JPH03142829A (en) 1991-06-18

Similar Documents

Publication Publication Date Title
US5698072A (en) Dry etching method
KR101130988B1 (en) Method for etching a layer on a substrate
US5420063A (en) Method of producing a resistor in an integrated circuit
JPS62105426A (en) Formation of mask structure of the extent of sub-microns
US5872063A (en) Self-aligned contact structures using high selectivity etching
JPH09129622A (en) Method of etching silicon carbide
EP0076215B1 (en) Lift-off shadow mask
JP2973439B2 (en) Substrate etching method
JP3279283B2 (en) Substrate etching method
JPS61271839A (en) Pattern forming method
JPH052981B2 (en)
JP2604350B2 (en) Etching method
JP2677461B2 (en) Method for manufacturing semiconductor device
JPS63258020A (en) Formation of element isolation pattern
JP3299783B2 (en) Method for manufacturing semiconductor device
TW508696B (en) Method for etching of mask layer and passivation layer of metal contact windows
JPS63181330A (en) Manufacture of semiconductor device
JPH0497523A (en) Manufacture of semiconductor device
JPH01119028A (en) Manufacture of semiconductor device
JPH06302513A (en) Manufacture of single crystal silicon quantum wire
JPH08227872A (en) Bevel etching method
KR100281549B1 (en) Polysilicon film pattern formation method
KR0122508B1 (en) Method for fabricating a fine contact hole
JPH118303A (en) Manufacture of semiconductor device
JPH0529282A (en) Dry etching method

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees