JPH05298131A - 誤り訂正復号装置 - Google Patents

Abstract

(57)【要約】 【目的】 ２シンボル訂正リードソロモン符号の誤り訂
正復号装置において、回路規模を小さくできるととも
に、逐次復号できる誤り訂正復号装置を得ることを目的
とする。 【構成】 ｎシンボルの受信語Ｒ＝（ｒ_n-1、ｒ_n-2、・
・・、r₁、r₀）を記憶する遅延回路と、シンドローム
Ｓ_j（ｊ＝１、２、３、４）を計算するシンドローム生
成回路と、逐次的にαⁱ（i＝ｎ−１、ｎ−２・・・１、
０、αは原始多項式の根）を生成するシフトレジスタ回
路と、上記シンドローム生成回路とシフトレジスタの出
力から β_j＝αⁱＳ_j＋Ｓ_j+1（ｊ＝１、２、３）を計算
し、 β₂ ²＋β₁・β₃の値から２重誤りが生起したとき
の誤り位置を検出する誤り位置検出回路と、上記誤り位
置検出回路で検出された誤り位置の誤り数値を計算する
誤り数値計算回路と、誤りを訂正するＸＯＲ回路を備え
た。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、受信されたリードソ
ロモン符号（Reed-Solomon Code）に生じた誤りを訂正
する誤り訂正復号装置に関するものである。

【０００２】

【従来の技術】図８は例えば文献（岡野「ＲＯＭを用い
たＢＣＨ符号復号器の改良」信学論．Ｖｏｌ．Ｊ６７−
Ｄ ＰＰ．３５９〜３６６）に示された従来の誤り訂正
復号装置を示すブロック図であり、図において、１０１
は受信語の情報入力端子、１０２はｎビットの受信語Ｒ
＝（ｒ_n-1、ｒ_n-2、・・・、r₁、r₀）を記憶させておく
ためのＲＡＭ、１０３は受信語Ｒからシンドローム（Sy
ndrome）

【０００３】

【数１】

【０００４】（αは原始多項式の根）（ｊ＝１、２、
３、４）を計算し、それぞれαを底とするガロア（Galo
is）体上の指数表現に変換するシンドローム生成回路、
１０４〜１１４は２重誤りが生起した際の誤り位置を求
めるためのＲＯＭのアドレスを計算するための演算回路
部であり、１０４〜１０７は加算器、１０８、１０９は
入力を２倍し出力する乗算器、１１０〜１１２はガロア
体上のビットパターン同志で加算を行なう加算器、１１
３、１１４は減算器である。１１５は演算回路部１０４
〜１１４で計算された値から誤り位置の指数表現に変換
し出力するＲＯＭ、１１６〜１１８は１重誤りが生起し
た際の誤り位置と誤り数値を計算する演算回路部であ
り、１１６は入力を２倍し出力する乗算器、１１７、１
１８は減算器である。１１９から１２６は２重誤りが生
起した際の誤り数値を計算する演算回路部であり、１１
９〜１２２は加算器、１２３、１２４はガロア体上のビ
ットパターン同志で加算を行なう加算器、１２５、１２
６は減算器である。１２７は誤りの個数に応じて出力を
選択するセレクタ、１２８はαを底とする指数表現で表
されたガロア体上の元をベクトル表現に変換するＲＯ
Ｍ、１２９は受信語の誤り訂正を行なう誤り訂正回路、
１３０は誤り個数により出力を変化させるＡＮＤ回路、
１３１は情報出力端子である。

【０００５】次に動作について説明する。入力端子１０
１よりｎビットの受信語Ｒ＝（ｒ_{n- 1}、ｒ_n-2、・・・、
r₁、r₀）がシンドローム生成回路１０３とＲＡＭ１０２
に入力される。シンドローム生成回路１０３では

【０００６】

【数２】

【０００７】（j＝１、２、３、４）（αは原始多項式
の根）を計算し、Ｓ_jのそれぞれに対して、ガロア体上
でのビットパターンをアドレスとし、αを底とする指数
表現ｌｏｇ S_jに変換し出力する。演算回路部１０４〜
１１４において

【０００８】

【数３】

【０００９】と

【００１０】

【数４】

【００１１】が計算され、ＲＯＭ１１５に入力される。
そして、ＲＯＭ１１５において２重誤りが生起した際の
αを底とした指数表現の誤り位置ｌｏｇＸ₁、ｌｏｇＸ₂
を出力する。次に、誤り数値を計算する演算回路部１１
６〜１１８において１重誤りが生起した際のαを底とし
た指数表現の誤り位置 ｌｏｇＸ₁＝ｌｏｇ（Ｓ₂／Ｓ₁）
と誤り数値ｌｏｇＹ₁＝ｌｏｇ（Ｓ₁ ²／Ｓ₂）が計算さ
れ、セレクタ１２７に出力される。また、演算回路部１
１９〜１２６において２重誤りが生起した際のαを底と
した指数表現の誤り数値、

【００１２】

【数５】

【００１３】

【数６】

【００１４】が計算されセレクタ１２７に出力される。
セレクタ１２７では１重誤りが生起したとき、すなわ
ち、Ｓ₂ ²＝Ｓ₁Ｓ₃かつＳ₃ ²＝Ｓ₂Ｓ₄が成立したとき、Ａ
ＮＤ回路１３０の出力に応じて、１重誤りが生起したと
きの誤り位置と誤り数値がセレクトされ、また、２重誤
りが生起したときＡＮＤ回路１３０の出力に応じて、２
重誤りが生起したときの誤り位置と誤り数値がセレクト
され、ＲＯＭ１２８において、ガロア体上の元をαを底
とする指数表現からベクトル表現に変換し、誤り訂正回
路１２９において誤り検出されたＲＡＭ１０２に記憶し
ている受信語の誤りを訂正し、情報出力端子１３１に出
力する。

【００１５】

【発明が解決しようとする課題】従来の誤り訂正復号装
置は以上のように構成されているので、ＲＯＭによる索
表をしなければならず、回路構成を大規模なものにする
ことが必要で、また、誤り訂正を複数ビットに対して同
時に行なうために、誤り訂正を行なう際の制御が複雑で
あるなどの問題点があった。

【００１６】この発明は上記のような問題点を解消する
ためになされたもので、回路規模を小さくできるととも
に、逐次復号できる誤り訂正復号装置を得ることを目的
とする。

【００１７】

【課題を解決するための手段】この発明に係る誤り訂正
復号装置は、シフトレジスタにより逐次的にαⁱ（i＝ｎ
−１、ｎ−２、・・・、１、０）を生成し、シンドロー
ム生成回路で生成されたシンドロームＳ_j（j＝１、２、
３、４）との間に、ガロア体上の演算回路により（αⁱ
Ｓ₂＋Ｓ₃）²＝（αⁱＳ₁＋Ｓ₂）（αⁱＳ₃＋Ｓ₄）が成り
立つかどうかを調べることにより受信語の誤り位置を特
定するものである。

【００１８】

【作用】この発明における誤り訂正復号装置は、線型帰
還シフトレジスタによりαⁱ（i＝ｎ−１、ｎ−２、・・
・、１、０）を逐次的に生成させ、外部からの動作クロ
ックに同期して、受信語の１シンボル毎に対して誤りの
位置が確かめられので逐次的な誤り訂正が可能になる。

【００１９】

【実施例】

実施例１．以下、この発明の一実施例を図について説明
する。図１において１はｎシンボルの受信語Ｒ＝（ｒ
_n-1、ｒ_n-2、・・・、r₁、r₀）の入力端子、２は入力さ
れた受信語からのシンドローム

【００２０】

【数７】

【００２１】（ｊ＝１、２、３、４）（αは原始多項式
の根）を計算するシンドローム生成回路、３は受信語を
記憶するための遅延回路、４は上記シンドローム生成回
路２の出力から受信語の誤り個数が２シンボル以上であ
るとき制御信号を出力する誤り個数計算回路、５はαⁱ
（i＝ｎ−１、ｎ−２、・・・、１、０）を外部のクロ
ックに同期させて逐次的に発生させるシフトレジスタ回
路（αⁱ生成回路ともいう)、６は上記シンドローム生成
回路２およびシフトレジスタ回路５の出力からβ_j＝αi
Ｓ_j＋Ｓ_j+1（j＝１、２、３）を計算し、誤り個数が２
シンボル以上のときはβ₂ ²＋β₁・β₃＝０のとき、誤り
検出信号を出力し、誤り個数が１シンボル以下のときは
β₁＝β₂＝β₃＝０のとき誤り検出信号を出力する誤り
位置検出回路、７は誤りの大きさを計算する誤り数値計
算回路、８は誤り数値を上記の誤り位置検出信号１２に
従って選択するセレクタ回路、９は誤り訂正を行うＸＯ
Ｒ回路、１０は情報出力端子である。

【００２２】また、図２は誤り個数計算回路４の詳細を
示した図であり１１〜１４はガロア体上の乗算回路、１
５、１６はＸＯＲ回路、１７はＮＯＲ回路である。

【００２３】図３は誤り位置検出回路６の詳細を示した
図であり１８〜２２はガロア体上の乗算回路、２３〜２
６はＸＯＲ回路、２７はＯＲ回路、２８はセレクタ回路
である。

【００２４】図４は誤り数値計算回路７の詳細を示した
図であり２９〜３１はガロア体上の除算回路、３２、３
３はガロア体上の乗算回路、３４、３５はＸＯＲ回路、
３６はセレクタ回路である。

【００２５】図５は、後述する２重誤り、１重誤り、誤
りなしの場合の各回路の出力値を示した図であり、各回
路の動作説明をまとめたものである。

【００２６】次に動作について説明する。まずｎシンボ
ルの符号語Ｃ＝（ｃ_n-1、ｃ_n-2、・・・、ｃ₁、ｃ₀）が
他の装置より送信され、ｎシンボルの受信語 Ｒ＝（ｒ
_n-1、ｒ_n-2、・・・、r₁、r₀） が情報入力端子１より
シンドローム生成回路２と遅延回路３に入力される。受
信語の先頭からｎ−ｊ、ｎ−ｋ（０≦ｊ、ｋ≦ｎ、ｊ≠
ｋ）シンボル目にそれぞれ、誤り数値がｅ_j、ｅ_k（≠
０）の２重誤りが生じたとき、シンドローム生成回路２
において、 Ｓ₁＝ｅ_jα^j＋ｅ_kα^k Ｓ₂＝ｅ_jα^2j＋ｅ_kα^2k Ｓ₃＝ｅ_jα^3j＋ｅ_kα^3k Ｓ₄＝ｅ_jα^4j＋ｅ_kα^4k が計算される。この実施例において、ｎシンボルの受信
語Ｒが入力されることになるが、ここでｎは、符号語
（受信語）Ｒの長さであり符号長という。また、受信語
Ｒを構成する記号（ｒ_n-1、ｒ_n-2、・・・、r₁、r₀）の
種類がｑであるときｑ元符号と呼ぶ。以下、ここでは便
宜上２元符号について説明を行なうが、一般のｑ元符号
でも基本的には同一である。

【００２７】さて、ここで、０と１の２種類の記号（２
元符号）に対し、２を法とする加法と乗法を考える。 加法 ０＋１＝１、０＋０＝０、１＋１＝０ 乗法 ０・０＝０、０・１＝０、１・１＝１ このように、０と１の二つの元と、それに対して２を法
とする算法を代数学ではガロア（Galois）体（有限体）
ＧＦ（２）という。そして、上記加法、乗法をガロア体
上の演算という。さて、ここで送信元の符号語Ｃはｎ次
元のベクトル（ｃ_n-1、ｃ_n-2、・・・、ｃ₁、ｃ₀）を有
しており、これをｎ−１次以下の多項式で表現するとｃ
（Ｘ）＝ｃ_o＋ｃ₁Ｘ＋・・・＋ｃ_n-1Ｘ^n-1となり、これ
を符号多項式という。この符号多項式ｃ（Ｘ）を送り、
誤りパターンを示す多項式ｅ（Ｘ）が加わり、受信多項
式ｒ（Ｘ）＝ｃ（Ｘ）＋ｅ（Ｘ）が得られたとする。こ
のとき、符号の根 αⁱをｒ（Ｘ）に代入したＳ_i＝ｒ
（αⁱ）をシンドロームという。ここで ｃ（αⁱ）＝０
という性質から、Ｓ_i＝ｃ（αⁱ）＋ｅ（αⁱ）＝ｅ
（αⁱ）となり、 Ｓ_iは誤りパターンｅ（Ｘ）だけで定
まることになる。２元符号では、誤り位置がわかれば訂
正できることになる。また、第ｊ番目（０≦ｊ≦ｎ−
１）の誤り位置を α^jで表わす。以上のように、シンド
ローム生成回路２においては、Ｓ₁、Ｓ₂、Ｓ₃、Ｓ₄が生
成されるが、誤りがなければ（つまりｅ（Ｘ）＝０なら
ば）、 Ｓ₁＝Ｓ₂＝Ｓ₃＝Ｓ₄＝０となる。しかし、なん
らかの誤りがあれば（つまりｅ（Ｘ）≠０ならば）、０
以外となりこの値を用いて誤りを訂正することになる。
以下に、２重誤りが生じたときの動作についてさらに続
けて説明する。

【００２８】シンドローム生成回路２において生成され
たＳ₁、Ｓ₂、Ｓ₃、Ｓ₄は誤り個数計算回路に入力され
る。誤り個数計算回路４においては、 Ａ₁＝Ｓ₁・Ｓ₃＋Ｓ₂ ²＝ｅ_jｅ_kα^jα^k（α^2j＋α^2k） Ａ₂＝Ｓ₂・Ｓ₄＋Ｓ₃ ²＝ｅ_jｅ_kα^2jα^2k（α^2j＋α^2k） が計算される。２重誤りの場合は、ｅ_j≠０、ｅ_k≠０、
ｊ≠ｋよりＡ₁≠０、Ａ₂≠０となりＮＯＲ回路１７は制
御信号Ｆ１をＬで出力する。後述する１重誤りの場合と
誤りなしの場合はＦ１はＨとなることから、制御信号Ｆ
１＝Ｌは２重誤りが生じたことを示す信号として用いる
ことができる。

【００２９】一方、シフトレジスタ回路５においては符
号の根αⁱの初期値としてα^n-1をセットしておき、外部
からのクロックに同期させることによりシフト操作を行
なわせ、α^n-1、α^n-2、・・・・、α¹、α⁰を順次生成
させて出力する。ここでαⁱ生成についてＧＦ（２³）の
上での演算を具体例として以下に説明する。ｃ（Ｘ）＝
Ｑ（Ｘ）Ｇ（Ｘ）を考え、ここでＱ（Ｘ）は任意の多項
式でありＧ（Ｘ）はＸ^n-1を割り切るｍ次の多項式とす
る。ｍ＝３の場合を示すと、 Ｇ（Ｘ）＝Ｘ³＋Ｘ＋１ となり、この根をαとすると、 α³＋α＋１＝０ より α⁰＝１ α＝α α²＝α² α³＝−（α＋１）＝α＋１ α⁴＝α³・α＝（α＋１）α＝α²＋α α⁵＝α⁴・α＝（α²＋α）α＝α³＋α²＝α²＋α＋１ α⁶＝α⁵・α＝α³＋α²＋α＝α＋１＋α²＋α＝α²＋１ α⁷＝α⁶・α＝（α²＋１）α＝α³＋α＝１ α⁸＝α⁷・α＝α α⁹＝α⁸・α＝α² ・ ・ ・ したがってこれを行列にすると以下のようになる。 （以下α⁰〜α⁷の繰り返し）シフトレジスタ回路５は上
記α^n-1〜α⁰の値を各クロックが入力されるたびにαⁱ
として出力することになる。

【００３０】上記シンドローム生成回路２の出力Ｓ_j（j
＝１、２、３、４）とシフトレジスタ回路５の出力αⁱ
から誤り位置検出回路６において、 β₁＝αⁱＳ₁＋Ｓ₂＝ｅ_jα^j（αⁱ＋α^j）＋ｅ_kα^k（α^j＋α^k） β₂＝αⁱＳ₂＋Ｓ₃＝ｅ_jα^2j（αⁱ＋α^j）＋ｅ_kα^2k（α^j＋α^k） β₃＝αⁱＳ₃＋Ｓ₄＝ｅ_jα^3j（αⁱ＋α^j）＋ｅ_kα^3k（α^j＋α^k） となり β₂ ²＋β₁・β₃＝ｅ_jｅ_kα^jα^k（α^2j＋α^2k）（αⁱ＋α^j）（αⁱ＋α^k） が計算される。ここで、セレクタ回路２８では、誤り個
数計算回路４の出力である制御信号Ｆ１がＬのときは、
β₂ ²＋β₁・β₃＝０であるとき、ＯＲ回路２７により、
この値をβ₁とβ₂とβ₃の論理和をとったもの（後述の
１重誤りに使用するもの）に優先して誤り位置検出信号
Ｆ２としてセレクタ回路２８より出力する。すなわち、
ｉ＝ｊまたはｉ＝ｋのとき（αⁱ＋α^j）＝０または（α
ⁱ＋α^k）＝０となりβ₂ ²＋β₁・β₃＝０となり誤り位置
検出信号Ｆ２はＬを出力する。それ以外のときはβ₂ ²＋
β₁・β₃≠０なのでＨを出力する。これは、ｉ番＝ｊ番
であるとき、あるいは、ｉ番＝ｋ番であるときβ₂ ²＋β
₁・β₃＝０になることを利用している。ｉがｊでもな
く、かつ、ｋでもないときはβ₂ ²＋β₁・β₃≠０となる
ため、このときのｉ番目には誤まりがないことになる。
したがって、シフトレジスタ回路５により各クロックご
とに生成されるαⁱを用いて、誤り位置検出回路６でβ₂
²＋β₁・β₃の計算をし、結果がゼロのときは、このｉ
番を誤り位置と判定することができる訳である。２乗誤
りのときはｉ＝ｊとｉ＝ｋのときβ₂ ²＋β₁・β₃＝０と
なるため、ｉ＝ｊ番目とｉ＝ｋ番目が誤り位置となる。
Ｆ２＝Ｌは、この位置を示す信号である。したがって、
Ｆ２は、ｎ−１〜０のｎクロックの中でｊ番目とｋ番目
のクロックのときＬとなり、その他のクロックのときは
Ｈとなる。

【００３１】次に誤り数値計算回路７において、

【００３２】

【数８】

【００３３】と

【００３４】

【数９】

【００３５】が計算される。ここで、セレクタ回路３６
では、誤り個数計算回路４の出力である制御信号Ｆ１が
ＬのときはＹ＝Ｙ₁を選択し、出力する。Ｙ₂は、１重誤
りのときに使用するので、ここでは説明しない。そし
て、セレクタ回路８において誤り位置検出信号Ｆ２がＨ
のときすなわちｉ≠ｊ、ｉ≠ｋのときはこの位置が誤り
なしの位置であるとして０を選択し、Ｆ２がＬのとき、
すなわちｉ＝ｊまたはｉ＝ｋのときはこの位置が誤り位
置であるとしてＹを選択し、出力する。このときｉ＝ｊ
ならば

【００３６】

【数１０】

【００３７】ｉ＝ｋならば

【００３８】

【数１１】

【００３９】となり誤り数値が出力され、ＸＯＲ回路９
によって誤り訂正され、情報出力端子１０に出力する。

【００４０】次に、一重誤まりの場合について説明す
る。受信語の先頭からｎ−ｊ（０≦ｊ≦ｎ）シンボル目
に誤り数値が ｅ_j（≠０）の単一誤りが生じたときシン
ドローム生成回路２において Ｓ₁＝ｅ_jα^j Ｓ₂＝ｅ_jα^2j Ｓ₃＝ｅ_jα^3j Ｓ₄＝ｅ_jα^4j が計算される。そして、誤り個数計算回路４において、 Ａ₁＝Ｓ₁Ｓ₃＋Ｓ₂ ²＝０ Ａ₂＝Ｓ₂Ｓ₄＋Ｓ₃ ²＝０ となりＮＯＲ回路１７は制御信号Ｆ１をＨで出力する。
ここで、Ｆ１＝Ｈとなるのは、１重誤りの場合か、後述
する誤りなしの場合でありＦ１＝Ｈにより、１重以下の
誤りしか発生していないことがわかる。

【００４１】一方、シフトレジスタ回路５で αⁱが発生
したとき、誤り位置検出回路６において β₁＝αⁱＳ₁＋Ｓ₂＝ｅ_jα^j（αⁱ＋α^j） β₂＝αⁱＳ₂＋Ｓ₃＝ｅ_jα^2j（αⁱ＋α^j） β₃＝αⁱＳ₃＋Ｓ₄＝ｅ_jα^3j（αⁱ＋α^j） が計算される。ここで、セレクタ回路２８では、誤り個
数計算回路４の出力である制御信号Ｆ１がＨのときは、
上記のβ₁、β₂、β₃ に対しＯＲ回路２７で論理和をと
ったものを誤り位置検出信号Ｆ２として出力する。すな
わち、ｉ＝ｊのとき誤り位置検出信号Ｆ２はＬを出力
し、それ以外のときはＨを出力する。ここで、β₁、
β₂、β₃の論理和をＦ２として出力するのは、αⁱ＝α^j
のときのみβ₁＝β₂＝β₃＝０となり、αⁱ≠α^jのとき
はいずれもゼロにならないことを利用したものである。

【００４２】次に誤り数値計算回路７において、セレク
タ回路３６では誤り個数計算回路４の出力である制御信
号Ｆ１がＨのときＹ＝Ｙ₂＝Ｓ₁／αⁱ を選択し、出力す
る。そして、セレクタ回路８において、誤り位置検出信
号Ｆ２がＨのとき、すなわちｉ≠ｊのときは０を選択
し、Ｆ２がＬのときすなわちｉ＝ｊのときは Ｙ＝Ｙ₂＝
ｅ_jα^j／α_j＝ｅ_jを選択し、出力する。そして、ＸＯＲ
回路９によって誤り訂正し、情報出力端子１０に出力す
る。

【００４３】次に、受信語に誤りがなかった場合を説明
する。受信語に誤りが生じなかったときＳ₁＝Ｓ₂＝Ｓ₃
＝Ｓ₄＝０となり、誤り個数計算回路４の出力である制
御信号Ｆ１はＡ₁＝Ａ₂＝０よりＨとなり、誤り位置検出
回路６の出力Ｆ２はβ₁＝β₂＝β₃＝０より常にＬとな
るが、誤り数値計算回路７はＹ＝Ｙ₂＝Ｓ₁／αⁱ＝０を
セレクタ回路３６で選択し、Ｙ＝０が出力されるため、
受信語がそのまま情報出力端子１０に出力される。

【００４４】以上のように、この実施例では、２シンボ
ル訂正リードソロモン符号の誤り訂正復号装置におい
て、ｎシンボルの受信語Ｒ＝（ｒ_n-1、ｒ_n-2、・・・、
r₁、r₀）を記憶する遅延回路と、シンドローム

【００４５】

【数１２】

【００４６】（αは原始多項式の根）（ｊ＝１、２、
３、４）を計算するシンドローム生成回路と、逐次的に
αⁱ（ｉ＝ｎ−１、ｎ−２、・・・・、１、０）を生成
するシフトレジスタ回路と、上記シンドローム生成回路
とシフトレジスタの出力から β_j=αⁱＳ_j＋Ｓ_j+1（ｊ＝
１、２、３）を計算し、β₂ ²＋β₁・β₃の値から２重誤
りが生起したときの誤り位置を検出する誤り位置検出回
路と、上記誤り位置検出回路で検出された誤り位置の誤
り数値を計算する誤り数値計算回路と、誤りを訂正する
ＸＯＲ回路を備えたことを特徴とする誤り訂正復号装置
を説明した。

【００４７】実施例２．上記実施例ではβ₂ ²＋β₁・β₃
＝０が成立するかどうかにより２重誤りが生起した際の
誤り位置検出を行っていたが、図３に示したガロア体上
の乗算回路２１、２２を図６に示すように除算回路２
９、３７に置き換え β₂／β₁₊β₃／β₂＝０が成立する
かどうかを調べることにより２重誤りが生起した際の誤
り位置検出を行っても上記実施例と同様の効果が得られ
る。なお、ここで除算回路２９は、もともと、誤り数値
計算回路７内で用いられていたものを援用して用いてい
るので、回路の単純化も図れる。この実施例はβ₂ ²＋β
₁・β₃＝０ の変形を示したものであり、これは、β₂／
β₁₊β₃／β₂＝０と同義である。また、β₂ ²＝β₁・β₃
でも同義であり、このような変形はすべてβ₂ ²＋β₁・
β₃＝０と同一のものである。

【００４８】実施例３．また、β₂ ²＋β₁・β₃＝０が成
り立ったとき、除算回路２９の出力は、上記実施例でｉ
＝ｊのときβ₂／β₁＝α^k となり、もう１つの誤り位置
となるため、図７に示すように除算回路２９の出力をセ
レクタ回路３８に入力させて、シフトレジスタ回路５の
出力とセレクトするようにすれば上記実施例と同様の効
果が得られる。

【００４９】

【発明の効果】以上のように、この発明によれば逐次的
に誤り訂正できるように構成したので、高速に誤り訂正
復号ができ、メモリの領域の小さいものが得られる効果
がある。

【図面の簡単な説明】

【図１】この発明の一実施例による誤り訂正復号装置を
示すブロック図。

【図２】この発明の一実施例における誤り個数計算回路
の詳細を示すブロック図。

【図３】この発明の一実施例における誤り位置検出回路
の詳細を示すブロック図。

【図４】この発明の一実施例における誤り数値計算回路
の詳細を示すブロック図。

【図５】この発明の動作を説明するための図。

【図６】この発明の他の実施例のブロック図。

【図７】この発明の他の実施例のブロック図。

【図８】従来の誤り訂正復号装置を示すブロック図。

【符号の説明】

１ 情報入力端子 ２ シンドローム生成回路 ３ 遅延回路 ４ 誤り個数計算回路 ５ シフトレジスタ回路 ６ 誤り位置検出回路 ７ 誤り数値計算回路 ８ セレクタ回路 ９ ＸＯＲ回路 １０ 情報出力端子 １１〜１４、１８〜２２、３２〜３３ ガロア体上の乗
算回路 １５〜１６、２３〜２６、３４〜３５ ＸＯＲ回路 １７ ＮＯＲ回路 ２７ ＯＲ回路 ２８、３６、３８ セレクタ回路 ３０、３１、３７ ガロア体上の除算回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ｎシンボルの受信語Ｒ＝（ｒ_n-1、
   ｒ_n-2、・・・、r₁、r₀）を記憶する遅延回路とシンド
   ロームＳ_j(ｊ＝１、２、３、４）を計算するシンドロー
   ム生成回路と、逐次的に αⁱ（ｉ＝ｎ−１、ｎ−２、・
   ・・、１、０、αは原始多項式の根）を生成するシフト
   レジスタ回路と上記シンドローム生成回路とシフトレジ
   スタの出力からβ_j＝αⁱＳ_j＋Ｓ_j+1（ｊ＝１、２、３）
   を計算し、β₂ ²＋β₁・β₃の値から２重誤りが生起した
   ときの誤り位置を検出する誤り位置検出回路と上記誤り
   位置検出回路で検出された誤り位置の誤り数値を計算す
   る誤り数値計算回路と誤りを訂正する回路を備えたこと
   を特徴とする誤り訂正復号装置。