JPH05297831A - 液晶表示装置および表示切替装置 - Google Patents

Abstract

(57)【要約】 【目的】隣接する画素回路間で異なる階調表示を行う場
合を検出する手段と、表示方法を変更する手段を設ける
ことにより、フリッカや残像等をなくすことができ、表
示品質のよい液晶表示装置を提供する。 【構成】ＣＰＵ１、表示制御回路２、走査電極駆動回路
４、データ信号電極駆動回路３ａ、３ｂ、液晶パネル
５、電界効果トランジスタ構造の薄膜トランジスタ６、
７、液晶セル８、液晶駆動電源回路９、階調表示検出手
段１２、階調表示切替手段１３、データバス１０１、表
示データバス２０２、および表示データバス１３０１等
を有して構成される。 【効果】隣接する画素回路間で階調表示を行った場合に
発生するフリッカや残像等をなくすことができ、表示品
質のよい液晶表示装置を提供できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示装置のデータ
信号電極駆動回路において、階調のレベルに対応し、液
晶セルに印加する駆動電圧を選択すること等により液晶
表示装置の表示品質の技術の向上に関する。

【０００２】

【従来の技術】従来の技術では、階調表示を行う液晶表
示装置内に設けられたデータ信号電極駆動回路におい
て、階調のレベルに対応して液晶セルに印加する駆動電
圧を選択する階調ドライバにより、階調表示を行ってお
り、これらの技術のうち、階調が８レベルのものについ
て若干説明する（これらの従来技術は、例えば、日経Ｂ
Ｐ社出版「フラットパネル・ディスプレイ１９９１」Ｐ
１７３〜Ｐ１８０、「日刊工業新聞社出版電子技術：１
９９０年五月号臨時増刊号９０年最新ディスプレイ応用
技術」Ｐ３３〜Ｐ４１およびＰ１１０〜Ｐ１２１等に掲
載されている）。

【０００３】図２は、従来技術を用いた液晶表示装置の
一実施例の構成図である。

【０００４】本従来例は、ＣＰＵ１、表示制御回路２、
走査電極駆動回路４、データ信号電極駆動回路３ａ、３
ｂ、液晶パネル５、電界効果トランジスタ構造の薄膜ト
ランジスタ６、７（以下、単に「ＴＦＴ」と記す）、液
晶セル８、液晶駆動電源回路９、表示データバス２０２
等を有して構成される。

【０００５】ＣＰＵ１は、データバス１０１を介して、
表示制御回路２を制御する中央演算処理装置である。

【０００６】表示制御回路２は、液晶表示装置を制御す
る表示制御信号２０１を出力し、表示データを表示デー
タバス２０２に出力する手段である。

【０００７】データ信号電極駆動回路３ａおよび３ｂ
は、階調のレベルに対応して、液晶セルに印加する駆動
電圧を選択する階調ドライバを内蔵する手段である。

【０００８】走査電極駆動回路４は、水平方向に配置さ
れた走査電極を順次駆動する手段である。

【０００９】液晶パネル５は、液晶表示をする手段あ
り、液晶セル等により構成されている。 電界効果トラ
ンジスタ構造の薄膜トランジスタ（以下、ＴＦＴと記
す）６および７は、スイッチング素子である。

【００１０】液晶セル８は、液晶素子で構成されたセル
であり、直流電圧源Ｖ_comに接続されており、等価的に
キャパシタで図示した。

【００１１】液晶駆動電源回路９は、ＴＦＴのゲート電
極に印加する電圧９０１、および、階調のレベルに対応
して、液晶セル８に印加する駆動電圧Ｖ₀〜Ｖ₇を出力す
る手段である。

【００１２】なお図２中、Ｄ₁〜Ｄ_n（ｎは任意の整数）
は、データ信号電極、Ｇ₁〜Ｇ_m（ｍは、任意の整数）
は、走査電極、Ｕ_i,_j（１≦ｉ≦ｍ、１≦ｊ≦ｎ）は、
画素回路である。

【００１３】ここで、各画素回路Ｕ_i,_jは、ＴＦＴ６、
７、および液晶セル８から構成されている。

【００１４】また、図２では、データ信号電極駆動回路
３ａおよび３ｂを、液晶パネル５の上下両側に配置し
た、いわゆる上下駆動方式である。

【００１５】なお、この構造自体は公知・公用の技術で
あるので、その詳細な説明は省略する。

【００１６】ところで、液晶セル８に印加する駆動電圧
と輝度の関係は、一般に、図３のようになることが知ら
れている。

【００１７】ここで、図３の横軸のＶ₀〜Ｖ₇は、液晶セ
ル８に印加する駆動電圧であり、縦軸は輝度を示し、数
字は階調のレベルである。

【００１８】例えば、表示制御回路２に接続されている
表示データバス２０２に出力されるデータが、階調レベ
ルが３を示す場合には、図３のグラフに示すように、階
調レベル３に対応して、液晶セル８に印加する駆動電圧
Ｖ₂を選択し、該駆動電圧をデータ信号電極Ｄ_j（１≦ｊ
≦ｎ）に出力すればよい。

【００１９】図４は、データ信号電極駆動回路３ａの回
路図の一例であり、表示データバス２０２に出力される
階調レベルを示すデータにより、階調レベルに対応し
て、液晶セル８に印加する駆動電圧を選択する手段の従
来例である。

【００２０】また、図４の回路は、表示データバス２０
２に出力される８レベルの階調を示す表示データＤ_0j、
Ｄ_1j、Ｄ_2jから、該表示データＤ_0j、Ｄ_1j、Ｄ_2jの示す
階調のレベルに対応した駆動電圧を選択し、選択された
駆動電圧をデータ信号電極Ｄ_jに出力する機能を有して
いる。

【００２１】また、信号ＲＶＳは、表示制御信号２０１
の一つであり、表示データの極性を制御する信号であ
る。

【００２２】極性制御用排他的論理和ゲート３１ａ、３
１ｂ、３１ｃは、信号ＲＶＳにより表示データＤ_0j、Ｄ
_1j、Ｄ_2jの極性を制御する回路であり、表示データ
Ｄ_0j、Ｄ_1j、Ｄ_2jを、３つの表示データ３１１、３１
２、３１３に変換する。

【００２３】ラッチ回路３２は、極性制御用排他的論理
和ゲート３１ａ、３１ｂ、３１ｃから出力された、表示
データ３１１、３１２、３１３を、表示制御信号２０１
の一つであるシフトクロック（「ＣＬ」と記す）のタイ
ミングで、ラッチする手段である。

【００２４】電圧セレクタ３３は、ラッチ回路３２から
の表示データ３２１、３２２、３２３により表示階調に
対応した駆動電圧を選択するための信号３３１〜３３８
を出力する手段である。

【００２５】なお、Ｖ₀〜Ｖ₇は、図２の液晶駆動電源回
路９から出力される、各階調のレベルに対応した駆動電
圧であり、電圧セレクタ３３の出力信号３３１〜３３８
により、電圧を選択する階調ドライバ３４が駆動され
る。

【００２６】例えば、８階調表示の場合、階調レベル３
の表示を行うには、電圧セレクタ３３において信号３３
３が有効となり、階調ドライバ３４において、データ信
号電極Ｄ_jに階調レベル３に対応する電圧Ｖ₂を印加す
る。

【００２７】この結果、データ信号電極Ｄ_jには駆動電
圧Ｖ₂が出力され、図２に示す画素回路Ｕ_i,jに駆動電圧
Ｖ₂が印加される。

【００２８】また、データ信号電極駆動回路３ｂは、信
号ＲＶＳの極性が反転すること以外は、データ信号電極
駆動回路３ａと同じ構成で、同じ動作をする。

【００２９】図５に、画素回路Ｕ_i,jの等価回路を示
す。

【００３０】図中、ＴｒおよびＴｒ1は、ＴＦＴで構成
されるスイッチング素子、Ｖ_GおよびＶ_G1は、走査電極
の電圧、Ｖ_DおよびＶ_D1は、データ信号電極の電圧、Ｖ_S
は、画素電極の電圧、Ｃ_GSおよびＣ_GS1は、それぞれ走
査電極間容量、画素電極間容量、Ｃ_LCは、液晶素子が有
する容量、Ｒ_LCは、液晶素子が有する抵抗、Ｖ_comは、
対向電極の直流電圧である。

【００３１】図５に示す回路に印加する各電圧のタイミ
ングチャートを図６に示す。

【００３２】図６のタイミングチャートによれば、Ｖ
_comを基準電圧とした場合に、液晶セル８に印加される
画素電極の電圧Ｖ_Sが、正負対称にならないことがわか
る。

【００３３】これは、図５において、走査電極間容量Ｃ
_GSおよび画素電極間容量Ｃ_GS1が存在するため、寄生電
圧Ｖ_Pが発生することによるものである。

【００３４】なお、図６中Ｔ_Wは、書き込み時間を、Ｔ_H
は、次の書き込みまでの保持時間を示している。

【００３５】

【発明が解決しようとする課題】しかしながら、上記従
来技術を用いた階調表示では、隣接する画素回路Ｕ_i,j
およびＵ_i,j+1間に異なる階調表示を行う場合には、次
のような問題点があった。 前記、従来技術の説明にお
いて述べたように、画素回路内に発生する寄生電圧Ｖ_P
の影響により、画素電極の電圧Ｖ_Sに非対称性が生じ、
この非対称性により液晶セル８に、不要な直流電圧が印
加される。

【００３６】隣接する画素回路Ｕ_i,jおよびＵ_i,j+1間で
異なる階調表示を行った場合には、画素電極の電圧Ｖ_S
の波形の非対称性が増大し、液晶セル８に印加される直
流電圧が大きくなる。

【００３７】この直流電圧の増大による影響のため、隣
接する画素回路間に異なる階調表示を行った場合に、表
示画面にフリッカや残像等が発生するという問題点があ
った。 そこで、本発明は、かかる課題を解決し、表示
画面全体にフリッカや残像等のない、表示品質に優れた
液晶表示装置を提供するものである。

【００３８】

【課題を解決するための手段】本発明を実施するための
手段として、以下に示す構成が考えられる。

【００３９】階調のレベルに対応した液晶セルに印加す
る駆動電圧を選択する階調ドライバを持つデータ信号電
極駆動回路を、画素回路の集合体からなる液晶パネルを
挾み、一対配置し、一方のデータ信号電極駆動回路で
は、奇数列の画素回路に駆動電圧を印加し、他方のデー
タ信号電極駆動回路では、偶数列の画素回路に駆動電圧
を印加することで、液晶パネルに階調表示を行う液晶表
示装置において、奇数列と偶数列の隣接する画素回路間
で異なる階調の表示を行う場合を検出する階調表示検出
手段と、階調ドライバを用いた第一階調表示手段と、フ
レーム単位に表示をオンまたはオフさせることで階調表
示を行うフレーム間引き方式（以下、ＦＲＣ方式と呼
ぶ）による第二階調表示手段と、前記隣接する画素回路
間で異なる階調表示を検出する手段により、前記階調ド
ライバを用いた第一階調表示手段と、前記ＦＲＣ方式を
用いた第二階調表示手段を切り替える階調表示切替手段
を設けた構成である。

【００４０】また、前記の階調表示切替手段において、
階調ドライバを用いた表示データと、ＦＲＣ方式を用い
た表示データに切り替えることを特徴とした構成も考え
られる。 さらに、前記の階調表示切替手段において、
階調ドライバからの階調のレベルを示す駆動電圧と、Ｆ
ＲＣ方式による駆動電圧に切り替えることを特徴とする
構成も考えられる。

【００４１】また、階調ドライバを用いた階調表示手段
と、表示パネルを構成する画素回路間において隣接する
画素回路間で異なる階調表示を検出する階調表示検出手
段と、前記階調ドライバを用いた階調表示手段とＦＲＣ
方式を用いた階調表示手段を切り替える階調表示切替手
段からなる構成により表示切替装置も考えられる。

【００４２】

【作用】通常は、液晶パネルを挾むように設けられた、
一対のデータ信号電極駆動回路、および走査電極駆動回
路を駆動することにより、液晶パネルを構成する個々の
液晶セルに対応した、画素回路に電圧を印加し、作成さ
れた階調表示データに対応した階調表示をおこなってい
る。

【００４３】さて、本発明においては、上記のように画
素回路に階調に適合した駆動電圧を印加する、階調ドラ
イバを用いて階調表示を行う手段の他に、作成された表
示データにより隣接する画素回路間において、異なる階
調表示を行うことを検出する階調表示検出手段を設け
る。

【００４４】この検出手段により、隣接する画素回路間
で異なる階調表示を行うことを検出する。

【００４５】隣接する画素回路間で異なる階調表示を行
うことが検出されたときには、階調ドライバを用いず
に、ＦＲＣ方式を用いた階調表示方法にて表示するよう
にする。 ここで、ＦＲＣ方式とは、階調表示処理を行
なう基準クロックを構成する「フレーム」を単位とし
て、表示をオンまたはオフさせることで階調表示を行う
方式をいう（例えば、日経ＢＰ社出版「フラットパネル
・ディスプレイ１９９１」Ｐ１７３〜Ｐ１８０に記載さ
れている）。

【００４６】かかる階調表示手段の切替は、液晶表示装
置内に設けられた、階調表示切替手段によって行なわれ
る。

【００４７】階調表示手段の切替は、例えば、階調レベ
ルを示す表示データを、階調ドライバを用いた表示デー
タと、ＦＲＣ方式を用いた表示データとの間で切り替え
る、データによる切替や、あるいは、液晶セルに印加す
る駆動電圧を階調ドライバからの階調レベルを示す駆動
電圧と、ＦＲＣ方式により液晶セルに印加する駆動電圧
との間で切り替える、印加電圧による切替が考えられ
る。

【００４８】このようにして表示手段を切替えることに
より、階調ドライバのみを用いた表示使用時に発生す
る、駆動電圧波形の非対象性等による液晶画面のフリッ
カや残像等を除去することが可能となる。

【００４９】また、階調ドライバを用いた階調表示手段
と、表示パネルを構成する画素回路間において隣接する
画素回路間で異なる階調表示を検出する手段と、前記階
調ドライバを用いた階調表示手段とＦＲＣ方式を用いた
階調表示手段を切り替える階調表示切替手段からなる表
示切替装置を有することにより、該装置を例えば液晶画
面に応用することにより、フリッカや残像等を除去する
ことが可能となる。

【００５０】

【実施例】以下、本発明の実施例を図面を参照して説明
する。

【００５１】本発明の一実施例を、図１に示す。

【００５２】本実施例は、ＣＰＵ１、表示制御回路２、
走査電極駆動回路４、データ信号電極駆動回路３ａ、３
ｂ、液晶パネル５、電界効果トランジスタ構造の薄膜ト
ランジスタ６、７（以下、単に「ＴＦＴ」と記す）、液
晶セル８、液晶駆動電源回路９、階調表示検出手段１
２、階調表示切替手段１３、データバス１０１、表示デ
ータバス２０２、および表示データバス１３０１等を有
して構成される。

【００５３】ＣＰＵ１は、データバス１０１を介して、
表示制御回路２を制御する手段であり半導体マイクロプ
ロセッサ等により構成される。

【００５４】表示制御回路２は、液晶表示装置を制御す
る表示制御信号２０１を出力し、表示データを表示デー
タバス２０２に出力する手段であり、各種ＴＴＬ、ＣＰ
Ｕ、ＲＯＭ、ＲＡＭ等の電子デバイス等により構成され
る。

【００５５】データ信号電極駆動回路３ａおよび３ｂ
は、階調のレベルに対応して、液晶セル８に印加する電
圧を選択する階調ドライバを内蔵する手段であり、各種
ＴＴＬ、抵抗、トランジスタ等の電子デバイスにより構
成される。

【００５６】走査電極駆動回路４は、水平方向に配置さ
れた走査電極を順次駆動する手段であり、各種ＴＴＬ、
抵抗、トランジスタ等の電子デバイスにより構成され
る。

【００５７】液晶パネル５は、液晶表示をする手段あ
り、液晶セル８により構成されている。 電界効果トラ
ンジスタ構造の薄膜トランジスタ（以下、単に「ＴＦ
Ｔ」と記す）６および７は、スイッチング素子である。

【００５８】液晶セル８は、液晶素子で構成されたセル
であり、直流電圧源Ｖ_comに接続されており、等価的に
キャパシタで表現されうる。

【００５９】液晶駆動電源回路９は、ＴＦＴのゲート電
極に印加する電圧９０１、および、階調のレベルに対応
して、液晶セル８に印加する駆動電圧Ｖ₀〜Ｖ₇を出力す
る手段であり、コイル、トランジスタ等の電子デバイス
により構成される。

【００６０】階調表示検出手段１２は、隣接する画素回
路Ｕ_i,jおよびＵ_i,j+1間で、異なる階調表示を行うこと
を検出する手段であり、ＣＰＵ、ＲＯＭ、ＲＡＭ、各種
ＴＴＬ、抵抗、トランジスタ等の電子デバイスにより構
成される。

【００６１】階調表示切替手段１３は、階調ドライバを
用いた階調表示手段とＦＲＣ方式を用いた階調表示手段
を切り替える手段であり、各種ＴＴＬ、抵抗、トランジ
スタ等の電子デバイスにより構成される。

【００６２】データバス１０１、表示データバス２０
２、および表示データバス１３０１は、いずれもデータ
伝送のためのバスであり、導電性を有するケーブ等で構
成される。 なお図１中、Ｄ₁〜Ｄ_n（ｎは任意の整数）
は、データ信号電極、Ｇ₁〜Ｇ_m（ｍは、任意の整数）
は、走査電極、Ｕ_i,_j（１≦ｉ≦ｍ、１≦ｊ≦ｎ）は、
画素回路である。

【００６３】ここで、各画素回路Ｕ_i,_jは、ＴＦＴ６、
７、および液晶セル８から構成されている。

【００６４】また、図１に示す実施例では、データ信号
電極駆動回路３ａおよび３ｂを、液晶パネル５の上下両
側に配置した、いわゆる上下駆動方式であるが、これを
左右に配置した左右駆動方式を用いても良い。

【００６５】また、本実施例では、上側に配置したデー
タ信号電極駆動回路３ａは、奇数列の画素回路に駆動電
圧を印加し、下側に配置したデータ信号電極駆動回路３
ｂは、偶数列の画素回路に駆動電圧を印加する構成とし
ているが、例えば、上側に配置したデータ信号電極駆動
回路３ａは、偶数列の画素回路に駆動電圧を印加し、下
側に配置したデータ信号電極駆動回路３ｂは、奇数列の
画素回路に駆動電圧を印加する構成としてもよい。

【００６６】以下、本実施例の動作について説明する。

【００６７】まず、階調表示検出手段１２に、表示デー
タバス２０２を介して、表示データが入力される。

【００６８】該入力動作は、ＣＰＵ１が表示制御回路２
にデータ出力命令を送信すること等により実現される。

【００６９】次に、階調表示検出手段１２は、隣接する
画素回路Ｕ_i,jおよびＵ_i,j+1間の表示データを比較す
る。

【００７０】この比較処理は、例えば、階調表示検出手
段１２内に設けられたＣＰＵが、同じく階調表示検出手
段１２内に設けられているＲＯＭに記憶されているプロ
グラムにしたがって、行なわれる。

【００７１】隣接する画素回路Ｕ_i,jおよびＵ_i,j+1間
で、異なる階調表示を行うことが検出されると、階調表
示検出手段１２は、表示手段切替信号１２０１を出力す
る。

【００７２】階調表示切替手段１３は、階調表示検出手
段１２からの表示手段切替信号１２０１に基づき、表示
データバス２０２に出力されている表示データをそのま
ま採用するか、あるいは、該データをＦＲＣ方式の階調
に変換するかの、いずれかを選択し、選択された表示デ
ータが表示データバス１３０１に出力される。

【００７３】表示データバス１３０１上の表示データ
は、データ信号電極駆動回路３ａおよび３ｂに入力さ
れ、画素回路Ｕ_i,jに駆動電圧を印加することにより、
液晶パネル５に階調表示を行わしめる。

【００７４】図７に階調表示検出手段１２の一構成例を
示す。

【００７５】本構成例は、コンパレータ、多入力ＯＲゲ
ート、多入力ＡＮＤゲート、ＮＯＴゲート等の論理ゲー
ト、およびこれらの素子を接続する配線を有して構成さ
れる。 またコンパレータ自体も、所定の入出力関係を
満足させるように、例えば、各種の論理ゲートを有して
構成される。

【００７６】Ｄ_0j、Ｄ_1j、Ｄ_2j（１≦ｊ≦ｎ）は、階調
レベルを示す表示データであり、表示データバス２０２
上に出力され、例えば、８レベルの階調を示すデータ
が、バス上に出力されている。

【００７７】ところで、コンパレータ１２(ｊ)は、隣接
する画素回路間の表示データＤ_0j、Ｄ_1j、Ｄ_2j、およ
び、Ｄ_0(j+1)、Ｄ_1(j+1)、Ｄ_2(j+1)を比較する手段であ
り、論理回路１２２(ｊ)は、隣接する画素回路間の表示
データＤ_0j、Ｄ_1j、Ｄ_2jにより、コンパレータ１２(ｊ)
から出力される信号１２１(ｊ)とともに、階調表示検出
手段１２を制御する信号１２３(ｊ)を出力する回路であ
る。

【００７８】ここで、調表示検出手段１２の動作を図８
の図表を用いて説明する。

【００７９】図８の行方向は、階調表示検出手段１２に
入力されるデータ信号電極の奇数列の階調を示す表示デ
ータＤ_0j、Ｄ_1j、Ｄ_2jの値を、列方向は、行方向で示し
た表示データに隣接する偶数列の階調を示す表示データ
Ｄ_0(j+1)、Ｄ_1(j+1)、Ｄ_{2(j+ 1)}の値を示している。

【００８０】また、行方向と列方向の交差する個所が、
隣接する画素回路間で異なる階調表示を行うか否かを示
しており、隣接する画素回路間で異なる階調表示を行う
場合が「１」となる。

【００８１】したがって「１」の場合は、ＦＲＣ方式の
データを採用し、「０」の場合は、通常の階調ドライバ
によるデータを採用する。

【００８２】図７において、階調レベルを示す表示デー
タＤ_0j、Ｄ_1j、Ｄ_2j、および、Ｄ_{0 (j+1)}、Ｄ_1(j+1)、Ｄ
_2(j+1)（１≦ｊ≦ｎ）が、コンパレータ１２(ｊ)に入力
され、Ｄ_0jとＤ_0(j+1)、Ｄ_1jとＤ_1(j+1)、Ｄ_2jとＤ
_2(j+1)の比較を行うことで、隣接する画素回路間の階調
の表示データの比較を行い、該表示データが一致してい
る場合には、コンパレータ１２(ｊ)は、信号１２１(ｊ)
を出力する。

【００８３】論理回路１２２(ｊ)は、表示データＤ_0j、
Ｄ_1j、Ｄ_2jの示す階調が、「１」または「８」の場合、
すなわち、「０・０・０」、または、「１・１・１」の場合
に、信号１２３(ｊ)を出力する回路である。

【００８４】表示データＤ_0j、Ｄ_1j、Ｄ_2jをＡＮＤゲー
ト１２２１に、また、表示データＤ_0j、Ｄ_1j、Ｄ_2jの極
性を反転させた信号を、ＡＮＤゲート１２２２に入力
し、ＡＮＤゲート１２２１、および、ＡＮＤゲート１２
２２の出力が、ＯＲゲート１２２３に入力され、信号１
２３(ｊ)が出力される構成となっている。

【００８５】論理回路１２４(ｊ)には、信号１２１
(ｊ)、信号１２３(ｊ)、および信号１２３(ｊ＋１)が入
力され、図８に示した動作表に従って、信号１２５(ｊ)
を出力する。

【００８６】多入力ＯＲゲート１２６には、論理回路１
２４(ｊ)の出力信号１２５(ｊ)等を入力せしめ、表示手
段切替信号１２０１を出力せしめている。

【００８７】図７では、論理回路１２４(ｊ)、および多
入力ＯＲゲート１２６を論理ＯＲゲートで構成している
が、他の電子回路でも実現され得る。

【００８８】次に、図９に階調表示切替手段１３の一構
成例を示す。

【００８９】本構成例は、ＦＲＣ方式変換手段１３１、
セレクタ１３２（０ｊ）、１３２（１ｊ）、１３２（２
ｊ）、および、これらの素子間を接続する配線を有して
構成される。

【００９０】ＦＲＣ方式変換回路１３１は、階調レベル
を示す表示データＤ_0j、Ｄ_1j、Ｄ_2jをＦＲＣ方式の階調
を示す表示データ１３１（ｊ）に変換する手段である。

【００９１】セレクタ１３２（０ｊ）、１３２（１
ｊ）、１３２（２ｊ）は、表示データバス２０２上の表
示データＤ_0j、Ｄ_1j、Ｄ_2jあるいはＦＲＣ方式変換手段
１３１から出力された表示データ１３１(ｊ)のいずれか
を選択する手段であり、各種論理ゲート等の電子デバイ
スで構成される。

【００９２】ＦＲＣ方式変換手段１３１には、表示デー
タＤ_0j、Ｄ_1j、Ｄ_2jが入力され、ＦＲＣ方式を用いた階
調を示す表示データ１３１(ｊ)を出力する。

【００９３】図１０に、８レベルの階調表示を行う場合
の、ＦＲＣ方式の表示データ１３１(ｊ)の時間変化を表
すタイミングチャートを示す。

【００９４】図１０に、８レベルの階調を示す表示デー
タＤ_0j、Ｄ_1j、Ｄ_2jの値と、該表示データＤ_0j、Ｄ_1j、
Ｄ_2jの値に応じて変化する表示データ１３１(ｊ)によ
る、表示画面のオン、オフの時間変化を示す。

【００９５】ここで、一単位の水平方向表示時間のう
ち、ハイレベルの間は表示が「オン」となり、ローレベ
ルの間は表示が「オフ」となることを意味する。

【００９６】このようなタイミングチャートにて、表示
データＤ_0j、Ｄ_1j、Ｄ_2jを「ローレベル」および「ハイ
レベル」の間で変化させる、ハードウエア構成は、例え
ばＣＰＵ、ＲＯＭ等の電子デバイスを用いて実現されう
る。

【００９７】セレクタ１３２（０ｊ）、１３２（１
ｊ）、１３２（２ｊ）は、階調表示検出手段１２から出
力される表示方式切替信号１２０１により、表示データ
バス２０２に出力される、表示データＤ_0j、Ｄ_1j、
Ｄ_2j、あるいは、ＦＲＣ方式変換手段１３１から出力さ
れる表示データ１３１(ｊ)のいずれかを選択するセレク
タであり、表示方式切替信号１２０１が、有効である場
合には、表示データ１３１(ｊ)を選択し、該表示データ
を、Ｄ_00j、Ｄ_11j、Ｄ_22jとして表示データバス１３０
１に出力する。

【００９８】図１１は、本発明の他の実施例である。

【００９９】データ信号電極駆動回路３ａおよび３ｂを
液晶パネル５の左右方向に配置し、走査電極駆動回路４
を液晶パネル５の上方向の配置した左右駆動方式であ
る。

【０１００】データ信号電極駆動回路３ａおよび３ｂ、
走査電極駆動回路４の配置位置以外は、図１にて示し
た、上下駆動方式の実施例と同じ構成となり、全く同様
な動作をする。

【０１０１】したがって、個々の構成要素の機能等の詳
細説明はここでは省略する。

【０１０２】図１２に、本発明の他の実施例を示す。

【０１０３】本実施例は、ＣＰＵ１、表示制御回路２、
走査電極駆動回路４、データ信号電極駆動回路１４ａ、
１４ｂ、液晶パネル５、ＴＦＴ６、７、液晶セル８、液
晶駆動電源回路９、階調表示検出手段１２、データバス
１０１、および表示データバス２０２等を有して構成さ
れる。

【０１０４】ＣＰＵ１、表示制御回路２、走査電極駆動
回路４、液晶パネル５、ＴＦＴ６、７、液晶セル８、液
晶駆動電源回路９、階調表示検出手段１２、データバス
１０１、および表示データバス２０２は、図１にて示し
た実施例で用いた構成要素と全く同じものを使用するた
め、これらについての詳細な説明は、省略する。

【０１０５】データ信号電極駆動回路１４ａ、１４ｂ
は、図１の実施例にて用いたデータ信号電極駆動回路３
ａ、３ｂに、ＦＲＣ方式の表示手段と階調ドライバを用
いた表示手段とを切り替える手段を備えたものであり、
かかる切替は、表示方式切替信号１２０１により行なわ
れる。

【０１０６】さらに、データ信号電極Ｄ₁〜Ｄ_n、走査電
極Ｇ₁〜Ｇ_m、画素回路Ｕ_i,j等も図１にて説明したもの
と同一の機能を有する。

【０１０７】さて、本実施例の動作について説明する。

【０１０８】表示制御回路２から表示データバス２０２
に出力される表示データにより、階調表示検出手段１２
は、隣接する画素回路Ｕ_i,jおよびＵ_i,j+1間で異なる階
調表示を行うか否かを検出する。

【０１０９】隣接する画素回路Ｕ_i,jおよびＵ_i,j+1の間
で、異なる階調表示を行う場合には、表示手段切替信号
１２０１を、データ信号電極駆動回路１４ａおよび１４
ｂに出力する。

【０１１０】データ信号電極駆動回路１４ａおよび１４
ｂでは、表示データバス２０２上の信号により、階調ド
ライバを用いて階調のレベルに対応した駆動電圧の設定
や、ＦＲＣ方式の表示データの生成を行ない、表示手段
切替信号１２０１により、階調ドライバを用いた表示に
するか、ＦＲＣ方式を用いた表示にするかを切り替える
ことにより、データ信号電極Ｄ_jに表示方式に適合した
データを出力し、液晶パネル５の表示を行う。

【０１１１】図１３に、データ信号電極駆動回路１４ａ
の一実施例を示す。

【０１１２】本実施例は、排他的論理和ゲート３１ａ、
３１ｂ、３１ｃ、ラッチ回路３２、電圧セレクタ３３、
階調ドライバ３４は、ＦＲＣ方式変換手段１４１、およ
びセレクタ１４２を有して構成される。

【０１１３】排他的論理和ゲート３１ａ、３１ｂ、３１
ｃ、ラッチ回路３２、電圧セレクタ３３、階調ドライバ
３４は、図４にて説明したデータ信号電極駆動回路の構
成要素と全く同じものを使用することができるため、詳
細な説明はここでは省略する。 ＦＲＣ方式変換手段１
４１は、ラッチ回路３２から出力される表示データ３２
１、３２２、３２３をＦＲＣ方式の表示データに変換
し、液晶セル８に印加する駆動電圧を出力する手段であ
り、液晶セルに印加する駆動電圧を出力すること以外
は、図９にて説明したＦＲＣ方式変換手段１３１と同様
な動作を行い、その動作例は図１０を参照して説明した
通りである。

【０１１４】セレクタ１４２は、階調表示検出手段１２
から出力される表示手段切替信号１２０１により、階調
ドライバからの階調のレベルを示す駆動電圧３４１
(ｊ)、または、ＦＲＣ方式による駆動電圧１４１(ｊ)を
選択する手段であり、例えば、各種ＴＴＬ、論理ゲート
等の電子デバイスにて構成される。

【０１１５】８レベルの階調を示す表示データＤ_0j、Ｄ
_1j、Ｄ_2jは、排他的論理和ゲート３１ａ、３１ｂ、３１
ｃにおいて表示制御信号２０１の一信号であるＲＶＳに
より極性が制御され、それぞれ表示データ３１１、３１
２、３１３として出力される。 表示データ３１１、３
１２、３１３は、ラッチ回路３２に入力され、表示制御
信号２０１の一信号であるＣＬ（シフトクロック）のタ
イミングでラッチされ、表示データ３２１、３２２、３
２３として出力される。

【０１１６】表示データ３２１、３２２、３２３は、電
圧セレクタ３３に入力され、階調のレベルに対応した液
晶セル８の駆動電圧Ｖ₀〜Ｖ₇を選択する信号３３１〜３
３８を出力する。

【０１１７】液晶セル８の駆動電圧を選択する信号３３
１〜３３８により、階調ドライバ３４において液晶セル
の駆動電圧を、３４１(ｊ)に出力する。

【０１１８】ＦＲＣ方式変換手段１４１は、ラッチ回路
３２からの階調のレベルを示す表示データ３２１、３２
２、３２３を、ＦＲＣ方式の階調を示す表示データに変
換し、液晶セル８に印加する駆動電圧を１４１(ｊ)に出
力する。

【０１１９】セレクタ１４２は、階調表示検出手段１２
から、表示手段切替信号１２０１により、階調ドライバ
３４からの階調のレベルを示す駆動電圧３４１(ｊ)と、
ＦＲＣ方式による駆動電圧１４１(ｊ)とを切り替え、デ
ータ信号電極Ｄ_jに出力する。 また、図１２のデータ
信号電極駆動回路１４ｂは、図１３の信号ＲＶＳの極性
が反転することを除けば、図７に示すデータ信号電極駆
動回路１４ａと同じ構成で、同様な動作をするため、こ
こでは、詳細な説明は避ける。

【０１２０】図１４は、本発明の他の実施例である。

【０１２１】本実施例は、ＣＰＵ１、表示制御回路２、
走査電極駆動回路４、データ信号電極駆動回路１４ａ、
１４ｂ、液晶パネル５、ＴＦＴ６、７、液晶セル８、液
晶駆動電源回路９、階調表示検出手段１２、データバス
１０１、および表示データバス２０２等を有して構成さ
れる。

【０１２２】ＣＰＵ１、表示制御回路２、走査電極駆動
回路４、液晶パネル５、ＴＦＴ６、７、液晶セル８、液
晶駆動電源回路９、階調表示検出手段１２、データバス
１０１、および表示データバス２０２およびデータ信号
電極駆動回路１４ａ、１４ｂは、図１２にて示した実施
例で用いた構成要素と全く同じものを使用するため、こ
れらについての詳細な説明は、省略する。

【０１２３】さらに、データ信号電極Ｄ₁〜Ｄ_n、走査電
極Ｇ₁〜Ｇ_m、画素回路Ｕ_i,j等も図１２にて説明したも
のと同一の機能を有する。

【０１２４】本実施例は、図１２のデータ信号電極駆動
回路１４ａおよび１４ｂを液晶パネル５の左右両側に配
置し、走査電極駆動回路４を液晶パネル５の上方向に配
置した左右駆動方式であること以外は、図１２にて説明
した実施例と同じ構成であり、同様な動作をするため、
詳細な説明は省略する。

【０１２５】以上のように、液晶パネル内の隣接する画
素回路間で、異なる階調表示を行う場合を検出する手段
と、表示方法を変更する手段を設けることにより、フリ
ッカや残像等をなくすことができ、表示品質のよい液晶
表示装置を提供できることになる。

【０１２６】また、階調ドライバを用いた階調表示手段
と、表示パネルを構成する画素回路間において隣接する
画素回路間で異なる階調表示を検出する階調表示検出手
段と、前記階調ドライバを用いた階調表示手段とＦＲＣ
方式を用いた階調表示手段を切り替える階調表示切替手
段から構成される表示切替装置を有した構成によって
も、フリッカや残像等をなくすことができ、表示品質の
よい表示装置を提供できることになる。

【０１２７】この場合、階調ドライバを用いた階調表示
手段の構成例としては、例えば前述の図４にて示した構
成を用い、階調表示検出手段の構成例としては、例えば
前述の図７にて示した構成を用いることができる。

【０１２８】さらに、階調表示切替手段の実施例として
は、例えば前述の図１３にて示した構成を用いることが
できる。

【０１２９】これらの手段の機能説明は、前述した通り
であるので、ここでは重複記載となるため省略する。

【０１３０】これらの手段を有して構成される表示切替
装置を有した、表示装置を構成することにより、フリッ
カや残像等をなくすことができ、表示品質のよい表示装
置を提供できることになる。

【０１３１】

【発明の効果】本発明によれば、隣接する画素回路間で
異なる階調表示を行う場合を検出する手段と表示方法を
変更する手段を設けることにより、フリッカや残像等を
なくすことができ、表示品質のよい液晶表示装置を提供
できる。

【図面の簡単な説明】

【図１】本発明に係る液晶表示装置の実施例の説明図で
ある。

【図２】従来技術を用いた液晶表示装置の構成例の説明
図である。

【図３】階調ドライバを用いた場合の輝度と駆動電圧の
関係の説明図である。

【図４】従来技術のデータ信号電極駆動回路を示したブ
ロック図である。

【図５】画素回路を等価的に示した説明図である。

【図６】画素回路に印加される各電圧のタイミングチャ
ートである。

【図７】階調表示検出手段の実施例の説明図である。

【図８】階調表示検出手段の動作を説明するための表で
ある。

【図９】階調表示切替手段の実施例の説明図である。

【図１０】ＦＲＣ方式で階調表示する場合のタイミング
チャート図である。

【図１１】本発明に係る液晶表示装置の実施例の説明図
である。

【図１２】本発明に係る液晶表示装置の実施例の説明図
である。

【図１３】データ信号電極駆動回路の構成例の説明図で
ある。

【図１４】本発明に係る液晶表示装置の実施例の説明図
である。

【符号の説明】

１…ＣＰＵ、２…表示制御回路、３ａ…データ信号電極
駆動回路、３ｂ…データ信号電極駆動回路、４…走査電
極駆動回路、５…液晶パネル、６…ＴＦＴ、７…ＴＦ
Ｔ、８…液晶セル、９…液晶駆動電源回路、１２…階調
表示検出手段、１３…階調表示切替手段、１４ａ…デー
タ信号電極駆動回路、１４ｂ…データ信号電極駆動回
路、３１ａ…排他的論理和ゲート、３１ｂ…排他的論理
和ゲート、３１ｃ…排他的論理和ゲート、３２…ラッチ
回路、３３…電圧セレクタ、３４…階調ドライバ、１０
１…データバス、１２６…多入力ＯＲゲート、１３１…
ＦＲＣ方式変換手段、１４１…ＦＲＣ方式変換手段、１
４２…セレクタ、２０１…表示制御信号、２０２…表示
データバス、３１１…極性制御用排他的論理和ゲートの
出力信号、３１２…極性制御用排他的論理和ゲートの出
力信号、３１３…極性制御用排他的論理和ゲートの出力
信号、３２１…表示データ、３２２…表示データ、３２
３…表示データ、３３１〜３３８…液晶セル駆動電圧制
御信号、９０１…ＴＦＴ印加電圧、１２０１…表示手段
切替信号、１２２１…ＡＮＤゲート、１２２２…ＡＮＤ
ゲート、１２２３…ＯＲゲート、１３０１…表示データ
バス

───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊佐治 光一 神奈川県海老名市下今泉810番地 株式会 社日立製作所オフィスシステム設計開発セ ンタ内

Claims (4)

【特許請求の範囲】
1. 【請求項１】階調のレベルに対応した液晶セルに印加す
   る駆動電圧を選択する階調ドライバを持つデータ信号電
   極駆動回路を、画素回路の集合体からなる液晶パネルを
   挾み、一対配置し、一方のデータ信号電極駆動回路で
   は、奇数列の画素回路に駆動電圧を印加し、他方のデー
   タ信号電極駆動回路では、偶数列の画素回路に駆動電圧
   を印加することで、液晶パネルに階調表示を行う液晶表
   示装置において、 奇数列と偶数列の隣接する画素回路間で異なる階調の表
   示を行う場合を検出する階調表示検出手段と、階調ドラ
   イバを用いた第一階調表示手段と、フレーム単位に表示
   をオンまたはオフさせることで階調表示を行うフレーム
   間引き方式（以下、ＦＲＣ方式と呼ぶ）による第二階調
   表示手段と、前記隣接する画素回路間で異なる階調表示
   を検出する手段により、前記階調ドライバを用いた第一
   階調表示手段と、前記ＦＲＣ方式を用いた第二階調表示
   手段を切り替える階調表示切替手段を設けることを特徴
   とした液晶表示装置。
2. 【請求項２】請求項１記載の階調表示切替手段におい
   て、 階調ドライバを用いた表示データと、ＦＲＣ方式を用い
   た表示データに切り替えることを特徴とする液晶表示装
   置。
3. 【請求項３】請求項１記載に階調表示切替手段におい
   て、 階調ドライバからの階調のレベルを示す駆動電圧と、Ｆ
   ＲＣ方式による駆動電圧に切り替えることを特徴とする
   液晶表示装置。
4. 【請求項４】階調ドライバを用いた階調表示手段と、表
   示パネルを構成する画素回路間において隣接する画素回
   路間で異なる階調表示を検出する階調表示検出手段と、
   前記階調ドライバを用いた階調表示手段とＦＲＣ方式を
   用いた階調表示手段を切り替える階調表示切替手段から
   なる表示切替装置。