JPH05291902A - ワンショット回路 - Google Patents

Abstract

(57)【要約】 【目的】本発明は、高精度のワンショット出力を得るこ
とを目的とする。 【構成】遅延回路の入力と出力の時間差を、同一且つ偶
数個直列の負論理回路によって検出することにより、入
力検出回路の遅延時間による誤差と前記負論理回路の立
ち上がり時間と立ち下がり時間の差によって発生する誤
差を除去する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はワンショット回路に関す
るものである。

【０００２】

【従来の技術】従来のワンショット回路を図４に示す。
３の入力端子に入力される入力信号の立ち上がりエッジ
を１の入力検出回路が検出すると、１の出力４を２の遅
延回路によってある一定時間遅延させたリセット信号を
１の入力検出回路のリセット端子に入力することによ
り、１の出力端子４からワンショット出力を得るという
構成であった。

【０００３】

【発明が解決しようとする課題】しかし、従来のワンシ
ョット回路では１の入力検出回路の出力４をそのままワ
ンショット出力としているので、出力には２の遅延回路
で設定された遅延時間のみならず、１の入力検出回路の
リセット入力から実際に４の出力がリセットされるまで
の遅延時間も誤差として加算出力されるという問題点が
あった。これは特に、所望のワンショト出力幅が短い場
合に前記誤差時間が無視できない大きな問題となる。

【０００４】そこで本発明は、所望のワンショット出力
幅が短い場合でも高精度のワンショット出力幅を得るワ
ンショット回路を実現するものである。

【０００５】

【課題を解決するための手段】入力信号を一定のパルス
幅に変換するワンショット回路において、入力信号を検
出する入力検出手段と、前記入力検出手段の出力を入力
としてこれに時間的遅延を与えて出力する遅延手段を具
備し、前記遅延手段の出力が前記入力検出手段の出力を
リセットし、前記入力検出手段の出力と前記遅延手段の
出力を入力として前記遅延手段の遅延時間に相当する出
力信号を生成する論理回路を有し、前記論理回路は直列
に接続された同一且つ偶数個の負論理回路で構成され
る。

【０００６】なお、前記偶数個の負論理回路は同一基板
上の半導体集積回路として形成される。

【０００７】

【作用】本発明のワンショット回路によれば、入力信号
は遅延回路の遅延時間に等しいパルス幅のワンショット
出力に変換される。

【０００８】

【実施例】以下、本発明について実施例に基づいて詳細
に説明する。本発明のワンショット回路の一実施例を図
１に示す。図２は図１の２の遅延回路の構成例を示す図
である。図２の遅延回路は直列接続された１０、１１、
１２の３個のインバータ回路で構成され、１３の遅延回
路入力に入力された信号に時間的遅延を与えて１４の遅
延回路出力へ出力するものである。図３は図１のワンシ
ョット回路の動作を示す図である。１の入力検出回路の
入力端子３に入力信号の立ち上がりが入力されると、１
の出力端子６はローからハイに立ち上がる。これを受け
た次段の遅延回路２は該入力信号をある決められた一定
時間遅延させ且つ入出力極性を反転させて５へ出力す
る。２の遅延回路の出力５は前記１の入力検出回路のリ
セット端子へ入力されているので、１の入力検出回路の
出力６の立ち上がりは２の遅延回路の遅延時間分だけ遅
れて極性の反転した立ち下がり出力となって１の入力検
出回路をリセットする。従って、１の入力検出回路の出
力６には２の遅延回路で設定された遅延時間にほぼ等し
いパルス幅のワンショット出力が得られる。ここまでは
前記従来例と同一の動作である。

【０００９】しかし、１の入力検出回路はそのリセット
入力端子にリセット信号が入力されてから実際に６の出
力がリセットされるまでには遅延時間が存在するので
（以下リセット遅延時間と呼ぶ）、１の入力検出回路の
出力６をワンショット出力として使用すると、該ワンシ
ョット出力のパルス幅は２の遅延回路で設定した遅延時
間に前記リセット遅延時間を加算したものとなる。前記
リセット遅延時間は１の入力検出回路の特性と負荷状態
によって決まるので、回路構成が決まれば該リセット遅
延時間は通常一定値となる。２の遅延回路によって設定
される遅延時間に対して該リセット遅延時間が十分に小
さければこれを無視することも可能であるが、所望のワ
ンショット出力幅が短く該リセット遅延時間が相対的に
大きくなる場合は大きな誤差となるため、これを無視す
ることができない。

【００１０】従って、本発明では前記１の入力検出回路
の出力６を所望のワンショット出力とせず、２の遅延回
路の遅延時間に等しいワンショット出力幅を得るために
次段に論理回路を追加したものである。７のＮＡＮＤ回
路は１の入力検出回路の出力６即ち２の遅延回路の入力
と、２の遅延回路の出力５を入力としてその論理積の反
転結果を出力９に出力する。次段のＮＡＮＤ回路８は一
方の入力端子がハイに固定されており、もう一方の入力
は７のＮＡＮＤ回路の出力９に接続されているので、７
のＮＡＮＤ回路の出力の反転出力を４のワンショット出
力端子へ出力する。ここで、７のＮＡＮＤ回路と８のＮ
ＡＮＤ回路は同一あるいは非常に近い立ち上がり及び立
ち下がり特性を持っているものとする。これは、本発明
のワンショット回路を同一基板上の半導体集積回路とし
て、同一物理パターンのＮＡＮＤ回路を形成すれば容易
に実現可能である。

【００１１】７と８のＮＡＮＤ回路で構成される論理回
路は論理的には単なるＡＮＤ回路であるが、ここであえ
て２個のＮＡＮＤ回路に分けた理由は以下の通りであ
る。通常、ＡＮＤ回路を構成する場合はＮＡＮＤ回路に
インバータ回路を直列に接続してＡＮＤ回路とするが、
ＮＡＮＤ回路出力の立ち上がり時間特性と立ち下がり時
間特性はその回路構成上の理由から相対的に異なる場合
が多い。ここで仮に７のＮＡＮＤ回路の立ち上がり時間
の方が立ち下がり時間よりも大きいとすると、７のＮＡ
ＮＤ回路の出力９に出力される負パルスの幅は論理レベ
ルで考えると理想パルス幅よりも大きくなってしまう。
次にこの出力をインバータ回路で受けたとすると、ＮＡ
ＮＤ回路とインバータ回路の立ち上がり特性と立ち下が
り特性は異なる場合が多いので、インバータの出力では
更にパルス幅の異なる出力となってしまう。そこで、本
発明のワンショット回路では７のＮＡＮＤ回路の出力９
を７のＮＡＮＤ回路と同一あるいは非常に近い立ち上が
り立ち下がり特性を持つＮＡＮＤ回路８で受けることに
より、立ち上がり時間と立ち下がり時間の差による出力
パルス幅の誤差を互いに相殺するように動作させるもの
である。

【００１２】１の入力検出回路のリセット遅延時間に対
して７及び８のＮＡＮＤ回路は相対的に通常は遥かに高
速に動作し、前記の通りＮＡＮＤ回路によって発生する
誤差も相殺されるため、４のワンショット出力には２の
遅延回路によって設定された遅延時間に等しいパルス幅
を持つワンショット出力が得られる。図３に２の遅延回
路の遅延時間をｔｄで示す。

【００１３】

【発明の効果】以上述べたように、本発明のワンショッ
ト回路によれば、入力検出回路のリセット遅延時間の影
響及び出力論理回路の立ち上がり立ち下がり時間の差の
影響を受けずに、遅延回路で設定された遅延時間によっ
て高精度のワンショット出力を得ることができる。

【００１４】本発明は特に、短いパルス幅のワンショッ
ト回路を実現する場合に有効である。

【図面の簡単な説明】

【図１】本発明のワンショット回路の一実施例を示す
図。

【図２】遅延回路の構成例を示す図。

【図３】図１のワンショット回路の動作を示す図。

【図４】従来のワンショット回路を示す図。

【符号の説明】

１ 入力検出回路 ２ 遅延回路 ３ １の入力端子 ４ ワンショット出力 ５ ２の出力 ６ １の出力 ７ ＮＡＮＤ回路 ８ ＮＡＮＤ回路 ９ ７の出力 １０ インバータ回路 １１ インバータ回路 １２ インバータ回路 １３ 遅延回路入力 １４ 遅延回路出力

Claims (3)

【特許請求の範囲】
1. 【請求項１】 入力信号を一定のパルス幅に変換するワ
   ンショット回路において、入力信号を検出する入力検出
   手段と、前記入力検出手段の出力を入力としてこれに時
   間的遅延を与えて出力する遅延手段を具備し、前記遅延
   手段の出力が前記入力検出手段の出力をリセットし、前
   記入力検出手段の出力と前記遅延手段の出力を入力とし
   て前記遅延手段の遅延時間に相当する出力信号を生成す
   る論理回路を有することを特徴とするワンショット回
   路。
2. 【請求項２】 請求項１記載のワンショット回路であっ
   て、前記論理回路は直列に接続された同一且つ偶数個の
   負論理回路を有することを特徴とするワンショット回
   路。
3. 【請求項３】 請求項２記載の負論理回路であって、前
   記負論理回路は同一基板上の半導体集積回路として形成
   されることを特徴とするワンショット回路。