JPH05291501A - 半導体保護装置 - Google Patents
半導体保護装置Info
- Publication number
- JPH05291501A JPH05291501A JP9249692A JP9249692A JPH05291501A JP H05291501 A JPH05291501 A JP H05291501A JP 9249692 A JP9249692 A JP 9249692A JP 9249692 A JP9249692 A JP 9249692A JP H05291501 A JPH05291501 A JP H05291501A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- type region
- surge
- pull
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】入力保護装置全体としてのサージ耐量を向上さ
せた半導体保護装置を提供する。 【構成】Ｖdd端子と入力端子間に接続された第１のダイ
オードと、Ｖss端子と上記入力端子間に接続された第２
のダイオードとが半導体基板中に形成された半導体保護
装置において、第１のダイオードと第２のダイオードの
うちの少なくとも一方のダイオードを形成するＰＮ接合
の底部に接して上記半導体基板と同一導電型の高濃度不
純物領域１１を形成し、かつ上記ＰＮ接合の端部に接し
て上記半導体基板と同一導電型の低濃度不純物領域１２
を形成することにより、ＰＮ接合の底面の方に電流が流
れやすくし、それによってサージ電流がＰＮ接合面を均
一に流れるようにすることにより、ＰＮ接合端部におけ
るサージ電流の集中を防ぎ、入力保護装置全体のサージ
耐量を大きくした。
せた半導体保護装置を提供する。 【構成】Ｖdd端子と入力端子間に接続された第１のダイ
オードと、Ｖss端子と上記入力端子間に接続された第２
のダイオードとが半導体基板中に形成された半導体保護
装置において、第１のダイオードと第２のダイオードの
うちの少なくとも一方のダイオードを形成するＰＮ接合
の底部に接して上記半導体基板と同一導電型の高濃度不
純物領域１１を形成し、かつ上記ＰＮ接合の端部に接し
て上記半導体基板と同一導電型の低濃度不純物領域１２
を形成することにより、ＰＮ接合の底面の方に電流が流
れやすくし、それによってサージ電流がＰＮ接合面を均
一に流れるようにすることにより、ＰＮ接合端部におけ
るサージ電流の集中を防ぎ、入力保護装置全体のサージ
耐量を大きくした。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置が静電サ
ージによって破壊されるのを防止する半導体保護装置に
関する。
ージによって破壊されるのを防止する半導体保護装置に
関する。
【０００２】
【従来の技術】従来の半導体保護装置としては、例えば
図４〜図６に示すようなものがある。図４は半導体保護
装置の等価回路図、図５は図４中のプルアップダイオー
ド１００の断面構造図、図６は図５のプルアップダイオ
ード１００の等価回路図である。図４において、１００
はプルアップダイオード、１０１はプルダウンダイオー
ドである。この回路は、信号の入力端子を介して印加さ
れる静電サージを、その極性に応じてプルアップダイオ
ード１００またはプルダウンダイオード１０１を介して
Ｖdd端子またはＶss端子に逃がすことにより、内部回路
を保護するものである。
図４〜図６に示すようなものがある。図４は半導体保護
装置の等価回路図、図５は図４中のプルアップダイオー
ド１００の断面構造図、図６は図５のプルアップダイオ
ード１００の等価回路図である。図４において、１００
はプルアップダイオード、１０１はプルダウンダイオー
ドである。この回路は、信号の入力端子を介して印加さ
れる静電サージを、その極性に応じてプルアップダイオ
ード１００またはプルダウンダイオード１０１を介して
Ｖdd端子またはＶss端子に逃がすことにより、内部回路
を保護するものである。
【０００３】次に、図５に基づいてプルアップダイオー
ド１００の部分の構造を説明する。図５において、Ｎ型
基板１の主面上にＮ+型領域２、Ｐ+型領域４、酸化膜５
及びパッシベーション膜６がそれぞれ形成され、Ｎ+型
領域２はＶdd端子に、Ｐ+型領域４は入力端子にそれぞ
れ接続されている。
ド１００の部分の構造を説明する。図５において、Ｎ型
基板１の主面上にＮ+型領域２、Ｐ+型領域４、酸化膜５
及びパッシベーション膜６がそれぞれ形成され、Ｎ+型
領域２はＶdd端子に、Ｐ+型領域４は入力端子にそれぞ
れ接続されている。
【０００４】次に、図５と図６に基づいてプルアップダ
イオード１００の部分の回路構成を説明する。Ｎ型基板
１とＰ+型領域４とで形成されるＰＮ接合底部（７の部
分）およびＰＮ接合端部（８の部分）には、耐圧の異な
るダイオード７、ダイオード８がそれぞれ形成されてい
る。そしてダイオード７は抵抗９および１０を介してＶ
ddに接続され、またダイオード８は抵抗１０を介してＶ
ddに接続されている。
イオード１００の部分の回路構成を説明する。Ｎ型基板
１とＰ+型領域４とで形成されるＰＮ接合底部（７の部
分）およびＰＮ接合端部（８の部分）には、耐圧の異な
るダイオード７、ダイオード８がそれぞれ形成されてい
る。そしてダイオード７は抵抗９および１０を介してＶ
ddに接続され、またダイオード８は抵抗１０を介してＶ
ddに接続されている。
【０００５】次に、図６に基づいて動作を説明する。入
力端子−Ｖdd端子間に印加される静電サージ（以下、単
にサージと記す）には、以下に示す２つの場合があり、
それぞれの場合に対する保護動作を示す。 （Ａ）入力端子に正サージが印加された場合 ダイオード７および８が順バイアスされて、サージ電流
は入力端子からＶdd端子へ流れる。 （Ｂ）入力端子に負サージが印加された場合 ダイオード７および８が降伏して、サージ電流はＶdd端
子から入力端子へ流れる。
力端子−Ｖdd端子間に印加される静電サージ（以下、単
にサージと記す）には、以下に示す２つの場合があり、
それぞれの場合に対する保護動作を示す。 （Ａ）入力端子に正サージが印加された場合 ダイオード７および８が順バイアスされて、サージ電流
は入力端子からＶdd端子へ流れる。 （Ｂ）入力端子に負サージが印加された場合 ダイオード７および８が降伏して、サージ電流はＶdd端
子から入力端子へ流れる。
【０００６】
【発明が解決しようとする課題】しかしながら、上記の
ような従来の半導体保護装置においては、以下に示す問
題点があった。 （Ａ）入力端子に正サージが印加された場合 ダイオード７、８ともに順バイアスされる。ダイオード
７を流れる電流は、ダイオード８直下の基板表面部分を
経てＶdd端子へ達する。半導体基板１内部には、Ｐ+領
域４から正孔電流が注入されると共にＮ+領域２から電
子電流が注入される。この電子電流による半導体基板１
内部の電圧降下により、ダイオード８の方がダイオード
７よりも順バイアスが深くなる電流集中効果が生じる。
そのためサージ電流の大部分がダイオード８に集中す
る。そしてダイオード８の接合面積は小さいので、ダイ
オード８の接合部温度は容易に上昇し、その結果ダイオ
ード８が破壊されてしまう。 （Ｂ）入力端子に負サージが印加された場合 ダイオード７、８ともに降伏する。ダイオードに流れる
電流Ｉは下記（数１）式で表わされる。 Ｉ＝（Ｖ−Ｖ0）／Ｒ …（数１） ただし Ｖ：サージ電圧 Ｖ0：ダイオードの降伏電圧 Ｒ：ダイオードに直列に接続された抵抗値 そしてダイオード７と８とを比較すると、ダイオード８
の方が降伏電圧Ｖ0、直列に接続された抵抗値Ｒともに
小さい。したがってサージ電流の大部分はダイオード８
に集中することになり、前記（Ａ）の場合と同様にして
ダイオード８が破壊に至る。なお、上記の説明はプルア
ップダイオード１００についてのみ行なったが、プルダ
ウンダイオード１０１についても、入力端子とＶss端子
間にサージが印加された場合、サージ電流がダイオード
の接合端部に集中するので、上記の説明と同様に端部に
おいてダイオードが破壊される。上記のように従来の半
導体保護装置においては、サージ電流がＰＮ接合端部に
集中するためサージ耐量が小さい、という問題点があっ
た。
ような従来の半導体保護装置においては、以下に示す問
題点があった。 （Ａ）入力端子に正サージが印加された場合 ダイオード７、８ともに順バイアスされる。ダイオード
７を流れる電流は、ダイオード８直下の基板表面部分を
経てＶdd端子へ達する。半導体基板１内部には、Ｐ+領
域４から正孔電流が注入されると共にＮ+領域２から電
子電流が注入される。この電子電流による半導体基板１
内部の電圧降下により、ダイオード８の方がダイオード
７よりも順バイアスが深くなる電流集中効果が生じる。
そのためサージ電流の大部分がダイオード８に集中す
る。そしてダイオード８の接合面積は小さいので、ダイ
オード８の接合部温度は容易に上昇し、その結果ダイオ
ード８が破壊されてしまう。 （Ｂ）入力端子に負サージが印加された場合 ダイオード７、８ともに降伏する。ダイオードに流れる
電流Ｉは下記（数１）式で表わされる。 Ｉ＝（Ｖ−Ｖ0）／Ｒ …（数１） ただし Ｖ：サージ電圧 Ｖ0：ダイオードの降伏電圧 Ｒ：ダイオードに直列に接続された抵抗値 そしてダイオード７と８とを比較すると、ダイオード８
の方が降伏電圧Ｖ0、直列に接続された抵抗値Ｒともに
小さい。したがってサージ電流の大部分はダイオード８
に集中することになり、前記（Ａ）の場合と同様にして
ダイオード８が破壊に至る。なお、上記の説明はプルア
ップダイオード１００についてのみ行なったが、プルダ
ウンダイオード１０１についても、入力端子とＶss端子
間にサージが印加された場合、サージ電流がダイオード
の接合端部に集中するので、上記の説明と同様に端部に
おいてダイオードが破壊される。上記のように従来の半
導体保護装置においては、サージ電流がＰＮ接合端部に
集中するためサージ耐量が小さい、という問題点があっ
た。
【０００７】本発明は上記のごとき従来技術の問題を解
決するためになされたものであり、入力保護装置全体と
してのサージ耐量を向上させた半導体保護装置を提供す
ることを目的とする。
決するためになされたものであり、入力保護装置全体と
してのサージ耐量を向上させた半導体保護装置を提供す
ることを目的とする。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
め、本発明においては特許請求の範囲に記載するように
構成している。すなわち、本発明においては、半導体基
板（ウェル）主面に設けたＰＮ接合の底面に接して半導
体基板と同一導電型の高濃度不純物領域を設け、かつ、
ＰＮ接合の端面に接して半導体基板と同一導電型の低濃
度不純物領域を設けたものである。
め、本発明においては特許請求の範囲に記載するように
構成している。すなわち、本発明においては、半導体基
板（ウェル）主面に設けたＰＮ接合の底面に接して半導
体基板と同一導電型の高濃度不純物領域を設け、かつ、
ＰＮ接合の端面に接して半導体基板と同一導電型の低濃
度不純物領域を設けたものである。
【０００９】
【作用】上記の様に構成することにより、ＰＮ接合の底
面の方が電流が流れやすくなり、それによってサージ電
流がＰＮ接合面を均一に流れるようにすることが出来る
ので、ＰＮ接合端部におけるサージ電流の集中を防ぎ、
入力保護装置全体のサージ耐量を大きくすることが出来
る。
面の方が電流が流れやすくなり、それによってサージ電
流がＰＮ接合面を均一に流れるようにすることが出来る
ので、ＰＮ接合端部におけるサージ電流の集中を防ぎ、
入力保護装置全体のサージ耐量を大きくすることが出来
る。
【００１０】
【実施例】図１は、この発明の一実施例の断面図、図２
は図１の等価回路図である。
は図１の等価回路図である。
【００１１】まず、図１に基づいて構成を説明する。こ
の実施例は、Ｎ*型領域（Ｎ型の高濃度不純物領域）１
１をＰ+型領域４の底部に接して設け、また、Ｎ-型領域
１２をＰ+型領域４の端部に接して設けた点が従来例と
異なっている。その他の部分は前記従来例と同様であ
る。
の実施例は、Ｎ*型領域（Ｎ型の高濃度不純物領域）１
１をＰ+型領域４の底部に接して設け、また、Ｎ-型領域
１２をＰ+型領域４の端部に接して設けた点が従来例と
異なっている。その他の部分は前記従来例と同様であ
る。
【００１２】次に、図１および図２に基づいて回路構成
を説明する。Ｐ+型領域４の底部とＮ*型領域１１とによ
ってダイオード１３が形成され、Ｐ+型領域４の端部と
Ｎ-型領域１２とによってダイオード１４が形成され
る。そしてダイオード１３は半導体基板１内部の抵抗１
５を介してＶdd端子に接続され、ダイオード１４はＮ-
型領域１２内部の抵抗１６を介してＶdd端子に接続され
ている。
を説明する。Ｐ+型領域４の底部とＮ*型領域１１とによ
ってダイオード１３が形成され、Ｐ+型領域４の端部と
Ｎ-型領域１２とによってダイオード１４が形成され
る。そしてダイオード１３は半導体基板１内部の抵抗１
５を介してＶdd端子に接続され、ダイオード１４はＮ-
型領域１２内部の抵抗１６を介してＶdd端子に接続され
ている。
【００１３】次に作用を説明する。入力端子−Ｖdd端子
間に印加されるサージに対する保護動作は下記の通りで
ある。 （Ａ）入力端子に正サージが印加された場合 この場合は、ダイオード１３および１４が順バイアスさ
れる。抵抗１５は抵抗１６よりも抵抗値が小さいため、
サージ電流はＰＮ接合の端部に片寄ることなく底部に形
成されたダイオード１３全体をほぼ均一に流れる。した
がって、従来のダイオードのようにＰＮ接合端部で電流
集中効果が生じることはない。ダイオード１３の接合面
積は広いので、従来例よりも半導体保護装置の破壊が起
きにくくなる。 （Ｂ）入力端子に負サージが印加された場合 この場合は、ダイオード１３および１４が降伏する。Ｎ
*型領域１１とＮ-型領域１２の濃度を適切に選び、ダイ
オード１３の降伏電圧をダイオード１４の降伏電圧より
も低く設定しておく。また抵抗１５は抵抗１６よりも抵
抗値が小さい。したがって前記（数１）式から判るよう
に、サージ電流の大部分はダイオード１３を流れること
になる。ダイオード１３の接合周囲は低濃度のＮ-型領
域１２で囲まれているので、アバランシェ降伏によって
接合で生じた電子は高濃度のＮ*型領域１１内を半導体
基板の深さ方向へ流れていく。そして電子はＮ*型領域
１１の側面から抵抗１５を経てＶdd端子に達する。つま
りサージ電流の大部分は接合面積の広いダイオード１３
をほぼ均一に流れる。したがってサージによる半導体保
護装置の破壊が生じにくくなる。
間に印加されるサージに対する保護動作は下記の通りで
ある。 （Ａ）入力端子に正サージが印加された場合 この場合は、ダイオード１３および１４が順バイアスさ
れる。抵抗１５は抵抗１６よりも抵抗値が小さいため、
サージ電流はＰＮ接合の端部に片寄ることなく底部に形
成されたダイオード１３全体をほぼ均一に流れる。した
がって、従来のダイオードのようにＰＮ接合端部で電流
集中効果が生じることはない。ダイオード１３の接合面
積は広いので、従来例よりも半導体保護装置の破壊が起
きにくくなる。 （Ｂ）入力端子に負サージが印加された場合 この場合は、ダイオード１３および１４が降伏する。Ｎ
*型領域１１とＮ-型領域１２の濃度を適切に選び、ダイ
オード１３の降伏電圧をダイオード１４の降伏電圧より
も低く設定しておく。また抵抗１５は抵抗１６よりも抵
抗値が小さい。したがって前記（数１）式から判るよう
に、サージ電流の大部分はダイオード１３を流れること
になる。ダイオード１３の接合周囲は低濃度のＮ-型領
域１２で囲まれているので、アバランシェ降伏によって
接合で生じた電子は高濃度のＮ*型領域１１内を半導体
基板の深さ方向へ流れていく。そして電子はＮ*型領域
１１の側面から抵抗１５を経てＶdd端子に達する。つま
りサージ電流の大部分は接合面積の広いダイオード１３
をほぼ均一に流れる。したがってサージによる半導体保
護装置の破壊が生じにくくなる。
【００１４】なお、上記の説明においては、プルアップ
ダイオード１００にサージが印加された場合の保護動作
について説明したが、プルダウンダイオード１０１につ
いても同様の構造にすることにより、入力端子とＶss端
子間に印加されたサージに対する保護ができる。
ダイオード１００にサージが印加された場合の保護動作
について説明したが、プルダウンダイオード１０１につ
いても同様の構造にすることにより、入力端子とＶss端
子間に印加されたサージに対する保護ができる。
【００１５】次に、図３は、本発明の第２の実施例の断
面図である。この実施例は、半導体基板１の主面にＮ-
型領域２１を形成し、該Ｎ-型領域２１の主面にＮ+型領
域２およびＰ+型領域４を設け、また、Ｎ+型領域２の底
面に接して、Ｎ-型領域２１よりも深いＮ*型領域２２を
形成した点が前記第１の実施例と異なっている。なお、
上記のＮ-型領域２１は図１のＮ-型領域１２に相当す
る。その他の部分は第１の実施例と同様である。
面図である。この実施例は、半導体基板１の主面にＮ-
型領域２１を形成し、該Ｎ-型領域２１の主面にＮ+型領
域２およびＰ+型領域４を設け、また、Ｎ+型領域２の底
面に接して、Ｎ-型領域２１よりも深いＮ*型領域２２を
形成した点が前記第１の実施例と異なっている。なお、
上記のＮ-型領域２１は図１のＮ-型領域１２に相当す
る。その他の部分は第１の実施例と同様である。
【００１６】次に、回路構成について説明する。図３に
おいて、ダイオード１３はＮ*型領域１１と半導体基板
１内部の抵抗２４とＮ*型領域２２とを介してＶdd端子
に接続されている。また、ダイオード１４はＮ-型領域
２１内の抵抗２５を介してＶdd端子に接続されている。
そして抵抗２４と抵抗２５の抵抗値の差（２４＜２５）
は前記第１実施例の場合よりも大きくなる。
おいて、ダイオード１３はＮ*型領域１１と半導体基板
１内部の抵抗２４とＮ*型領域２２とを介してＶdd端子
に接続されている。また、ダイオード１４はＮ-型領域
２１内の抵抗２５を介してＶdd端子に接続されている。
そして抵抗２４と抵抗２５の抵抗値の差（２４＜２５）
は前記第１実施例の場合よりも大きくなる。
【００１７】次に作用について説明する。入力端子−Ｖ
dd端子間にサージが印加された場合、第１実施例と比べ
てサージ電流のより多くの部分がダイオード１３を流れ
る。このためサージによる半導体装置の破壊がより一層
起きにくくなる。なお、プルダウンダイオードについて
も同様の構造とすることにより、入力端子−Ｖss端子間
に印加されたサージに対する保護ができる。
dd端子間にサージが印加された場合、第１実施例と比べ
てサージ電流のより多くの部分がダイオード１３を流れ
る。このためサージによる半導体装置の破壊がより一層
起きにくくなる。なお、プルダウンダイオードについて
も同様の構造とすることにより、入力端子−Ｖss端子間
に印加されたサージに対する保護ができる。
【００１８】
【発明の効果】以上説明してきたように、この発明によ
れば、印加されたサージがプルアップダイオードもしく
はプルダウンダイオードの底面をほぼ均一に流れるよう
に構成したことにより、ダイオード端部への電流集中を
なくし、半導体保護装置のサージ耐量を向上させること
が出来る、という効果が得られる。
れば、印加されたサージがプルアップダイオードもしく
はプルダウンダイオードの底面をほぼ均一に流れるよう
に構成したことにより、ダイオード端部への電流集中を
なくし、半導体保護装置のサージ耐量を向上させること
が出来る、という効果が得られる。
【図１】本発明の第１の実施例の断面図。
【図２】図１の等価回路図。
【図３】本発明の第２の実施例の断面図。
【図４】本発明を適用する半導体保護装置の等価回路
図。
図。
【図５】図４中のプルアップダイオード１００の断面構
造図。
造図。
【図６】図５のプルアップダイオード１００の等価回路
図。
図。
１…Ｎ型半導体基板 ２…Ｎ+型領域 ４…Ｐ+型領域 ５…酸化膜 ６…パッシベーション膜 ７…Ｎ型基板１とＰ+型領域４とで形成されるＰＮ接合
の底部 ８…Ｎ型基板１とＰ+型領域４とで形成されるＰＮ接合
の端部 ９…半導体基板内部の抵抗 １０…半導体基板表面の抵抗 １１…Ｎ*型領域（Ｎ型の高濃度不純物領域） １２…Ｎ-型領域 １３…Ｐ+型領域４の底部とＮ*型領域１１とによって形
成されたダイオード １４…Ｐ+型領域４の端部とＮ-型領域１２とによって形
成されたダイオード １５…半導体基板１内部の抵抗 １６…Ｎ-型領域１２内部の抵抗 ２１…Ｎ-型領域 ２２…Ｎ-型領域２１よりも深いＮ*型領域 ２４…半導体基板内部の抵抗 ２５…Ｎ-型領域２１内の抵抗 １００…プルアップダイオード １０１プルダウンダイオード
の底部 ８…Ｎ型基板１とＰ+型領域４とで形成されるＰＮ接合
の端部 ９…半導体基板内部の抵抗 １０…半導体基板表面の抵抗 １１…Ｎ*型領域（Ｎ型の高濃度不純物領域） １２…Ｎ-型領域 １３…Ｐ+型領域４の底部とＮ*型領域１１とによって形
成されたダイオード １４…Ｐ+型領域４の端部とＮ-型領域１２とによって形
成されたダイオード １５…半導体基板１内部の抵抗 １６…Ｎ-型領域１２内部の抵抗 ２１…Ｎ-型領域 ２２…Ｎ-型領域２１よりも深いＮ*型領域 ２４…半導体基板内部の抵抗 ２５…Ｎ-型領域２１内の抵抗 １００…プルアップダイオード １０１プルダウンダイオード
Claims (1)
- 【請求項１】内部回路に高電位を与えるＶdd端子と入力
端子間に接続された第１のダイオードと、内部回路に低
電位を与えるＶss端子と上記入力端子間に接続された第
２のダイオードとが半導体基板中に形成された半導体保
護装置において、 上記第１のダイオードと第２のダイオードのうちの少な
くとも一方のダイオードを形成するＰＮ接合の底部に接
して上記半導体基板と同一導電型の高濃度不純物領域を
形成し、かつ上記ＰＮ接合の端部に接して上記半導体基
板と同一導電型の低濃度不純物領域を形成したことを特
徴とする半導体保護装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9249692A JPH05291501A (ja) | 1992-04-13 | 1992-04-13 | 半導体保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9249692A JPH05291501A (ja) | 1992-04-13 | 1992-04-13 | 半導体保護装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05291501A true JPH05291501A (ja) | 1993-11-05 |
Family
ID=14055913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9249692A Pending JPH05291501A (ja) | 1992-04-13 | 1992-04-13 | 半導体保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05291501A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009524248A (ja) * | 2006-01-18 | 2009-06-25 | ビシェイ−シリコニクス | 高い静電放電性能を有するフローティングゲート構造 |
-
1992
- 1992-04-13 JP JP9249692A patent/JPH05291501A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009524248A (ja) * | 2006-01-18 | 2009-06-25 | ビシェイ−シリコニクス | 高い静電放電性能を有するフローティングゲート構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4100561A (en) | Protective circuit for MOS devices | |
| US7288450B1 (en) | General protection of an integrated circuit against permant overloads and electrostatic discharges | |
| KR0159451B1 (ko) | 반도체장치의 보호회로 | |
| JPH0240221B2 (ja) | ||
| US4264941A (en) | Protective circuit for insulated gate field effect transistor integrated circuits | |
| JPH06177330A (ja) | 半導体装置 | |
| JPH06196634A (ja) | 空乏制御型分離ステージ | |
| US7075123B2 (en) | Semiconductor input protection circuit | |
| EP0622849A1 (en) | A monolithic integrated structure of an electronic device having a predetermined unidirectional conduction threshold | |
| US4543593A (en) | Semiconductor protective device | |
| US5347185A (en) | Protection structure against latch-up in a CMOS circuit | |
| US5148250A (en) | Bipolar transistor as protective element for integrated circuits | |
| US3230429A (en) | Integrated transistor, diode and resistance semiconductor network | |
| JP3559075B2 (ja) | Ｃｍｏｓ技術の集積電子回路用の極性反転保護装置 | |
| US6433393B1 (en) | Semiconductor protective device and method for manufacturing same | |
| JPH05291501A (ja) | 半導体保護装置 | |
| JP4123318B2 (ja) | 静電放電保護回路を有する半導体素子 | |
| JPH0590520A (ja) | 半導体保護装置 | |
| JPH05315552A (ja) | 半導体保護装置 | |
| KR19980043416A (ko) | 이에스디(esd) 보호 회로 | |
| JP2754947B2 (ja) | 半導体装置 | |
| JP2596312B2 (ja) | 半導体装置 | |
| JP2003110119A (ja) | 静電サージ保護用素子 | |
| JPS59181044A (ja) | 入力保護回路 | |
| KR890004426B1 (ko) | 씨 모오스 입력 보호회로 |