JPH05291332A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH05291332A JPH05291332A JP4086754A JP8675492A JPH05291332A JP H05291332 A JPH05291332 A JP H05291332A JP 4086754 A JP4086754 A JP 4086754A JP 8675492 A JP8675492 A JP 8675492A JP H05291332 A JPH05291332 A JP H05291332A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- conductive film
- wire
- semiconductor element
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 LOC型の半導体装置において、金属細線同
士の交差や不所望な接触を回避して装置の信頼性を向上
させる。 【構成】 半導体素子の最上層の絶縁膜2の上に、電源
あるいは接地ラインとなる導電膜4を所定のボンディン
グパッド3に連なるように形成し、この導電膜4とリー
ド5とをワイヤボンディングするように構成している。
士の交差や不所望な接触を回避して装置の信頼性を向上
させる。 【構成】 半導体素子の最上層の絶縁膜2の上に、電源
あるいは接地ラインとなる導電膜4を所定のボンディン
グパッド3に連なるように形成し、この導電膜4とリー
ド5とをワイヤボンディングするように構成している。
Description
【0001】
【産業上の利用分野】本発明は、半導体装置およびその
製造方法に関し、さらに詳しくは、LOC(リードオン
チップ)型の半導体装置およびその製造方法に関する。
製造方法に関し、さらに詳しくは、LOC(リードオン
チップ)型の半導体装置およびその製造方法に関する。
【0002】
【従来の技術】一般に、LOC型の半導体装置は、半導
体素子上に、該半導体素子と外部回路とを電気的に接続
するための複数個のリードを、互いに絶縁距離をおいて
絶縁性の接着剤を介して配置し、半導体素子のボンディ
ングパッドとリードとをワイヤボンディングする構造と
なっている。
体素子上に、該半導体素子と外部回路とを電気的に接続
するための複数個のリードを、互いに絶縁距離をおいて
絶縁性の接着剤を介して配置し、半導体素子のボンディ
ングパッドとリードとをワイヤボンディングする構造と
なっている。
【0003】図9は、かかる半導体装置の平面図であ
り、図10はその正面図であり、図9では、上面側の樹
脂を省略した状態で示している。
り、図10はその正面図であり、図9では、上面側の樹
脂を省略した状態で示している。
【0004】集積回路が形成され、さらにその表面に最
上層としてのポリイミド層2が形成されている半導体素
子10上には、該半導体素子10の集積回路と外部回路
とを電気的に接続するための複数個のリード5および共
通電源あるいはアース接地ラインとしてのバスバーリー
ド11が、接着剤6によって接続される。さらに、半導
体素子10のボンディングパッドであるアルミパッド3
とリード5あるいはバスバーリード11とがワイヤボン
ディング法によって金属細線7で接続される。
上層としてのポリイミド層2が形成されている半導体素
子10上には、該半導体素子10の集積回路と外部回路
とを電気的に接続するための複数個のリード5および共
通電源あるいはアース接地ラインとしてのバスバーリー
ド11が、接着剤6によって接続される。さらに、半導
体素子10のボンディングパッドであるアルミパッド3
とリード5あるいはバスバーリード11とがワイヤボン
ディング法によって金属細線7で接続される。
【0005】この状態で、樹脂12によって樹脂封止さ
れ、さらに、リードカット工程、リードベンド工程、電
気特性検査工程等を経てLOC型の半導体装置が完成す
る。
れ、さらに、リードカット工程、リードベンド工程、電
気特性検査工程等を経てLOC型の半導体装置が完成す
る。
【0006】
【発明が解決しようとする課題】ところが、このような
従来例の半導体装置では、図11に示されるように、高
集積化に伴ってアルミパッド3のピッチ幅Aが小さくな
ると、リード5あるいはバスバーリード11とアルミパ
ッド3とを接続している金属細線7の配線の間隔Bが狭
くなり、封止工程における樹脂12の流動や金属細線7
のたわみによって金属細線7同士の交差が発生したり、
また、アルミパッド3とリード5と接続すべき金属細線
7が、図12に示されるように自重によってたわんでバ
スバーリード11に接触してしまうといった難点があっ
た。
従来例の半導体装置では、図11に示されるように、高
集積化に伴ってアルミパッド3のピッチ幅Aが小さくな
ると、リード5あるいはバスバーリード11とアルミパ
ッド3とを接続している金属細線7の配線の間隔Bが狭
くなり、封止工程における樹脂12の流動や金属細線7
のたわみによって金属細線7同士の交差が発生したり、
また、アルミパッド3とリード5と接続すべき金属細線
7が、図12に示されるように自重によってたわんでバ
スバーリード11に接触してしまうといった難点があっ
た。
【0007】本発明は、上述の点に鑑みて為されたもの
であって、金属細線同士が交差したり、金属細線が不所
望にバスバーリードに接触したりすることのない信頼性
の高い半導体装置およびその製造方法を提供することを
目的とする。
であって、金属細線同士が交差したり、金属細線が不所
望にバスバーリードに接触したりすることのない信頼性
の高い半導体装置およびその製造方法を提供することを
目的とする。
【0008】
【課題を解決するための手段】本発明では、上述の目的
を達成するために、次のように構成している。
を達成するために、次のように構成している。
【0009】すなわち、本発明の半導体装置は、半導体
素子上に、複数のリードを配置して前記半導体素子のボ
ンディングパッドと前記リードとをワイヤボンディング
して封止されてなる半導体装置において、前記半導体素
子の最上層の絶縁膜上には、所定のボンディングパッド
に連なる導電膜が形成され、該導電膜と所要のリードと
がワイヤボンディングされている。
素子上に、複数のリードを配置して前記半導体素子のボ
ンディングパッドと前記リードとをワイヤボンディング
して封止されてなる半導体装置において、前記半導体素
子の最上層の絶縁膜上には、所定のボンディングパッド
に連なる導電膜が形成され、該導電膜と所要のリードと
がワイヤボンディングされている。
【0010】また、本発明の半導体装置の製造方法は、
半導体素子の最上層の絶縁膜上に、該半導体素子の所定
のボンディングパッドに連なる導電膜を写真製版技術に
よって形成する工程と、前記導電膜を半導体素子上に配
置されたリードの所要のリードにワイヤボンディングす
るとともに、半導体素子のボンディングパッドとインナ
ーリードとをワイヤボンディングする工程と、を備えて
いる。
半導体素子の最上層の絶縁膜上に、該半導体素子の所定
のボンディングパッドに連なる導電膜を写真製版技術に
よって形成する工程と、前記導電膜を半導体素子上に配
置されたリードの所要のリードにワイヤボンディングす
るとともに、半導体素子のボンディングパッドとインナ
ーリードとをワイヤボンディングする工程と、を備えて
いる。
【0011】
【作用】上記構成によれば、半導体素子の絶縁膜上に
は、所定のボンディングパッドに連なる導電膜が形成さ
れているので、この導電膜を、電源あるいは接地端子と
なる所要のリードにワイヤボンディングすることによ
り、従来例のバスバーリードが不要になるとともに、該
バスバーリードとボンディングパッドとのワイヤボンデ
ィングも不要となる。
は、所定のボンディングパッドに連なる導電膜が形成さ
れているので、この導電膜を、電源あるいは接地端子と
なる所要のリードにワイヤボンディングすることによ
り、従来例のバスバーリードが不要になるとともに、該
バスバーリードとボンディングパッドとのワイヤボンデ
ィングも不要となる。
【0012】
【実施例】以下、図面によって本発明の実施例につい
て、詳細に説明する。
て、詳細に説明する。
【0013】実施例1.図1は、本発明の一実施例の平
面図であり、図2はその正面図であり、上述の従来例に
対応する部分には、同一の参照符を付す。
面図であり、図2はその正面図であり、上述の従来例に
対応する部分には、同一の参照符を付す。
【0014】この半導体素子1には、従来例の同様に、
集積回路が形成され、さらに、最上層の絶縁膜としての
ポリイミド層2が形成されており、また、半導体素子1
の長手方向に沿って複数のボンディングパッドとしての
アルミパッド3が形成されている。
集積回路が形成され、さらに、最上層の絶縁膜としての
ポリイミド層2が形成されており、また、半導体素子1
の長手方向に沿って複数のボンディングパッドとしての
アルミパッド3が形成されている。
【0015】この実施例では、従来例のバスバーリード
11に代えて、複数のアルミパッド3の内の所定のアル
ミパッド3に連なるAlの導電膜4が形成されている。
11に代えて、複数のアルミパッド3の内の所定のアル
ミパッド3に連なるAlの導電膜4が形成されている。
【0016】そして、この導電膜4上に、半導体素子1
と外部回路とを電気的に接続するための複数個のリード
5を、従来例と同様に互いに絶縁距離をおいて絶縁性の
接着剤6を介して接続配置している。この絶縁性の接着
剤6によって、導電膜4とリード5とが不所望に接触す
ることがないようにしている。
と外部回路とを電気的に接続するための複数個のリード
5を、従来例と同様に互いに絶縁距離をおいて絶縁性の
接着剤6を介して接続配置している。この絶縁性の接着
剤6によって、導電膜4とリード5とが不所望に接触す
ることがないようにしている。
【0017】さらに、導電膜4と電源あるいは接地端子
となる所要のリード5とを金属細線7でワイヤボンディ
ングしており、これによって、従来例のバスバーリード
11の機能を果たしている。すなわち、図3は、この実
施例による共通電源とアース接地の配線を簡略化して示
しており、斜線で示されるように、導電膜4および該導
電膜4に接続された下方両側のリード51が、共通電源
あるいはアース接地部分となっており、従来例のバスバ
ーリード11に相当するものである。したがって、従来
例では、必要であった、上方両側のリード5nが不要と
なり、その分、小型化が可能となり、あるいは、該リー
ド5nを他の信号ラインとして使用できることになる。
となる所要のリード5とを金属細線7でワイヤボンディ
ングしており、これによって、従来例のバスバーリード
11の機能を果たしている。すなわち、図3は、この実
施例による共通電源とアース接地の配線を簡略化して示
しており、斜線で示されるように、導電膜4および該導
電膜4に接続された下方両側のリード51が、共通電源
あるいはアース接地部分となっており、従来例のバスバ
ーリード11に相当するものである。したがって、従来
例では、必要であった、上方両側のリード5nが不要と
なり、その分、小型化が可能となり、あるいは、該リー
ド5nを他の信号ラインとして使用できることになる。
【0018】再び、図1および図2を参照して、その他
のリード5は、従来例と同様に、半導体素子1のアルミ
パッド3と金属細線7でワイヤボンディングされてお
り、ワイヤボンディングすべきアルミパッド3が導電膜
4に連なっている場合には、アルミパッド3に代えて導
電膜4とワイヤボンディングするようにしている。
のリード5は、従来例と同様に、半導体素子1のアルミ
パッド3と金属細線7でワイヤボンディングされてお
り、ワイヤボンディングすべきアルミパッド3が導電膜
4に連なっている場合には、アルミパッド3に代えて導
電膜4とワイヤボンディングするようにしている。
【0019】以上のように、この実施例の半導体装置に
おいては、バスバーリード11に代えて、所定のアルミ
パッド3に連なる導電膜4が形成されているので、従来
例のようにバスバーリード11とアルミパッド3とをワ
イヤボンディングする必要がなくなり、したがって、図
11の従来例に示されるように、バスバーリード11と
アルミパッド4とを接続する金属細線7と、他のリード
5とアルミパッド3とを接続する金属細線7とが交差す
るといったことがない。
おいては、バスバーリード11に代えて、所定のアルミ
パッド3に連なる導電膜4が形成されているので、従来
例のようにバスバーリード11とアルミパッド3とをワ
イヤボンディングする必要がなくなり、したがって、図
11の従来例に示されるように、バスバーリード11と
アルミパッド4とを接続する金属細線7と、他のリード
5とアルミパッド3とを接続する金属細線7とが交差す
るといったことがない。
【0020】さらに、従来例では、図12に示されるよ
うに、リード5とアルミパッド3との間に、該リード5
と同じ厚さを有するバスバーリード11が介在している
ために、リード5とアルミパッド3とを接続する金属細
線7が、自重でたわんでバスバーリード11に接触して
しまう場合があったけれども、この実施例では、バスバ
ーリード11に代えて、該バスバーリード11よりも薄
い導電膜4が形成されているので、アルミパッド3とリ
ード5とを接続すべき金属細線7が、導電膜4に接触す
るのを有効に回避できることになる。
うに、リード5とアルミパッド3との間に、該リード5
と同じ厚さを有するバスバーリード11が介在している
ために、リード5とアルミパッド3とを接続する金属細
線7が、自重でたわんでバスバーリード11に接触して
しまう場合があったけれども、この実施例では、バスバ
ーリード11に代えて、該バスバーリード11よりも薄
い導電膜4が形成されているので、アルミパッド3とリ
ード5とを接続すべき金属細線7が、導電膜4に接触す
るのを有効に回避できることになる。
【0021】なお、図1に示される状態の半導体装置
は、従来例と同様に、封止工程で樹脂封止され、さら
に、リードカット工程、リードベンド工程、電気特性検
査工程等を経てLOC型の半導体装置が完成する。
は、従来例と同様に、封止工程で樹脂封止され、さら
に、リードカット工程、リードベンド工程、電気特性検
査工程等を経てLOC型の半導体装置が完成する。
【0022】実施例2.図4は、上述の実施例の半導体
装置の製造方法を説明するための工程図である。
装置の製造方法を説明するための工程図である。
【0023】同図(A)のウェハ8には、従来例と同様
にして集積回路および最上層にポリイミド層が形成され
た多数の半導体素子が、形成されており、従来例では、
このウェハ8をダイシングによって多数の半導体素子に
分割するのであるが、この実施例の製造方法では、次の
ように写真製版技術によって上述の導電膜4を形成する
ものである。
にして集積回路および最上層にポリイミド層が形成され
た多数の半導体素子が、形成されており、従来例では、
このウェハ8をダイシングによって多数の半導体素子に
分割するのであるが、この実施例の製造方法では、次の
ように写真製版技術によって上述の導電膜4を形成する
ものである。
【0024】先ず、最上層にポリイミド層が形成されて
いるウェハ8上に、同図(B)に示されるように、スパ
ッタリング法などによってAlの導電膜4を形成し、こ
の導電膜4上に、同図(C)に示されるように、フォト
レジスト9を塗布し、フォトマスク(図示せず)を介し
て露光し、現像して同図(D)に示されるように所望の
パターンを転写する。
いるウェハ8上に、同図(B)に示されるように、スパ
ッタリング法などによってAlの導電膜4を形成し、こ
の導電膜4上に、同図(C)に示されるように、フォト
レジスト9を塗布し、フォトマスク(図示せず)を介し
て露光し、現像して同図(D)に示されるように所望の
パターンを転写する。
【0025】次に、ウェハ8表面を前記パターン状にエ
ッチングして、フォトレジスト9を除去することによ
り、同図(E)に示されるように、所望のパターンの導
電膜4、すなわち、上述の所定のアルミパッド3に連な
る導電膜4が形成されることになる。
ッチングして、フォトレジスト9を除去することによ
り、同図(E)に示されるように、所望のパターンの導
電膜4、すなわち、上述の所定のアルミパッド3に連な
る導電膜4が形成されることになる。
【0026】この後、従来例と同様にダイシングを行っ
て各半導体素子に分割し、上述のように、導電膜4上
に、複数個のリード5を、絶縁性の接着剤6を介して配
置し、導電膜4と所要のリード5とのワイヤボンディン
グ行うとともに、アルミパッド3とリード5とのワイヤ
ボンディングを行うことによって、上述の半導体装置が
得られるものである。
て各半導体素子に分割し、上述のように、導電膜4上
に、複数個のリード5を、絶縁性の接着剤6を介して配
置し、導電膜4と所要のリード5とのワイヤボンディン
グ行うとともに、アルミパッド3とリード5とのワイヤ
ボンディングを行うことによって、上述の半導体装置が
得られるものである。
【0027】実施例3.図5は、本発明の他の実施例の
平面図であり、図6はその正面図であり、上述の実施例
に対応する部分には、同一の参照符を付す。
平面図であり、図6はその正面図であり、上述の実施例
に対応する部分には、同一の参照符を付す。
【0028】この実施例では、導電膜4を、アルミパッ
ド3の両側に、該アルミパッド3に沿って形成してお
り、上述の実施例と同様に、導電膜4は、所定のアルミ
パッド3に連なるように形成している。また、リード5
を半導体素子10上に接続配置するための絶縁性の接着
剤6の領域も狭くしている。その他の構成は、上述の実
施例と同様である。
ド3の両側に、該アルミパッド3に沿って形成してお
り、上述の実施例と同様に、導電膜4は、所定のアルミ
パッド3に連なるように形成している。また、リード5
を半導体素子10上に接続配置するための絶縁性の接着
剤6の領域も狭くしている。その他の構成は、上述の実
施例と同様である。
【0029】この実施例の半導体装置においても、従来
例のように、金属細線7同士が交差したり、アルミパッ
ド3とリード5とを接続すべき金属細線7が、導電膜4
に接触するのを回避できることになる。
例のように、金属細線7同士が交差したり、アルミパッ
ド3とリード5とを接続すべき金属細線7が、導電膜4
に接触するのを回避できることになる。
【0030】実施例4.図7は、本発明のさらに他の実
施例の平面図であり、図8はその正面図であり、上述の
実施例に対応する部分には、同一の参照符を付す。
施例の平面図であり、図8はその正面図であり、上述の
実施例に対応する部分には、同一の参照符を付す。
【0031】この実施例は、実施例3の変形例であり、
アルミパッド3が半導体素子11の両側部にそれぞれ形
成されており、所定のアルミパッド3に導電膜4が連な
るように該導電膜4がリード5に平行に形成されてい
る。その他の構成は、上述の実施例と同様である。
アルミパッド3が半導体素子11の両側部にそれぞれ形
成されており、所定のアルミパッド3に導電膜4が連な
るように該導電膜4がリード5に平行に形成されてい
る。その他の構成は、上述の実施例と同様である。
【0032】この実施例の半導体装置においても、従来
例のように、金属細線7同士が交差したり、アルミパッ
ド3とリード5とを接続すべき金属細線7が、導電膜4
に接触するのを回避できることになる。
例のように、金属細線7同士が交差したり、アルミパッ
ド3とリード5とを接続すべき金属細線7が、導電膜4
に接触するのを回避できることになる。
【0033】実施例1において、絶縁性の接着剤6によ
って、リード5と導電膜4とを絶縁したけれども、その
ための絶縁層を形成するようにしてもよいのは勿論であ
る。
って、リード5と導電膜4とを絶縁したけれども、その
ための絶縁層を形成するようにしてもよいのは勿論であ
る。
【0034】
【発明の効果】以上のように本発明によれば、半導体素
子の絶縁膜上には、所定のボンディングパッドに連なる
導電膜が形成されているので、この導電膜を、電源ある
いは接地端子となる所要のリードにワイヤボンディング
することにより、従来例のバスバーリードが不要になる
とともに、該バスバーリードとボンディングパッドとの
ワイヤボンディングも不要となり、これによって、従来
例のようにバスバーリードとアルミパッドとを接続する
金属細線と、他のリードとアルミパッドとを接続する金
属細線とが交差したりすることがなく、また、リードと
アルミパッドとを接続する金属細線が、自重でたわんで
バスバーリードに接触してしまうといったこともなく、
装置の信頼性が向上することになる。
子の絶縁膜上には、所定のボンディングパッドに連なる
導電膜が形成されているので、この導電膜を、電源ある
いは接地端子となる所要のリードにワイヤボンディング
することにより、従来例のバスバーリードが不要になる
とともに、該バスバーリードとボンディングパッドとの
ワイヤボンディングも不要となり、これによって、従来
例のようにバスバーリードとアルミパッドとを接続する
金属細線と、他のリードとアルミパッドとを接続する金
属細線とが交差したりすることがなく、また、リードと
アルミパッドとを接続する金属細線が、自重でたわんで
バスバーリードに接触してしまうといったこともなく、
装置の信頼性が向上することになる。
【図面の簡単な説明】
【図1】本発明の実施例1の平面図である。
【図2】実施例1の正面図である。
【図3】実施例1による共通電源とアース接地線の配線
を簡略化して示す図である。
を簡略化して示す図である。
【図4】実施例1の製造工程を示す図である。
【図5】本発明の実施例2の平面図である。
【図6】実施例2の正面図である。
【図7】本発明の実施例3の平面図である。
【図8】実施例3の正面図である。
【図9】従来例の平面図である。
【図10】図9の断面図である。
【図11】従来例の問題点を示す平面図である。
【図12】従来例の問題点を示す正面図である。
2 ポリイミド層(絶縁膜) 3 アルミパッド 4 導電膜 5 リード 6 接着剤 7 金属細線 11 バスバーリード
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成4年10月5日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】符号の説明
【補正方法】変更
【補正内容】
【符号の説明】 2 ポリイミド層(絶縁膜) 3 アルミパッド 4 導電膜 5 リード 6 接着剤 7 金属細線8 ウェハ 9 フォトレジスト 10 半導体素子 11 バスバーリード12 樹脂
【手続補正2】
【補正対象書類名】図面
【補正対象項目名】図7
【補正方法】変更
【補正内容】
【図7】
Claims (2)
- 【請求項1】 半導体素子上に、複数のリードを配置し
て前記半導体素子のボンディングパッドと前記リードと
をワイヤボンディングして封止されてなる半導体装置に
おいて、 前記半導体素子の最上層の絶縁膜上には、所定のボンデ
ィングパッドに連なる導電膜が形成され、該導電膜と所
要のリードとがワイヤボンディングされていることを特
徴とする半導体装置。 - 【請求項2】 半導体素子の最上層の絶縁膜上に、該半
導体素子の所定のボンディングパッドに連なる導電膜を
写真製版技術によって形成する工程と、 前記導電膜を半導体素子上に配置されたリードの所要の
リードにワイヤボンディングするとともに、半導体素子
のボンディングパッドとリードとをワイヤボンディング
する工程と、 を備えることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4086754A JPH05291332A (ja) | 1992-04-08 | 1992-04-08 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4086754A JPH05291332A (ja) | 1992-04-08 | 1992-04-08 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05291332A true JPH05291332A (ja) | 1993-11-05 |
Family
ID=13895554
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4086754A Pending JPH05291332A (ja) | 1992-04-08 | 1992-04-08 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05291332A (ja) |
-
1992
- 1992-04-08 JP JP4086754A patent/JPH05291332A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7247944B2 (en) | Connector assembly | |
JP2923236B2 (ja) | リード・オン・チップ半導体パッケージおよびその製造方法 | |
US20060270117A1 (en) | Method for modified bus bar with Kapton™ tape or insulative material on LOC packaged part | |
US6255720B1 (en) | Modified bus bar with Kapton tape or insulative material on LOC packaged part | |
US6686651B1 (en) | Multi-layer leadframe structure | |
US5804871A (en) | Lead on chip semiconductor device having bus bars and crossing leads | |
US5075758A (en) | Semiconductor device | |
US5309016A (en) | Semiconductor integrated circuit device having terminal members provided between semiconductor element and leads | |
JPH05291332A (ja) | 半導体装置およびその製造方法 | |
JPH06204390A (ja) | 半導体装置 | |
JPH0574831A (ja) | 半導体装置 | |
JP2755032B2 (ja) | 半導体装置 | |
JP2747260B2 (ja) | セラミック複合リードフレーム及びそれを用いた半導体 装置 | |
JPH0485836A (ja) | 半導体装置 | |
JP3336328B2 (ja) | 樹脂封止型半導体装置およびその製造に用いられるリードフレーム | |
JP2972486B2 (ja) | 半導体装置 | |
JPH07335818A (ja) | 半導体装置 | |
JP2773762B2 (ja) | 半導体装置の製造方法 | |
JPS63152160A (ja) | 半導体装置用リ−ドフレ−ム | |
KR200254415Y1 (ko) | 반도체패키지 | |
JP2002373909A (ja) | 半導体回路装置及びその製造方法 | |
JPH08130286A (ja) | 半導体装置 | |
JPH0637239A (ja) | 樹脂封止型半導体装置 | |
JPH06112247A (ja) | リードフレームおよびそれを用いた半導体装置の組立方法 | |
JP2000091492A (ja) | 半導体装置 |