JPH05291002A - 正温度係数素子、その応用素子及びその製造方法 - Google Patents

正温度係数素子、その応用素子及びその製造方法

Info

Publication number
JPH05291002A
JPH05291002A JP4090850A JP9085092A JPH05291002A JP H05291002 A JPH05291002 A JP H05291002A JP 4090850 A JP4090850 A JP 4090850A JP 9085092 A JP9085092 A JP 9085092A JP H05291002 A JPH05291002 A JP H05291002A
Authority
JP
Japan
Prior art keywords
temperature coefficient
positive temperature
electrode
resistor
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4090850A
Other languages
English (en)
Inventor
Iwao Sagara
岩男 相良
Nobuyoshi Hara
伸圭 原
Yutaka Matsumoto
豊 松本
Takashi Kayama
隆司 香山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP4090850A priority Critical patent/JPH05291002A/ja
Publication of JPH05291002A publication Critical patent/JPH05291002A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Surface Heating Bodies (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Thermistors And Varistors (AREA)

Abstract

(57)【要約】 【目的】 電極間に所定電力を供給することにより、所
定温度に自動制御する事が可能であり、周囲温度等に影
響されない、信頼性の高い製品の供給を可能とすること
を目的とする。 【構成】 正の温度係数を有する抵抗体素子(PTC素
子)501下面に金属板504を配設し、PTC素子5
01の電極502,503間505領域に電子回路等を
載置する。 【効果】 電極502,503間に一定電圧を印加する
ことにより、PTC素子501の領域505部分の温度
を均一かつ一定化する事により、領域505に載置され
る電子回路等が環境温度に影響されない一定の動作環境
とすることができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は正温度係数素子、その応
用素子及びその製造方法に関するものである。
【0002】
【従来の技術】近年の電子技術野発達により、使用され
る電気部品も小型化してきている。また、これに伴い広
い範囲で電気部品を組み込んだ各種製品が登場してきて
いる。そして、製品の使用環境も千差万別となり、従来
の様な使用温度環境に制限を付けることが困難になつて
きた。
【0003】このため、製品の使用環境によつては氷点
下の環境から夏の炎天下の環境まで考えられる。
【0004】
【発明が解決しようとする課題】しかしながら、使用環
境、特に環境温度が変化すれば、製品に使用されている
電気部品の特性が変化し、信頼性が損なわれたり、極端
な場合には動作不良を生ずることもある。
【0005】
【課題を解決するための手段】本発明は、上述の課題を
解決することを目的としてなされたもので、製品などの
使用温度環境の変化に影響されない、信頼性の高い製品
を提供可能とすることを目的とする。そして、係る目的
を達成する一手段として以下の構成を備える。即ち、所
定大きさの絶縁基板と、該絶縁基板の少なくとも両端部
に電極を形成し、該電極の少なくとも1部を除いた他の
部分に重畳するように正の温度係数を有する抵抗体層を
形成し、更に該抵抗体層の上部に絶縁体層を形成した正
温度係数素子とする。そして、この正温度係数素子によ
るプレート上に電子回路を形成して、電子回路の特性が
周囲温度に影響されない構造となつている。この場合、
プレートの構造は、平板形状でも、あるいは箱形状であ
つてもよい。但し、箱形状の場合には、その箱の内部に
電子回路自体を挿入するものとする。
【0006】以上の正温度係数素子は、所定大きさの絶
縁基板の少なくとも両端部に電極パターンを形成する電
極形成工程と、該電極形成工程で形成された電極パター
ンの少なくとも1部を含む前記絶縁基板の電極間に正温
度係数を有する抵抗体層を形成する抵抗体形成工程と、
該抵抗体層の少なくとも上部に絶縁膜を形成する絶縁膜
形成工程より製造されるそして、例えば、この正温度係
数素子の絶縁膜上に電子部品を載置する。
【0007】
【作用】以上の構成において、電極間に前記絶縁膜の温
度が一定となるように所定電力を供給可能とすることに
より、周囲温度に影響されない、信頼性の高い製品の供
給を可能とする。
【0008】
【実施例】以下、図面を参照して本発明に係る一実施例
を詳細に説明する。 〔第1実施例〕図1乃至図5は本発明に係る一実施例の
正温度係数素子を説明するための図であり、図1は本発
明に係る一実施例の正温度係数素子の製造工程図、図2
は正温度係数素子の電極部形成状態を示す図、図3は本
実施例の正温度係数抵抗体を形成状態を示す図、図4は
本実施例の正温度係数素子の絶縁膜を形成した状態(本
実施例の正温度係数素子の完成状態)を示す図であり、
各状態を示す図においては、各部の形成状態が明確にな
るように各部の形成状態が容易に認識可能に一部模式化
して表現している。即ち、実際では不透明の部分も下部
状態が識別可能に表現している。以下、各図を参照して
本発明に係る一実施例を説明する。
【0009】図において、10は所定厚さを有する電気
絶縁性のセラミツク基板であり、本実施例ではアルミナ
96%の焼結体のアルミナ基板となつている。20及び
21はアルミナ基板10上に配設された電極パターンで
ある。30は正の温度係数(Positive temp.coefficien
t /PTC)特性を有する抵抗厚膜(薄膜)、40は絶
縁膜である。
【0010】本実施例では、上述した電極20,21と
しては、銀−パラジウム系、又は銀、あるいは金−パラ
ジウム系、又は銀−白金系、又はニツケル、若しくは銅
等の厚膜グレース又はその他の方法を用いて形成する。
また、抵抗厚膜30としては、例えば、チタン酸バリウ
ム系、又は〔ジルコニア(ZrO2 )プラス金(Au)
系〕の厚膜ペーストを用いて形成する。
【0011】更に、上述したセラミツク基板10は、無
垢のアルミナで形成した基板に限定されるものではな
く、アルミナ等のグリーンシートを積層して製作したも
のであつてもよい。また、絶縁膜40は、耐熱性有機物
質で形成してもよく、無機系物質又は無機系材料であつ
て、ガラス物質(例えばホウケイ酸鉛ガラス等)にセラ
ミツク粉末(例えばアルミナ粉末等)と有機結合剤を混
合してペースト状にし、該ペースト状のものを用いて形
成する。なお、この有機結合剤は、後述する加熱処理に
より蒸発、もしくは揮発及び硬化する。
【0012】以下、図2〜図4に示す本実施例の正温度
係数素子の製造方法を、図1の工程図も参照して説明す
る。尚、以下の説明は1つの正温度係数素子のみを製造
する場合に限られるものではなく、複数の正温度係数素
子を同時に多数製造できることは勿論である。そして、
最終工程で各1つの正温度係数素子に分離すればよい。
【0013】まず、図1に示す工程1でアルミナ基板1
0を所定大きさに形成するアルミナ基板製造工程を実行
し、所定製造単位の大きさのアルミナ基板を製作する。
この単位は、任意の大きさであり、1つの正温度係数素
子毎に作成しても、例えば数十個同時に作成してもよ
く、それぞれの場合に即して製作すればよい。続いて、
工程2で、アルミナ基板10の上面に、図2に示す如
き、電極パターン20,21を形成する。本実施例で
は、それぞれの電極材料ペーストを印刷/エツチング等
の方法でアルミナ基板10上に形成する。そして、例え
ば850°Cで約十分間加熱焼成して電極を形成する電
極形成工程を実行する。この電極形成工程実行後の状態
を示すのが図2である。図2に示す如く、電極パターン
20,21は互いにややずれて形成されている。なお、
以下の各工程毎の状態図は、それぞれ単独の1つのチツ
プのみを示すが、複数チツプを同時に形成等する場合に
おいても同様である。
【0014】そして、工程3でこのようにして形成した
電極パターン20,21上に印刷等で正温度係数抵抗体
30を形成し、これを例えば850°Cで約十分間加熱
焼成する抵抗体形成工程を実行する。この抵抗体30を
形成した状態を図3に示す。本実施例では、この抵抗体
30は、両端部が互いに電極パターン20,21に重な
りあうようアルミナ基板10の中央部に形成されてい
る。これは、後述する様に、正温度係数素子の上に配設
される電子部品位置をカバーすれば足りるからである。
【0015】続いて工程4で、電極パターン20,21
の両アルミナ基板10端部位置の一部リード部を除く抵
抗体30の形成面を含むアルミナ基板10の表面の略全
面に絶縁膜ペーストを印刷/エツチング等の方法で形成
する。そして例えば850°Cで約十分間加熱焼成して
絶縁膜40を形成する絶縁膜形成工程を実行する。そし
て最後に検査工程5を実行して、素子を完成させる。ま
た、工程4又は工程5実行後に、必要に応じて正温度係
数素子を1つのチツプ毎に分離成形する。例えば、同時
に多数の正温度係数素子を一括製作した場合には、ここ
で、個々のチツプ毎に分離成形し、1つのチツプ毎に製
作した場合には周辺部の整形等を行う。
【0016】この様にして製作した本実施例のチツプ正
温度係数素子は、例えば、略幅10mm、略長さ11.
5mmに形成する。以上の様にした検査工程5実行後の
素子完成状態を図4に示す。図4に示す様に、アルミナ
基板10の表面は電極パターンの端部の外部接続用のリ
ード部分20a,21aを除いて絶縁膜40で被覆され
ている。
【0017】なお、上述した例では、電極20,21の
焼成、抵抗体30の焼成及び絶縁膜の焼成を各工程毎
に、それぞれ別個に行う例を示したが、本実施例はこの
例に限るものではなく、各形成工程では焼成を行わず、
絶縁膜40パターンを印刷等で形成後に一括して焼成し
ても、任意の2つをまとめて焼成してもよい。さらに、
上述した電極20,21はエツチング及び焼成等により
形成するのではなく、真空蒸着等の真空薄膜方式により
形成しても、また、メツキ等により形成しても良いこと
は勿論である。
【0018】そして、このようにして製造した正温度係
数素子(以下「PTC素子」と称す)の絶縁膜上に例え
ば、コンデンサ、抵抗器、コイル、水晶振動子等のパツ
シブ素子、又はトランジスタ、ハイブリツドIC、マル
チレイヤハイブリツドIC、LSI等のIC(集積回
路)等のアクテイブ素子を含む電子回路(電子部品)を
搭載することにより、この搭載電子部品の動作温度環境
を一定化させることができる。そして、この電子部品の
搭載したのちにリード部を除いて一体にモールドしてハ
イブリツド素子とし、該素子を用いて製品を作ることに
より、動作の安定したした製品とすることができる。
【0019】この抵抗体30の到達最高温度は、抵抗体
30の構成材料の条件により定まり、上述した本実施例
の材料においては、約80°Cである。従つて、加熱温
度をTb、加熱上限温度をTmとすると、少なくともT
b≦Tmを維持することが必要になる。なお、本実施例
のPTC素子は、周囲温度(Ta)が−60°C〜約8
0°Cでの使用を前提にしている。
【0020】この場合の抵抗体30の温度−抵抗特性は
図5に示す特性となる。即ち、図5に示すΔTaで示す
区間においては、略〔R∝T・・・(式1)〕の関係と
なる。以上の様にして形成したPTC素子の抵抗体30
に、例えば図6に示す様に電源電圧Vの定電圧電源を接
続し、電流Iを流すと、抵抗体30が発熱する。この発
熱量をQ(ジユール)とすると、Q=I2 Rtで示され
る。このジユール熱Qの発生にともなつて、下部のアル
ミナ基板10、絶縁膜40の温度も上昇する。すると、
抵抗体30の抵抗値は図5に示す様に上述した式1の関
係より徐々に増加していく。このため、電圧Vが一定で
あれば、上限温度Tmに近づく際には、流れる電流値は
抵抗値の増加に対応して少なくなる。
【0021】この結果、発熱量Qも小さくなり、温度が
下がる現象が生ずる。しかしながら、このようにして抵
抗体30の温度が下がると、式1より抵抗値Rが小さく
なり、(I=V/R)の関係より流れる電流値は増加
し、再び温度が上昇することになる。即ち、上限温度近
くの温度で細かい上下を繰り返すことになる。しかし、
この温度リツプル(ΔTH )はさほど大きなものではな
く、例えば特別の対策を取らなくともプラスマイナス1
°C程度に抑えることができる。
【0022】〔第2実施例〕なお、以上の説明における
PTC素子をハイブリツド素子に適用した本発明に係る
第2実施例の詳細を図7〜図10を参照して以下に説明
する。図7は第2実施例の製造工程を示す図、図8は導
電パターン形成状態を示す図、図9は上部部品であるI
Cを積載した状態を示す図、図10は図9の側面図であ
る。
【0023】まず、図1に示す製造工程11で、上述し
た第1実施例で製作したPTC素子の絶縁膜40上に、
工程2の電極パターンと同様の材料、及び同様の形成方
法で例えば図8に示す導電パターン50を形成する。こ
の導電パターンは積載する部品の形状、部品の接続端子
部の形状に合わせたパターンであることは勿論である。
【0024】続いてチツプ部品積載工程12で絶縁膜4
0の直ぐ上に積載する電子部品を積載する。この積載チ
ツプ部品は、コンデンサ、抵抗器、コイル、ハイブリツ
ドIC、マルチレイヤハイブリツドIC、LSI等任意
の部品でよい。例えば、図9に鎖線で示す60の位置に
マルチレイヤハイブリツドICを積載し、該ICのリー
ドを導電パターンの所定位置に半田付け等で電気的に導
通状態を保つように固着する。この時に、この積載チツ
プ部品の上部に本例の如くに更に他の電子部品を載置す
るような場合には、この積載チツプ部品の上部に他の電
子部品用の導電パターンを配設しておくことが望まし
い。この様にしておくことにより、上部に積載される電
子部品の制約が大幅に緩和される。
【0025】そして、さらに上部部品積載工程13で、
チツプ部品積載工程12で積載したチツプ部品60の上
に、上部部品(例えばIC)を載置する。本実施例で
は、図9に示す様に、チツプ部品60の上面に、予め上
部部品用の導電パターン(一部のみ図示し、他は省略)
70を形成している。このため、工程12において、既
に絶縁膜40上の導電パターン50との接続は全て完了
している。従つて、工程13では、チツプ部品60上の
導電パターン70と上部部品のリードとを位置合わせし
て載置し、半田付け等により電気的接続状態を維持する
状態で固着する。この上部部品を固着した状態の平面図
を図9に、側面図を図10に示す。なお、この上部部品
は図9、図10に示すICに限定されるものではなく、
コンデンサ、抵抗器、コイル、ハイブリツドIC、マル
チレイヤハイブリツドIC、LSI等任意の部品を搭載
できることは勿論である。
【0026】なお、以上の工程では、チツプ部品60を
絶縁膜40上に固定してから上部部品70をチツプ部品
60上に載置、固定する例について説明した。しかし、
この部品載置順序は以上の例に限定されるものではな
く、予めチツプ部品70上に導電パターンを形成したの
ち、絶縁膜40上に載置する前に、上部部品70をチツ
プ部品60上に載置・固定する工程を行い(工程13を
工程12の前に実行し)、しかる後に工程12を実行し
てもよい。
【0027】その後外装工程14で絶縁膜40端部の外
部リード部に実装基板への接続用のリード75を半田付
け等により取り付ける。そしてその後、必要に応じて積
載部品を一体にモールドし、本実施例のPTC素子の上
に第1層と第2層の電子部品が一体となつた多層混成I
Cとする。このモールドした状態は図9及び図10にお
いて鎖線で示す80の状態である。図10に示す如く、
本実施例のPTC素子が発熱するため、リード75の足
を長くし、実装基板と本実施例PTC素子下部との間に
所定の間隔が開くようにする。なお、同時に多数のチツ
プを一括製作した場合には、ここで、個々のチツプ毎に
分離成形し、1つのチツプ毎に製作した場合には周辺部
の整形する処理も同時に行う。
【0028】そして最後に検査工程15を実行して最終
製品とする。なお、この検査工程15は、最後に一括し
て行つても、ある程度の工程実行後に順次行つてもよ
い。
【0029】上述したようにしてハイブリツド素子を形
成した場合には、電流Iを流した時に、以下に短時間に
最終目的の温度(例えば80°Cに到達させることがで
きるかは素子の安定化までの時間に直接影響する。この
ため、できるだけ早い時間で(例えば2〜3秒程度で)
最終目標温度にするために、アルミナ基板10又は抵抗
体材料等として、放熱しにくい、黒色又は黒色系のもの
を使用することが望ましい。
【0030】以上の様にして製造したPTC素子は、容
易に一定温度に制御できるため、上述のハイブリツドI
Cとして用いる他に、ヒータ又はヒータプレートとして
用いることができる。また、薄膜又は厚膜抵抗器として
用いることもできる。更に、電極パターン及び抵抗体の
形成パターンを所望するパターンにすることにより、ラ
ダーネツトワーク状の、例えば図11に示す如き抵抗器
とすることも、極めて容易にできる。
【0031】〔第3実施例〕以上の説明は、特別の温度
コントロールを行わないで、素子の材料で定まる特定の
温度に自動的に収束させる例について説明した。しか
し、本発明は以上の例に限定されるものではなく、PT
C素子に更に温度を検出する温度検出部を備える構成と
し、該温度検出部で素子温度を検出して、素子に流す電
流を制御することにより、素子の抵抗体材料に係わら
ず、該素子の材料で定まる最高温度以下の任意の温度に
制御させることもできる。
【0032】以上の温度検出部を備える本発明に係る第
3の実施例を以下説明する。図12は第3実施例を説明
する図であり、上述した第1の実施例の図6に対応する
図である。図12においては、PTC素子100には、
アルミナ基板10上に、抵抗体102と共にPTC素子
の温度を検出する温度検出層であるサーミスタ101を
配設し、該サーミスタ101でPTC素子100の温度
を検出し、電源Vを制御して抵抗体102に流す温度を
制御して所望温度に制御するものである。
【0033】〔第4実施例〕また、以上の説明は主にP
TC素子上に、ハイブリツドICを含む他の電子部品を
搭載する例について説明した。しかし、本発明は以上の
例に限定されるものではなく、以上の説明の様にして製
造したPTC素子をヒータプレートとして用い、このヒ
ータプレート上に形成しようとする所望の素子材料(例
えば、抵抗、コンデンサ、又はコイル等)を印刷、焼結
等して形成してもよい。この場合にもこのようにして形
成した素子の温度を一定に保つことができ、動作環境に
影響されない、動作の安定した素子(装置)を提供でき
る。
【0034】以下、第1実施例で形成したPTC素子を
ヒータプレートとして、その上に一例として抵抗器を形
成する本発明に係る第4実施例を説明する。図13は第
4実施例の製造工程を示す図であり、図14は第4実施
例の素子段階での完成状態を模式的に示す図、図15は
図14のA−A面断面図である。以下、図13〜図15
を参照して第4実施例を説明する。
【0035】本実施例ではアルミナ基板10の形状が、
両側面で2箇所に渡り半円状に切り欠かれており、それ
ぞれの一方側面に下部のPTC素子用の電極20,21
を配し、他方側面に上部抵抗素子用の電極120,12
1を配している。また、本実施例素子を基板に実装する
時のために、アルミナ基板10の背面端部近傍にも導体
パターン150,151を配設している。この導体パタ
ーン150は表面の導電パターン121と導通状態であ
り、電極パターン21と導体パターン151とが導通状
態である。しかし、この背面の導体パターンの配設は自
由である。
【0036】図13において、工程1〜工程5までは、
配設パターンを除いて上述した第1実施例の工程1〜工
程5とまつたく同一の工程である。このため、同様部位
には同一参照符号を付し、係る工程の詳細説明は重複す
るため省略する。第4実施例では、工程22で、工程5
までで形成したPTC素子の絶縁膜40上に、抵抗器の
リードその他のための導体パターン120,121を形
成する。続いて工程23で所望素子(本実施例では抵抗
器)形成工程を実行する。本工程においては、公知の抵
抗材料ペーストを、先の工程22で形成した両導体パタ
ーン120,120間に、印刷等の任意の方法で形成す
る。そしてこの抵抗パターンの印刷を複数回行う場合に
は、必要に応じて係る形成パターン部分を乾燥させ、乾
燥後に再び次の抵抗パターンを印刷して乾燥させる処理
を行い、以上の処理を必要回数繰り返せばよい。これに
より、導体パターン120,121間に所望の抵抗パタ
ーンを形成できる。続いてこのようにして形成した抵抗
パターン130を、例えば850°Cで約10分間加熱
焼成する。
【0037】そして、必要に応じてこのようにして形成
した抵抗体130上にオーバガラス140を印刷等によ
り、抵抗体130を覆う様に形成し、所定温度で所定時
間焼成する。なお、このオーバガラス140は、抵抗体
130の全上面を被覆するのではなく、次の工程24に
おけるトリミング工程でのトリミングの可能性のある箇
所を除いて被覆してもよい。また、以上の加熱焼成は個
々の工程毎に行うのではなく、最後に一括して焼成して
もよい。
【0038】次にトリミング工程24で工程23で形成
した抵抗器の抵抗値を測定し、所望抵抗値範囲に無い場
合には、抵抗体130の一部を削除等して公知のトリミ
ング工程を実行する。図14に鎖線で示すのが、抵抗体
130中のトリミングの可能性のある箇所である。この
トリミング工程により形成する抵抗の抵抗値を所望の抵
抗値範囲にできる。なお、このトリミング工程24をレ
ーザトリミングで行う場合には、切削時の発熱に対する
対策を施すことが望ましい。例えば、温度の低い空気を
吹きつける事により、全体を冷却させて熱の影響を防げ
ばよい。
【0039】本実施例では、トリミング処理を施して抵
抗値の調整を行うため、抵抗値のバラツキを略プラスマ
イナス5%以内に抑えることができる。また、この場合
にも、後での抵抗値調整が可能なため、高精度での電極
及び抵抗体130の印刷の必要性がなく、量産効果も高
まる。そして、次に外装仕上げ工程25で、両側面部分
の電極位置を除いた部位を必要に応じて積載部品を一体
にモールドし、本実施例のPTC素子の上に所望の抵抗
値を有する抵抗が一体となつた多層チツプとする。な
お、例えば、同時に多数のチツプを一括製作した場合に
は、ここで、個々のチツプ毎に分離成形し、1つのチツ
プ毎に製作した場合には周辺部の整形する処理も同時に
行う。
【0040】この様にして製作した本実施例の多層チツ
プは、例えば、略幅1.6mmプラスマイナス0.2m
m、略長さ1.6mmプラスマイナス0.2mm、アル
ミナ基板10の厚さ略0.4mm、電極部の厚さ略10
μmに形成する。そして、続く外装仕上げ工程25で、
両側面部分の電極位置を除いた部位を必要に応じて積載
部品を一体にモールドし、本実施例のPTC素子の上に
所望の抵抗値を有する抵抗が一体となつた多層チツプと
する。
【0041】そして最後に検査工程26を実行して最終
製品とする。なお、この検査工程26は、最後に一括し
て行つても、ある程度の工程実行後に順次行つてもよ
い。なお、以上の説明はPTC素子をヒータプレートと
し、その上に抵抗を形成する例について説明した。しか
し、このヒータプレート上に形成されるのは抵抗に限る
ものではなく、上述したコンデンサ、コイル等、任意の
素子とすることができる。コイルのみを形成する場合に
は、絶縁膜(40μm)上に金属導体材料によりコイル
パターンを印刷等で形成し、これを焼成して被覆等すれ
ばよい。
【0042】また、ヒータプレート上にコンデンサの又
はコンデンサとコイルとの複合素子を形成する場合に
は、以下の工程を実行すればよい。即ち、まず下部のコ
ンデンサ下部電極パターンを含む下部導体パターンの印
刷・焼成を行う。続いて誘電体の印刷・乾燥工程、必要
に応じた焼成工程を行なう。そしてその後に誘電体の上
部にコイルパターン、コンデンサ上部電極パターンを含
む上部誘電体パターンを形成・焼成する。最後にこのよ
うにして形成したチツプの検査を行う。以上の工程によ
り、ヒータプレート上にコンデンサとコイルとの複合素
子を形成することができる。
【0043】以上の様にして製造した第4実施例のチツ
プを実際の基板に実装する方法を以下に説明する。以下
の説明は第3実施例を例に説明するが、第1実施例、第
2実施例での同様の方法で実装可能である。しかし、実
装方法は以下の例に何ら限定されるものではなく、任意
の方法で実装可能なことは勿論である。
【0044】本実施例の多層チツプ(200)の基板へ
の実装状態の斜視図を図16に、基板への固定フレーム
の展開図を図17に、基板への実装状態の側面図を図1
8に、電極部分の接続状態を示す断面図を図19に示
す。以上の各図を参照して本実施例の実装方法を以下に
説明する。各図において、300は固定フレームであ
り、多層チツプの熱を効率よく放熱できるように熱伝導
率の高い金属等で構成し、基板400との接続固定部も
熱伝導率が良くなるように半田付け等で固定するのが望
ましい。350は本実施例多層チツプ200の各電極部
と実装基板表面の対応する接続パターンとを電気的に接
続するとともに同時に固定効果を奏する半田付け部分で
ある。
【0045】実装基板400への固定フレーム300は
図17の展開図に示す様に、実装基板400への固定部
301、サイド折り曲げ部302、多層チツプ上端を係
止する爪部303、多層チツプ下端を係止する外縁部3
04より構成されており、サイド折り曲げ部302は容
易に折り曲げられられるよう幅が狭く構成されている。
同様に、爪部303も折り曲げ容易なように幅を狭く構
成している。なお、外縁部304は、最も最初に折り曲
げるため、比較的折り曲げが容易なため、特別に幅を狭
く構成していない。
【0046】固定フレーム300の折り曲げ箇所は図1
7に示すB−B部、C−C部、D−D部であり、B−B
部とC−C部との間隔が多層チツプ200の厚さにな
る。又、本実施例においては、サイド折り曲げ部302
の折り曲げにおいては、少なくとも固定部301を実装
基板400上面に固定したときに、外縁部304下部が
丁度基板400当接状態となるか、または僅かに隙間が
生ずる程度とすることが望ましい。しかしながら、更に
実装基板400と多層チツプ200との間をあけてもよ
い。
【0047】本実施例においては、図19に示すよう
に、多層チツプ200の各電極部20,21,120,
121は、それぞれサイド電極150により、表面の電
極接続部と略対応する裏面接続リード部を有するように
構成している。そして、実際の各電極部20,21,1
20,121は、それぞれのサイド電極150を介して
実装基板400上に配設される接続パターンと半田付け
されることになる(350)。なお、この半田付け35
0は、実装基板上の対応パターンと電気的に接続するも
のであれば足り、多層チツプ200の下部電極位置にリ
ードを設け、該リードを介して接続するものであつても
よい。これにより、本実施例PTC素子200下部と実
装基板との間隔dを更に開けることができ、温度制御を
容易に行えるとともに、他への影響を軽減することがで
きる。
【0048】〔第5実施例〕以上の説明では、多層チツ
プ200の一方側面端部にPTC素子用の電極を配設
し、他方に抵抗300の電極を配設し、該電極パターン
をいずれも多層チツプの裏面の実装基板面で半田付けし
て接続していた。しかし、固定フレーム300により実
装基板400に固定するためだけに使用するのは無駄が
多く、該固定フレームを導電性材料で構成し、多層チツ
プ200の電極部と基板との接続のために使用すること
ができれば更に効率のよい実装が行える。このように、
固定フレーム300を導電性材料で構成し、電気的接続
部材として使用する本発明に係る第5実施例を図20及
び図21を参照して以下に説明する。
【0049】図20は本発明に係る第5実施例の基板実
装状態に形成した状態を示す平面図、図21は図20の
X−X面の左半分の断面図であり、実装基板400と固
定用フレーム300の爪部303、及び外縁部304の
接続状態を示している。図20に示す様に、他の実施例
においては、多層チツプ製造時に、一方側面間の、例え
ば固定フレーム300で挟み込む側面間にPTC素子に
よりヒータプレートを形成し、他方側面間に抵抗130
を形成する。なお、この形成は、少なくとも一対の電極
部がそれぞれ対向する側面のみに形成されている状態で
あれば良い。図20においては、図の左右の側面にヒー
タプレート用の電極20,21が配設され、図の上下の
側面にヒータプレート上の抵抗用の電極120,121
がそれぞれ形成されている。
【0050】そして、ヒータプレート用の電極部は、図
19に示す如くのサイド電極150は不要である。そし
て、図20の上下側面に設けられている抵抗130用の
電極120,121は、図19に示す上述実施例と全く
同様の接続状態で実装基板400上の対応導電パターン
に半田付け等により固定される。一方、ヒータプレート
用の電極20,21部分は一方の端部略全面が1つの電
極であり、外縁部304と爪部303で挟持されるいず
れかの面に電極パターンを配設すれば、固定部301部
分を介して実装基板400上の対応導電パターンと電気
的に接続することができる。このため、図21に示す例
では、PTC素子30用の電極パターン20は上面のみ
配設されてだけである。そして、固定部301において
も半田付け等により実装基板400上の導電パターンと
接続されている。本実施例においても、実装基板400
と多層チツプのアルミナ基板10下部との間隔dは固定
フレーム300の厚さに限定されるものではなく、任意
の間隔としてよいことは勿論である。 〔第6実施例〕以上の説明におけるPTC素子の上に電
子回路等を載置しても、該PTC素子の電極間に電流を
流すことにより、電子回路部分の温度を略一定とでき
る。しかし、載置される電子回路の性質などにより、P
TC素子の熱分布が完全に均一にならない場合も考えら
れる。このようなPTC素子における熱の分布が更に均
一化するようにした本発明に係る第6実施例を図22を
参照して以下に説明する。図22はPTC素子の電子回
路等の非配設面に平板状の金属板プレートを固着し、素
子全体の熱分布の均一化をははかつた、本発明に係る第
6実施例を示している。第6実施例においては、PTC
素子500の電極502,503配設面の裏面(図22
における下側面)に熱伝導率のよい金属板を固着し、図
22に示すPTC素子500の電極502,503間に
所定電流を流した時に、該PTC素子における熱分布が
均一に成るように構成した。そして、図22に符号50
5で示す電極502,503の配設された面の電極50
2,503で挟まれた領域に電子回路、電子部品等を載
置することにより、該領域の熱分布が更に均一化する。
このため、PTC素子500の領域505に取り付けら
れた電子回路等の各部分の環境温度が回路の各部分で同
じとなり、回路特性等の安定した、信頼性の高いものと
することができる。 〔第7実施例〕更に、電子回路、電子部品の周囲温度環
境を均一化した本発明に係る第7実施例を図23を参照
して以下に説明する。図23は本発明に係る第7実施例
のPTC素子を構成するプレートの構成を示す図であ
る。図23に示すように、PTC素子それ自体の構成は
上述した図22に示す第6実施例と略同様な構成であ
る。しかしながら、第7実施例においては、PTC素子
501の電極502,503配設面に電子回路等を配設
するのではなく、PTC素子501の側面よりPTC素
子内部をくり抜き、箱状に構成し、該くり抜き部分51
0内に図23に矢印Aで示す様に電子回路等自体を挿入
する。このように構成することにより、電子回路等の上
下左右、及び斜め方向を含むすべての方向より熱が加わ
ることになり、箱形状PTC素子内部に配設された電子
回路等の周囲環境温度が均一となり、電子回路等の温度
分布も一定温度とできる。これにより、環境温度により
回路等の特性が変化するようなものであつても、その特
性を一定にすることができ、信頼性の高い、安定した動
作が可能となる。
【0051】以上説明した実施例によれば、更に実装基
板への実装の容易なヒータプレートにより動作温度の安
定した多層チツプが提供できる。以上の実装方法は、多
層チツプの構成やリード部分の数などに限定されるもの
ではなく、ハイブリツドIC等任意の構成に適用可能で
ある。以上説明した各実施例によれば、少なくとも常温
以上の温度において、PTC素子を利用して、電子部品
が正常に動作する範囲の温度(例えば50°C〜80°
Cまでの温度)に電子部品や電子回路を加熱し、かつこ
の温度を一定とすることにより、その一定温度中で電子
部品、電子回路などを安定的に動作させることができ
る。なお、この安定的に動作させることのできる電子部
品等は、具体的には,少なくとも例えばIC、トランジ
スタ、ダイオード、コイル(L)、コンデンサ(C)、
抵抗(R)、ハイブリツドIC等のすべての部品が含ま
れる。そして更に、これらの部品を採用し、また、ハイ
ブリツドとして多層に造りこむ(即ち、多層化する)品
物をも含まれる。
【0052】
【発明の効果】以上説明した様に本発明によれば、電極
間に所定電力を供給することにより、所定温度に自動制
御する事が可能であり、周囲温度等に影響されない、信
頼性の高い製品の供給を可能とする。本発明に重畳して
所望電子部品を積載したり、又は一体に形成しても、あ
るいは、直接他の素子を形成しても、周囲環境に殆ど影
響されずに、容易に動作温度を一定に制御でき、常に一
定の動作環境を提供できる。この為、本発明を製品に組
み込むことにより周囲温度等の動作環境に影響されな
い、信頼性の高い装置とすることができる。
【図面の簡単な説明】
【図1】本発明に係る第1実施例の正温度係数素子の製
造工程図である。
【図2】本実施例の正温度係数素子の電極部形成状態を
示す図である。
【図3】本実施例の正温度係数抵抗体の形成状態を示す
図である。
【図4】本実施例の正温度係数素子の絶縁膜を形成した
状態(本実施例の正温度係数素子の完成状態)を示す図
である。
【図5】本実施例の抵抗体の温度−抵抗値との関係を示
す図である。
【図6】本実施例の基本動作を説明する図である。
【図7】本発明に係る第2実施例の正温度係数素子を応
用した多層チツプの製造工程図である。
【図8】第2実施例の正温度係数素子の絶縁膜上に積載
電子部品の電極部を形成した状態を示す図である。
【図9】第2実施例の正温度係数素子の絶縁膜上に電子
部品を積載して固定した状態を示す図である。
【図10】第2実施例の正温度係数素子の絶縁膜上に電
子部品を積載した後、一体にモールドしてリードを付け
た状態を示す図である。
【図11】本実施例をラダーネツトワーク状の抵抗器に
応用した例を示す図である。
【図12】本発明に係る第3実施例の基本動作を説明す
る図である。
【図13】本発明に係る第4実施例の正温度係数素子を
応用した多層チツプの製造工程図である。
【図14】第4実施例の素子段階での完成状態を模式的
に示す図である。
【図15】図14のA−A面断面図である。
【図16】第4実施例の多層チツプの基板への実装状態
を示す斜視図である。
【図17】第4実施例を基板に固定する固定フレームの
展開図である。
【図18】第4実施例のへの実装状態の電極部分の固定
状態を示す側面図である。
【図19】第4実施例のへの実装状態の電極部分の接続
状態を示す断面図である。
【図20】本発明に係る第5実施例の基板実装状態を説
明する平面図である。
【図21】図20のX−X面の左半分の断面図である。
【図22】PTC素子の電子回路等の非配設面に平板状
の金属板プレートを固着し、素子全体の熱分布の均一化
をははかつた、本発明に係る第6実施例を示す図であ
る。
【図23】本発明に係る第7実施例のPTC素子を構成
するプレートの構成を示す図である。
【符号の説明】
10 アルミナ基板 20,21,50,120,121,502,503
電極パターン 30,501 正温度係数素子 40 絶縁膜 60,70 積載電子部品(IC) 75 リード 101 温度検出部 130 抵抗 140 オーバガラス 300 固定フレーム 301 固定部 303 爪部 304 外縁部 350 半田 400 実装基板 504 金属板 510 くり抜き部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 香山 隆司 長野県伊那市大字伊那3672番地 コーア株 式会社内

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 所定大きさの絶縁基板と、該絶縁基板の
    少なくとも両端部に電極を形成し、該電極の少なくとも
    1部を除いた他の部分に重畳するように少なくとも正の
    温度係数を有する抵抗体層を形成して周囲温度に無関係
    に常に略一定温度となるプレートを形成し、前記抵抗体
    層の上部に絶縁体層を形成し、更に該絶縁層の上部に電
    子回路を形成したことを特徴とする正温度係数素子。
  2. 【請求項2】 絶縁基板をアルミナ基板とし、電極は銀
    −パラジウム系厚膜グレース等の導電性厚膜グレースに
    より、正の温度係数を有する抵抗体層はチタン酸バリウ
    ム等を主成分とする厚膜ペーストにより形成することを
    特徴とする請求項1記載の正温度係数素子。
  3. 【請求項3】 電源印加により表面温度が一定温度と
    成ることを特徴とする請求項1記載の正温度係数素子。
  4. 【請求項4】 所定大きさの絶縁基板の少なくとも両
    端部に電極パターンを形成する電極形成工程と、 該電極形成工程で形成された電極パターンの少なくとも
    1部を含む前記絶縁基板の電極間に正温度係数を有する
    抵抗体層を形成する抵抗体形成工程と、 該抵抗体層の少なくとも上部に絶縁膜を形成する絶縁膜
    形成工程と、該絶縁膜上にパツシブ素子又はアクテイブ
    素子を形成する素子形成工程よりなることを特徴とする
    正温度係数素子の製造方法。
  5. 【請求項5】 請求項1記載の正温度係数素子絶縁膜
    上に電子部品を載置することを特徴とする正温度係数素
    子の応用素子。
  6. 【請求項6】 電源印加後、きわめて短時間にプレー
    トが一定温度に飽和するような構造を持つた正温度係数
    素子による箱形状又は平板形状とすることを特徴とする
    正温度係数素子の応用素子。
JP4090850A 1992-04-10 1992-04-10 正温度係数素子、その応用素子及びその製造方法 Pending JPH05291002A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4090850A JPH05291002A (ja) 1992-04-10 1992-04-10 正温度係数素子、その応用素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4090850A JPH05291002A (ja) 1992-04-10 1992-04-10 正温度係数素子、その応用素子及びその製造方法

Publications (1)

Publication Number Publication Date
JPH05291002A true JPH05291002A (ja) 1993-11-05

Family

ID=14010062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4090850A Pending JPH05291002A (ja) 1992-04-10 1992-04-10 正温度係数素子、その応用素子及びその製造方法

Country Status (1)

Country Link
JP (1) JPH05291002A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100505475B1 (ko) * 2002-11-28 2005-08-04 엘에스전선 주식회사 전극이 동일한 면에 위치한 피티씨 서미스터 및 그 제조방법
US10083781B2 (en) 2015-10-30 2018-09-25 Vishay Dale Electronics, Llc Surface mount resistors and methods of manufacturing same
US10438729B2 (en) 2017-11-10 2019-10-08 Vishay Dale Electronics, Llc Resistor with upper surface heat dissipation

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100505475B1 (ko) * 2002-11-28 2005-08-04 엘에스전선 주식회사 전극이 동일한 면에 위치한 피티씨 서미스터 및 그 제조방법
US10083781B2 (en) 2015-10-30 2018-09-25 Vishay Dale Electronics, Llc Surface mount resistors and methods of manufacturing same
US10418157B2 (en) 2015-10-30 2019-09-17 Vishay Dale Electronics, Llc Surface mount resistors and methods of manufacturing same
US10438729B2 (en) 2017-11-10 2019-10-08 Vishay Dale Electronics, Llc Resistor with upper surface heat dissipation

Similar Documents

Publication Publication Date Title
JPH01109250A (ja) ガスセンサ
US10008310B1 (en) Resistor element, method of manufacturing the same, and resistor element assembly
JPH05291002A (ja) 正温度係数素子、その応用素子及びその製造方法
JP4120633B2 (ja) シート状回路基板
JPH0595071U (ja) 厚膜回路基板
JP4777764B2 (ja) 温度補償回路基板の製造方法
JPH08102403A (ja) 抵抗器およびその製造方法
JP2020119860A (ja) ヒータおよびカメラモジュール
US20080190656A1 (en) Trimming Of Embedded Passive Components Using Pulsed Heating
JPH06224527A (ja) 回路基板
US20210307118A1 (en) Heater having flexible printed wiring board and method for manufacturing same
US20010051212A1 (en) Method for adjusting temperature coefficient of resistance of temperature-measuring resistive element
JP3165517B2 (ja) 回路装置
JP3406690B2 (ja) ライン型加熱体における温度検出素子の形成方法
JP2020119879A (ja) ヒータおよびカメラモジュール
JP2002198630A (ja) 電子部品搭載基板
JPH0637252A (ja) 厚膜抵抗体のトリミング方法
JPH05152133A (ja) インダクタンス部品用グリーンシートおよびそれを用いたインダクタンス部品
JPH1117047A (ja) 電子部品搭載用基板
JP2004207526A (ja) 複合電子部品及びその特性調整方法
JPH06310305A (ja) 傍熱形チップサーミスタ
JPH0569977U (ja) 多層回路基板
TW569014B (en) Manufacturing method of micro-type current sensor with low-voltage and low-impedance
JPH06119965A (ja) 抵抗発熱体の製造方法
JPH0142333Y2 (ja)

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010926