JPH0528836B2 - - Google Patents
Info
- Publication number
- JPH0528836B2 JPH0528836B2 JP59229219A JP22921984A JPH0528836B2 JP H0528836 B2 JPH0528836 B2 JP H0528836B2 JP 59229219 A JP59229219 A JP 59229219A JP 22921984 A JP22921984 A JP 22921984A JP H0528836 B2 JPH0528836 B2 JP H0528836B2
- Authority
- JP
- Japan
- Prior art keywords
- character
- display
- memory
- address
- character generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 230000002457 bidirectional effect Effects 0.000 description 3
- 101100141323 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RNR2 gene Proteins 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/30—Hydrogen technology
- Y02E60/50—Fuel cells
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、デイスプレイシステムにおけるメモ
リアクセス制御方式に関する。
リアクセス制御方式に関する。
計算機とオペレータのマンマシンインタフエー
スを司どる表示装置が出力装置として頻繁に使用
される。マイクロプロセツサによるコントロール
の下、CRTデイスプレイにキヤラクタ単位で文
字を表示する表示装置は、通常、その文字情報を
記憶するメモリと、そのメモリから文字コードを
読み出し、文字フオントに変換するキヤラクタジ
エネレータとその表示情報を１文字ずつ取り出
し、CRTデイスプレイに出力するシフトレジス
タから構成される。上記キヤラクタジエネレータ
はリードオンリメモリ（ROM）又はスタテイツ
クタイプのランダムアクセスメモリ（SRAM）
が使用され、表示タイミングにあわせて文字情報
が記憶されるメモリから出力される文字情報をア
ドレスとして得、パターンデータとして表示情報
を出力していた。
スを司どる表示装置が出力装置として頻繁に使用
される。マイクロプロセツサによるコントロール
の下、CRTデイスプレイにキヤラクタ単位で文
字を表示する表示装置は、通常、その文字情報を
記憶するメモリと、そのメモリから文字コードを
読み出し、文字フオントに変換するキヤラクタジ
エネレータとその表示情報を１文字ずつ取り出
し、CRTデイスプレイに出力するシフトレジス
タから構成される。上記キヤラクタジエネレータ
はリードオンリメモリ（ROM）又はスタテイツ
クタイプのランダムアクセスメモリ（SRAM）
が使用され、表示タイミングにあわせて文字情報
が記憶されるメモリから出力される文字情報をア
ドレスとして得、パターンデータとして表示情報
を出力していた。
従つて、キヤラクタジエネレータは文字情報の
種類に応じただけの記憶容量を必要とし、ROM
を使用する場合は全文字種類分の容量が必要とさ
れ、又、RAMを使用する場合にも文字フオント
データを外部メモリから転送することにより容量
を少なくできるものの、表示画面中に表示される
文字の種類分だけ必要としていた。この場合、外
部メモリからの読み込みの回数を少なくして文字
の書き込みのスピードを上げるためにはキヤラク
タジエネレータの容量を多くする必要があり、漢
字表示等、文字の種類が多い場合には高価なステ
イツクタイプのランダムアクセスメモリを使用す
るには不向きであつた。
種類に応じただけの記憶容量を必要とし、ROM
を使用する場合は全文字種類分の容量が必要とさ
れ、又、RAMを使用する場合にも文字フオント
データを外部メモリから転送することにより容量
を少なくできるものの、表示画面中に表示される
文字の種類分だけ必要としていた。この場合、外
部メモリからの読み込みの回数を少なくして文字
の書き込みのスピードを上げるためにはキヤラク
タジエネレータの容量を多くする必要があり、漢
字表示等、文字の種類が多い場合には高価なステ
イツクタイプのランダムアクセスメモリを使用す
るには不向きであつた。
本発明は上記欠点に鑑みてなされたものであ
り、キヤラクタジエネレータとしてダイナミツク
タイプのランダムアクセスメモリを使用し、見か
け上の大容量化を実現し、外部接続されるメモリ
からの読み込みの回数を減らすことによりスピー
デイな文字フオントデータの書き込みを実現する
デイスプレイシステムにおけるメモリアクセス制
御方式を提供することを目的とする。
り、キヤラクタジエネレータとしてダイナミツク
タイプのランダムアクセスメモリを使用し、見か
け上の大容量化を実現し、外部接続されるメモリ
からの読み込みの回数を減らすことによりスピー
デイな文字フオントデータの書き込みを実現する
デイスプレイシステムにおけるメモリアクセス制
御方式を提供することを目的とする。
本発明は上記目的を実現するために、ダイナミ
ツクRAMで構成されるキヤラクタジエネレータ
のメモリリフレツシユを、表示コントローラから
表示のために出力されるアドレス情報に基づいて
行なう構成とした。表示タイミングに応じてカウ
ントアツプされる表示アドレスを、リフレツシユ
のタイミングでアドレスセレクタを介しキヤラク
タジエネレータへ供給することによりメモリリフ
レツシユを行なう。キヤラクタジエネレータに供
給される３つのパスのアドレス切換えを行なうア
ドレスセレクタはタイミング制御回路によりコン
トロールされ、以下の手順に従う。
ツクRAMで構成されるキヤラクタジエネレータ
のメモリリフレツシユを、表示コントローラから
表示のために出力されるアドレス情報に基づいて
行なう構成とした。表示タイミングに応じてカウ
ントアツプされる表示アドレスを、リフレツシユ
のタイミングでアドレスセレクタを介しキヤラク
タジエネレータへ供給することによりメモリリフ
レツシユを行なう。キヤラクタジエネレータに供
給される３つのパスのアドレス切換えを行なうア
ドレスセレクタはタイミング制御回路によりコン
トロールされ、以下の手順に従う。
つまり、CRTの表示期間中、文字コードメモ
リからのコード情報をキヤラクタジエネレータへ
供給し、１文字における１スライス分のデータを
シフトレジスタへロードする。キヤラクタジエネ
レータはシフトレジスタが１ビツト毎データを分
割出力している間、表示コントローラから得られ
るアドレス情報によりキヤラクタジエネレータの
メモリリフレツシユを行なう。非表示期間中は、
文字コードメモリから得られる文字コード情報の
代りにマイクロプロセツサからのアドレス情報を
得、キヤラクタジエネレータの内容更新を行なう
ものである。
リからのコード情報をキヤラクタジエネレータへ
供給し、１文字における１スライス分のデータを
シフトレジスタへロードする。キヤラクタジエネ
レータはシフトレジスタが１ビツト毎データを分
割出力している間、表示コントローラから得られ
るアドレス情報によりキヤラクタジエネレータの
メモリリフレツシユを行なう。非表示期間中は、
文字コードメモリから得られる文字コード情報の
代りにマイクロプロセツサからのアドレス情報を
得、キヤラクタジエネレータの内容更新を行なう
ものである。
このことにより、キヤラクタジエネレータの見
かけの容量を増すことが容易化され、且つ表示情
報のスピーデイな書換えが可能となる。
かけの容量を増すことが容易化され、且つ表示情
報のスピーデイな書換えが可能となる。
以下、図面を使用して本発明に関し詳細に説明
する。
する。
第１図は本発明実施例を示すブロツク図であ
る。図において、１は後述するマイクロプロセツ
サと協働して表示全般を制御するCRTコントロ
ーラである。本発明では、このCRTコントロー
ラ１によつて生成される表示アドレスを用い、後
述するキヤラクタジエネレータRAMのリフレツ
シユを行なう。２は文字コードメモリであり、
CRT６に表示する文字の配列を記憶する。３は
上述したマイクロプロセツサであり、文字コード
メモリ２および後述するキヤラクタジエネレータ
RAM４のメモリ内容の書き換え、読み出しを行
なう。４は上記文字コードメモリ２から得られる
文字コード情報により表示すべき文字フオントデ
ータを出力するキヤラクタジエネレータである。
このキヤラクタジエネレータ４はダナイミツクラ
ンダムアクセスメモリ（Ｄ−RAM）を用いて実
現されており、その内容はマイクロプロセツサ３
により書き換えることが出来る。それが例えば
1000個分の文字フオントを記憶する容量しか存在
しないとしても、後述する外部メモリ７から文字
フオントデータを転送することにより、無限種の
文字に対応する事が出来る。但し、Ｄ−RAMを
用いるため一定期間中にメモリ内容のリフレツシ
ユを行なわねばならない。そのアドレスとして上
述したCRTコントローラ１によつて生成出力さ
れる表示アドレス情報を用いるものである。
る。図において、１は後述するマイクロプロセツ
サと協働して表示全般を制御するCRTコントロ
ーラである。本発明では、このCRTコントロー
ラ１によつて生成される表示アドレスを用い、後
述するキヤラクタジエネレータRAMのリフレツ
シユを行なう。２は文字コードメモリであり、
CRT６に表示する文字の配列を記憶する。３は
上述したマイクロプロセツサであり、文字コード
メモリ２および後述するキヤラクタジエネレータ
RAM４のメモリ内容の書き換え、読み出しを行
なう。４は上記文字コードメモリ２から得られる
文字コード情報により表示すべき文字フオントデ
ータを出力するキヤラクタジエネレータである。
このキヤラクタジエネレータ４はダナイミツクラ
ンダムアクセスメモリ（Ｄ−RAM）を用いて実
現されており、その内容はマイクロプロセツサ３
により書き換えることが出来る。それが例えば
1000個分の文字フオントを記憶する容量しか存在
しないとしても、後述する外部メモリ７から文字
フオントデータを転送することにより、無限種の
文字に対応する事が出来る。但し、Ｄ−RAMを
用いるため一定期間中にメモリ内容のリフレツシ
ユを行なわねばならない。そのアドレスとして上
述したCRTコントローラ１によつて生成出力さ
れる表示アドレス情報を用いるものである。
５はシフトレジスタである。シフトレジスタ５
は、キヤラクタジエネレータ４から得た文字フオ
ントを１ビツトずつ分割してCRT６に送る。
CRT６は上記シフトレジスタ５からのビツト情
報をCRTコントローラ１によつて生成されるコ
ントロール信号に基づき表示する。７は上記マイ
クロプロセツサ１によつてアクセスされ、キヤラ
クタジエネレータ４に記憶されている文字以外の
文字フオントを記憶し、それをキヤラクタジエネ
レータ４に転送するために外部接続される外部メ
モリである。１１はアドレスセレクタである。ア
ドレスセレクタ１１はCRTコントローラ１から
出力される表示のためのアドレス情報とマイクロ
プロセツサ３から出力される文字コードメモリ２
のアクセスアドレスを切り換え文字コードメモリ
２へ供給する。１２は本発明により付加されるア
ドレスセレクタである。アドレスセレクタ１２
は、マイクロプロセツサ３から出力される文字コ
ードメモリ２アクセスのためのアドレスと、表示
のため、文字コードメモリ２から出力される文字
コード情報、およびCRTコントローラ１によつ
て生成出力されるリフレツシユアドレスを切り換
えキヤラクタジエネレータ４へ供給する。両アド
レスセレクタ１１，１２ともタイミングコントロ
ール回路１３により制御される。１３はそのタイ
ミングコントロール回路であり、マイクロプロセ
ツサ３から出力される各メモリアクセス信号によ
り、アドレスセレクタ１１，１２にセレクト信号
を与える。１４，１５はマイクロプロセツサ３と
各メモリ２，４とのデータの受け渡しを行なう双
方向ドライバである。
は、キヤラクタジエネレータ４から得た文字フオ
ントを１ビツトずつ分割してCRT６に送る。
CRT６は上記シフトレジスタ５からのビツト情
報をCRTコントローラ１によつて生成されるコ
ントロール信号に基づき表示する。７は上記マイ
クロプロセツサ１によつてアクセスされ、キヤラ
クタジエネレータ４に記憶されている文字以外の
文字フオントを記憶し、それをキヤラクタジエネ
レータ４に転送するために外部接続される外部メ
モリである。１１はアドレスセレクタである。ア
ドレスセレクタ１１はCRTコントローラ１から
出力される表示のためのアドレス情報とマイクロ
プロセツサ３から出力される文字コードメモリ２
のアクセスアドレスを切り換え文字コードメモリ
２へ供給する。１２は本発明により付加されるア
ドレスセレクタである。アドレスセレクタ１２
は、マイクロプロセツサ３から出力される文字コ
ードメモリ２アクセスのためのアドレスと、表示
のため、文字コードメモリ２から出力される文字
コード情報、およびCRTコントローラ１によつ
て生成出力されるリフレツシユアドレスを切り換
えキヤラクタジエネレータ４へ供給する。両アド
レスセレクタ１１，１２ともタイミングコントロ
ール回路１３により制御される。１３はそのタイ
ミングコントロール回路であり、マイクロプロセ
ツサ３から出力される各メモリアクセス信号によ
り、アドレスセレクタ１１，１２にセレクト信号
を与える。１４，１５はマイクロプロセツサ３と
各メモリ２，４とのデータの受け渡しを行なう双
方向ドライバである。
以下、本発明実施例の動作につき詳細に説明す
る。まず、CRTコントローラ１から出力された
文字アドレスは、アドレスセレクタ１１を介して
文字コードメモリ２にアドレスとして入り、その
アドレスに応じて文字コード情報がデータとして
出力される。これをアドレスセレクタ１２が選択
し、キヤラクタジエネレータ４にアドレスとして
入力する。キヤラクタジエネレータ４はこのアド
レスにより示された文字コードに対応する文字フ
オントをシフトレジスタ５に与え、シフトレジス
タ５はこれを１ビツトずつのビデオ信号として出
力しCRT６へ供給する。CRT６へは他に、CRT
コントローラ１から表示タイミング信号（DISP）
及び同期信号（SYNC）が供給されている。
る。まず、CRTコントローラ１から出力された
文字アドレスは、アドレスセレクタ１１を介して
文字コードメモリ２にアドレスとして入り、その
アドレスに応じて文字コード情報がデータとして
出力される。これをアドレスセレクタ１２が選択
し、キヤラクタジエネレータ４にアドレスとして
入力する。キヤラクタジエネレータ４はこのアド
レスにより示された文字コードに対応する文字フ
オントをシフトレジスタ５に与え、シフトレジス
タ５はこれを１ビツトずつのビデオ信号として出
力しCRT６へ供給する。CRT６へは他に、CRT
コントローラ１から表示タイミング信号（DISP）
及び同期信号（SYNC）が供給されている。
以上がCRT６に対する表示のパスであり、こ
れとは別に各メモリ２，４に対するマイクロプロ
セツサ３のアクセスパスがある。マイクロプロセ
ツサ３から各メモリ２，４に対し供給されるアド
レスはアドレスセレクタ１１，１２によつて選択
出力され、データは双方向ドライバ１４，１５を
通つてやりとりされる。マイクロプロセツサ３は
ランダムアクセス可能な外部メモリ７を別に持つ
ており、このメモリ７からキヤラクタジエネレー
タ４へ一部又は全部の文字フオントを転送する事
により、キヤラクタジエネレータ４が実際に持つ
記憶容量以上の文字フオントを表示させることが
出来る。
れとは別に各メモリ２，４に対するマイクロプロ
セツサ３のアクセスパスがある。マイクロプロセ
ツサ３から各メモリ２，４に対し供給されるアド
レスはアドレスセレクタ１１，１２によつて選択
出力され、データは双方向ドライバ１４，１５を
通つてやりとりされる。マイクロプロセツサ３は
ランダムアクセス可能な外部メモリ７を別に持つ
ており、このメモリ７からキヤラクタジエネレー
タ４へ一部又は全部の文字フオントを転送する事
により、キヤラクタジエネレータ４が実際に持つ
記憶容量以上の文字フオントを表示させることが
出来る。
ところで、CRT６に対する表示とマイクロプ
ロセツサ３によるアクセスの２つのアドレスパス
の切り換えは、タイミングコントロール回路１３
から出力されるセレクト信号に応じて、アドレス
セレクタ１１，１２が行なう。各メモリ２，４に
DRAMを使用する場合はリフレツシユが必要で
あり、もう１つのアドレスパスが必要となる。本
発明では、DRAMで実現されるキヤラクタジエ
ネレータ４はCRTコントローラ１の表示アドレ
スを利用してリフレツシユされる。表示タイミン
グに応じてカウントアツプされるCRTコントロ
ーラ１の表示アドレスを、リフレツシユタイミン
グでアドレスセレクタ１２を通してキヤラクタジ
エネレータ４に入力する事によりリフレツシユを
行なう。キヤラクタジエネレータ４に入力される
上記３つのパスのアドレスの切り換えを行なうア
ドレスセレクタ１２は、タイミングコントロール
回路１３により制御されるが、本発明実施例では
以下に示す手順で切り換えられる。
ロセツサ３によるアクセスの２つのアドレスパス
の切り換えは、タイミングコントロール回路１３
から出力されるセレクト信号に応じて、アドレス
セレクタ１１，１２が行なう。各メモリ２，４に
DRAMを使用する場合はリフレツシユが必要で
あり、もう１つのアドレスパスが必要となる。本
発明では、DRAMで実現されるキヤラクタジエ
ネレータ４はCRTコントローラ１の表示アドレ
スを利用してリフレツシユされる。表示タイミン
グに応じてカウントアツプされるCRTコントロ
ーラ１の表示アドレスを、リフレツシユタイミン
グでアドレスセレクタ１２を通してキヤラクタジ
エネレータ４に入力する事によりリフレツシユを
行なう。キヤラクタジエネレータ４に入力される
上記３つのパスのアドレスの切り換えを行なうア
ドレスセレクタ１２は、タイミングコントロール
回路１３により制御されるが、本発明実施例では
以下に示す手順で切り換えられる。
即ち、CRT６の表示期間中（表示タイミング
信号DISPがONのとき）は、文字コードメモリ
２からの表示コード情報、例えば、漢字コード２
バイトを一度に読み込み、キヤラクタジエネレー
タ４へ供給し、ここでデータ変換がなされ、得ら
れる16ないし24ビツトの文字フオントをシフトレ
ジスタ５へ出力する。キヤラクタジエネレータ４
は、シフトレジスタ５が１ビツト毎データを分割
出力している間、CRTコントローラ１から得ら
れるアドレス情報により、リフレツシユを行な
う。非表示期間中、即ち表示タイミング信号
（DISP）がOFFのときは、文字コードメモリ２
からの表示コード情報のかわりにマイクロプロセ
ツサ３からのアドレスを入力し、キヤラクタジエ
ネレータ４の記憶内容の書き換えを行なう。
信号DISPがONのとき）は、文字コードメモリ
２からの表示コード情報、例えば、漢字コード２
バイトを一度に読み込み、キヤラクタジエネレー
タ４へ供給し、ここでデータ変換がなされ、得ら
れる16ないし24ビツトの文字フオントをシフトレ
ジスタ５へ出力する。キヤラクタジエネレータ４
は、シフトレジスタ５が１ビツト毎データを分割
出力している間、CRTコントローラ１から得ら
れるアドレス情報により、リフレツシユを行な
う。非表示期間中、即ち表示タイミング信号
（DISP）がOFFのときは、文字コードメモリ２
からの表示コード情報のかわりにマイクロプロセ
ツサ３からのアドレスを入力し、キヤラクタジエ
ネレータ４の記憶内容の書き換えを行なう。
以上説明の如く本発明によれば、キヤラクタジ
エネレータにＤ−RAMを使うことにより、文字
コードから文字フオントへの変換用メモリ、即ち
キヤラクタジエネレータの見かけの容量を多くす
ることが容易になる。又、キヤラクタジエネレー
タの書き換えの頻度を低減する事によるスピーデ
イな表示情報の書き換えを可能にする。例えば、
同じ文字フオントを使用するならば文字コードメ
モリの内容を書き換えるだけで、キヤラクタジエ
ネレータの書き換えは必要としない。
エネレータにＤ−RAMを使うことにより、文字
コードから文字フオントへの変換用メモリ、即ち
キヤラクタジエネレータの見かけの容量を多くす
ることが容易になる。又、キヤラクタジエネレー
タの書き換えの頻度を低減する事によるスピーデ
イな表示情報の書き換えを可能にする。例えば、
同じ文字フオントを使用するならば文字コードメ
モリの内容を書き換えるだけで、キヤラクタジエ
ネレータの書き換えは必要としない。
第１図は本発明の実施例を示すブロツク図であ
る。 １……CRTコントローラ、２……文字コード
メモリ、３……マイクロプロセツサ、４……キヤ
ラクタジエネレータ、５……シフトレジスタ、６
……CRT、７……外部メモリ、１１，１２……
アドレスセレクタ、１３……タイミングコントロ
ール回路、１４，１５……双方向ドライバ。
る。 １……CRTコントローラ、２……文字コード
メモリ、３……マイクロプロセツサ、４……キヤ
ラクタジエネレータ、５……シフトレジスタ、６
……CRT、７……外部メモリ、１１，１２……
アドレスセレクタ、１３……タイミングコントロ
ール回路、１４，１５……双方向ドライバ。
Claims (1)
- １ キヤラクタジエネレータとしてダイナミツク
RAMを使用し、マイクロプロセツサによるコン
トロールの下、外部接続されるメモリとの間で文
字フオントデータが転送され、これを表示するデ
イスプレイシステムにおいて、表示コントローラ
により表示のために生成出力されるアドレス情
報、文字コードメモリから出力されるコード情
報、マイクロプロセツサからデータ更新のために
出力されるアドレス情報のそれぞれを入力として
得、いずれか１個を選択して上記キヤラクタジエ
ネレータへ供給するアドレスセレクタを備え、該
アドレスセレクタを介して得られるアドレス情報
を入力として得、文字フオントデータに変換して
シフトレジスタへロードすると共に、表示期間
中、該シフトレジスタによるシリアル変換処理時
上記表示コントローラから得られる表示のための
アドレス情報を使用してキヤラクタジエネレータ
のメモリリフレツシユを行ない、非表示期間中、
上記マイクロプロセツサから出力されるアドレス
情報によりキヤラクタジエネレータの内容更新を
行なうことを特徴とするメモリアクセス制御方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59229219A JPS61107383A (ja) | 1984-10-31 | 1984-10-31 | メモリアクセス制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59229219A JPS61107383A (ja) | 1984-10-31 | 1984-10-31 | メモリアクセス制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61107383A JPS61107383A (ja) | 1986-05-26 |
| JPH0528836B2 true JPH0528836B2 (ja) | 1993-04-27 |
Family
ID=16888690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59229219A Granted JPS61107383A (ja) | 1984-10-31 | 1984-10-31 | メモリアクセス制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61107383A (ja) |
-
1984
- 1984-10-31 JP JP59229219A patent/JPS61107383A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61107383A (ja) | 1986-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0411464A2 (en) | Flat panel display controller using dual-port memory | |
| US4876663A (en) | Display interface system using buffered VDRAMs and plural shift registers for data rate control between data source and display | |
| US5945974A (en) | Display controller with integrated half frame buffer and systems and methods using the same | |
| US6005537A (en) | Liquid-crystal display control apparatus | |
| US4737780A (en) | Display control circuit for reading display data from a video RAM constituted by a dynamic RAM, thereby refreshing memory cells of the video RAM | |
| EP0250713A2 (en) | Character generator-based graphics apparatus | |
| US5742298A (en) | 64 bit wide video front cache | |
| JPH11510620A (ja) | 統合されたシステム／フレームバッファメモリ及びシステム、ならびにそれらの使用方法 | |
| US4772883A (en) | CRT display control system | |
| JPH0528836B2 (ja) | ||
| US5699498A (en) | Technique and apparatus for color expansion into a non-aligned 24 bit RGB color-space format | |
| EP0420291B1 (en) | Display control device | |
| US5416499A (en) | Bit map display controlling apparatus | |
| JPS6338715B2 (ja) | ||
| JPH071425B2 (ja) | ラスタ走査表示システム | |
| KR100333709B1 (ko) | 브이지에이메모리구조 | |
| KR100195275B1 (ko) | 액정디스플레이 세그먼트핀 확장 방법 | |
| JPH0227677B2 (ja) | ||
| GB2284131A (en) | Video display apparatus | |
| JPH06332791A (ja) | 画像メモリおよびその画像メモリを使用した表示制御システム | |
| JPH07199907A (ja) | 表示制御装置 | |
| JPS6161117B2 (ja) | ||
| JPH0693177B2 (ja) | 表示装置 | |
| JPH01123285A (ja) | 画面表示装置 | |
| JPS5817487A (ja) | 表示制御装置 |