KR100333709B1 - 브이지에이메모리구조 - Google Patents

브이지에이메모리구조 Download PDF

Info

Publication number
KR100333709B1
KR100333709B1 KR1019950016080A KR19950016080A KR100333709B1 KR 100333709 B1 KR100333709 B1 KR 100333709B1 KR 1019950016080 A KR1019950016080 A KR 1019950016080A KR 19950016080 A KR19950016080 A KR 19950016080A KR 100333709 B1 KR100333709 B1 KR 100333709B1
Authority
KR
South Korea
Prior art keywords
memory
character code
memory blocks
attribute
stored
Prior art date
Application number
KR1019950016080A
Other languages
English (en)
Other versions
KR970002642A (ko
Inventor
고동범
송윤석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019950016080A priority Critical patent/KR100333709B1/ko
Publication of KR970002642A publication Critical patent/KR970002642A/ko
Application granted granted Critical
Publication of KR100333709B1 publication Critical patent/KR100333709B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
    • G09G5/222—Control of the character-code memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1678—Details of memory controller using bus width
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

본 발명은 다수의 메모리 블럭(1 내지 4)을 구비하는 브이지에이(VGA)의 메모리 구조에 있어서, 상기 메모리 블럭 각각을 두개의 영역으로 양분하며, 상기 메모리 블럭 각각의 양분된 한 영역에 폰트 데이타가 저장되고, 상기 메모리 블럭 각각의 양분된 다른 한 영역에 문자 코드 또는 속성 데이타가 저장되어, 상기 문자 코드 및 속성 데이타 입출력시 상기 각각의 메모리 블럭에 연결된 버스 각각을 통해 하나씩의 문자 코드 또는 속성 데이타가 입출력되도록 구성되는 것을 특징으로 하며, 텍스트 모드시 한 번의 메모리 억세스에 여러개의 문제 코드와 속성 데이타를 가져올 수 있어, 전체 메모리 억세스 횟수를 감소시키며, 이에 따라 시스템의 안정도 및 성능을 향상시킬 수 있도록 한 것이다.

Description

브이지에이(VGA) 메모리 구조
본 발명은 브이지에이(VGA; Video Graphics Array)의 텍스트(text) 모드시 메모리애 저장되어 있는 문자 코드(character code)와 속성 데이타(attribute data)를 동시에 가져올 수 있는 메모리구조에 관한 것이다.
일반적으로, VGA는 컴퓨터에서 그래픽이나 텍스트 상태의 화면을 제어하는 회로로서, 이는 텍스트 모드시 스크린을 리프레쉬(refresh)하기 위하여 비디오 버퍼(주로, DRAM)로 부터 문자 코드와 속성 데이타를 가져온 다음, 그 문자 코드를 이용하여 다시 비디오 버퍼에 담겨있는 텍스트 폰트를 가져오게 된다.
제 1 도는 종래 SVGA의 텍스트를 모드시의 메모리 구조도로서, 도면에 도시한 바와 같은 32비트(bit)의 데이타 버스에 연결된 메모리 구조를 일예로 종래기술을 살펴보기로 한다.
도면에 도시된 바와 같이 종래에는 문자 코트, 속성 데이타, 2개의 폰트 데이타(폰트 플레인 0, 폰트 플레인 1)를 각각 저장하기 위한 플레인 0 내지 플레인 3의 저장 영역을 가지도록 한다. 플레인 0 내지 플레인 3에 데이타 버스가 각각 8비트씩 연결되어있으며, 한 번의 메모리 억세스(access)로 하나의 문자 코드와 속성 데이타를 자겨오고, 또 한 번의 메모리 억세스로 폰트 데이타를 가져오도록 구성되어 있다.
그런데, 전술한 종래 VGA 메모리 구조에서는 한 번의 메모리 억세스에 총 32비트의 버스중 단 16 비트의 버스(md[15:0])를 이용하여 하나의 문자 코드와 속성 데이타를 가지고 오도록 구성되어 있기 때문에, 스크린 리프레쉬(screen refresh)와 같은 데이타 억세스에 많은 시간이 걸리는 등 데이타 억세스의 효율이 나빠지는 문제점이 있었다.
실제, 디스플레이 인에이블 구간에서 스크린 리프레쉬를 위한 메모리 억세스 시간이 길어지면, 스크린 리프레쉬를 위한 메모리 억세스 동안 다른 메모리 억세스 리소오스(resource)(CPU(Central Processing Unit), DRAM(Dynamic Random Access Memory) 리프레쉬, LCD(Liquid Crystal Display), 가속기(accelerater) 등)은 오래동안 대기 상태가 되며, 이로 인하여 전체적인 성능이 떨어지게 된다.
따라서, 본 발명은 VGA의 텍스트 모드시 한 번의 메모리 억세스로 여러개의 문자 코드와 속성 데이타를 가져올수 있도록 메모리 영역을 할당하여 전체 메모리억세스 횟수를 감소시키며, 이에 따라 시스템의 안정도 및 성능을 향상시키는 VGA 메모리 구조를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 다수의 메모리 블럭을 구비하는 브이지에이(VGA)의 메모리 구조에 있어서, 상기 메모리 블럭 각각을 두개의 영역으로 양분하며, 상기 메모리 블럭 각각의 양분된 한 영역에 폰트 데이타가 저장되고, 상기 메모리 블럭 각각의 양분된 다른 한 영역에 문자 코드 또는 속성 데이타가 저장되어, 상기 문자 코드 및 속성 데이타 입출력시 상기 각각의 메모리 블럭에 연결된 버스 각각을 통해 하나씩의 문자 코드 또는 속성 데이타가 입출력되도록 구성되는 것을 특징으로 한다.
이하, 첨부된 도면 제 2 도를 참조하여 본 발명을 상세히 설명한다.
제 2 도는 본 발명의 일실시예에 따른 SVGA의 텍스트 모드시 메모리 구조를 설명하는 설명도로서 도면에 도시된 바와 같은 32비트의 버스에 연결되는 메모리 구조를 그 일예로 하여 살펴보기로 한다.
도면에 도시된 바와 같이 본 발명은 각 메모리 블럭(1 내지 4)(버스의 크기에 따라 상기 메모리 블럭의 갯수는 가면적임)을 상위 영역과 하위 영역으로 양분하여, 메모리 블럭(1, 3)의 상위 영역에 문자 코드(문자 코드 0, 문자 코드 1), 메모리 블럭(2, 4)의 상위 영역에 속성 데이타(속성 0, 속성 1), 메모리 블럭(1 내지 4)의 하위 영역에 폰트 데이타(폰트 플레인 0, 폰트 플레인 1)가 가각 저장되도록 한다. 따라서, 메모리 블럭(1, 2) 및 메모리 블럭(3, 4)에 연결된 버스(md[7:0], md[15:8]) 및 버스(md[23:16], md[31:24])를 통해 각각 하나씩의 문자 코드와 속성데이타가 입출력될 수 있게 된다.
즉, 한 번의 메모리 억세스로 2개의 문자 코드(문자 코드 0, 문자 코드 1)와 속성 데이타(속성 0, 속성 1)를 가지고 올 수 있음으로써, 메모리 억세스 횟수를 종래에 비해 반으로 줄일 수 있다. 이 개념은 메모리 버스이 폭이 64비트, 128비트 등으로 증가하여도 적용할 수 있으며, 이러한 경우에는 한 번의 메모리 억세스에 여러개의 문자 코드 및 속성 데이타를 가져올 수 있게 된다.
참고적으로, 실제 제 2 도와 같은 메모리 구조를 가지기 위해서 VGA 콘트롤러는 적절히 수정되어야 한다. 이 때, 문자 코드(플레인 0) 및 속성 데이타(플레인 1)를 저장하는 상위의 메모리 영역과, 폰트 데이타를 저장하는 하위의 메모리 영역을 구분하는 어드레스를 저장하는 레지스터를 구비하여, 메모리 영역간의 경계에 해당하는 어드레스를 프로그래밍 가능하도록 하는 것이 관리상 효율적이다. 실제 폰트 데이타의 어드레스는 다음 식과 같다.
폰트 영역 지정 레지스터[2:0] + 폰트 선택 레지스터[2:0] + 문자 코드[7:0] + 열 카운터(row counter)[4:1]
폰트 어드레스의 최하위 비트인 열 카운더[0] 비트는 md[7:0]이나 md[23:16](폰트 플레인 1을 사용할 경우는 md[15:8]이나 md[31:24])를 선택하는데 사용된다. 폰트 데이타를 저장하는 위치를 레지스터로 프로그래밍 가능하게 함으로써, 메모리 크기(64K x 1, 256K x 1, 1M x 1 등)에 상관없이 두 개의 영역으로 분리가 용이하다.
상기와 같이 이루어지는 본 발명은 텍스트 모드시 한 번의 메모리 억세스에여러개의 문제 코드와 속성 데이타를 가져올수 있어, 전체 메모리 억세스 횟수를 감소시키며, 이에 따라 시스템의 안정도 및 성능을 향상시킬 수 있는 특유의 효과가 있다.
제 1 도는 종래 VGA의 텍스트 모드시의 메모리 구조도,
제 2 도는 본 발명의 일실시예에 따른 VGA의 텍스트 모드시의 메모리 구조도.
* 도면의 주요부분에 대한 부호의 설명
1 내지 4 : 메모리 블럭

Claims (4)

  1. 다수의 메모리 블럭을 구비하는 브이지에이(VGA)의 메모리 구조에 있어서,
    상기 메모리 블럭 각각을 두개의 영역으로 양분하며,
    상기 메모리 블럭 각각의 양분된 한 영역에 폰트 데이타가 저장되고,
    상기 메모리 블럭 각각의 양분된 다른 한 영역에 문자 코드 또는 속성 데이타가 저장되어,
    상기 문자 코드 및 속성 데이타 입출력시 상기 각각의 메모리 블럭에 연결된 버스 각각을 통해 하나씩의 문자 코드 또는 속성 데이타가 입출력되도록 구성되는 것을 특징으로 하는 VGA의 메모리 구조.
  2. 제 1 항에 있어서, 상기 폰트 데이타가 저장되는 메모리 영역은
    상기 양분된 두 개의 영역 중 하위 영역인 것을 특징으로 하는 VGA의 메모리 구조.
  3. 제 1 항에 있어서,
    상기 메모리 블럭 각각이 양분되는 위치의 어드레스는
    소정 레지스터에 저장되어 상기 어드레스가 프로그래밍 가능하도록 하는 것을 특징으로 하는 VGA의 메모리 구조.
  4. 제 1 항에 있어서,
    상기 각각의 메모리 블록에 연결된 버스의 폭은 32비트이며 64비트와 128비트로 확장가능한 것을 특징으로 하는 VGA의 메모리 구조.
KR1019950016080A 1995-06-16 1995-06-16 브이지에이메모리구조 KR100333709B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950016080A KR100333709B1 (ko) 1995-06-16 1995-06-16 브이지에이메모리구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950016080A KR100333709B1 (ko) 1995-06-16 1995-06-16 브이지에이메모리구조

Publications (2)

Publication Number Publication Date
KR970002642A KR970002642A (ko) 1997-01-28
KR100333709B1 true KR100333709B1 (ko) 2002-10-25

Family

ID=37479625

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950016080A KR100333709B1 (ko) 1995-06-16 1995-06-16 브이지에이메모리구조

Country Status (1)

Country Link
KR (1) KR100333709B1 (ko)

Also Published As

Publication number Publication date
KR970002642A (ko) 1997-01-28

Similar Documents

Publication Publication Date Title
US5473573A (en) Single chip controller-memory device and a memory architecture and methods suitable for implementing the same
KR940000598B1 (ko) 듀얼 포트 메모리를 사용한 플랫 패널 디스플레이 표시 제어장치
US4601018A (en) Banked memory circuit
US5210723A (en) Memory with page mode
US5539428A (en) Video font cache
EP0492840B1 (en) Videographics display system
EP0809230A2 (en) Display controller with internal half frame buffer and systems and methods using the same
JP2797435B2 (ja) 表示コントローラ
JPH05281934A (ja) データ処理装置
EP0244112A2 (en) A method and apparatus for addressing video rams and refreshing a video monitor with a variable resolution
US5559533A (en) Virtual memory hardware cusor and method
US5134582A (en) Memory system for ANDing data bits along columns of an inverted memory array
KR100333709B1 (ko) 브이지에이메모리구조
US5265234A (en) Integrated memory circuit and function unit with selective storage of logic functions
US5113487A (en) Memory circuit with logic functions
US6425065B2 (en) Tag RAM with selection module for a variable width address field
US6275243B1 (en) Method and apparatus for accelerating the transfer of graphical images
JP2757790B2 (ja) メモリ制御装置
KR920008275B1 (ko) 메모리 어드레스(Memory Address)제어시스템
KR20000018627A (ko) 높은 멀티 비트 자유도의 반도체 메모리장치
US20020158817A1 (en) Display apparatus and information processing apparatus
EP0394163A2 (en) Enhanced data stream processing in a fixed function terminal
JP2741710B2 (ja) メモリ書込み制御方法およびその装置
US5548744A (en) Memory circuit and method for setting an operation mode
US5812829A (en) Image display control system and memory control capable of freely forming display images in various desired display modes

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050322

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee