KR970002642A - 브이지에이(vga) 메모리 구조 - Google Patents

브이지에이(vga) 메모리 구조 Download PDF

Info

Publication number
KR970002642A
KR970002642A KR1019950016080A KR19950016080A KR970002642A KR 970002642 A KR970002642 A KR 970002642A KR 1019950016080 A KR1019950016080 A KR 1019950016080A KR 19950016080 A KR19950016080 A KR 19950016080A KR 970002642 A KR970002642 A KR 970002642A
Authority
KR
South Korea
Prior art keywords
memory
divided
stored
attribute data
character code
Prior art date
Application number
KR1019950016080A
Other languages
English (en)
Other versions
KR100333709B1 (ko
Inventor
고동범
송윤석
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950016080A priority Critical patent/KR100333709B1/ko
Publication of KR970002642A publication Critical patent/KR970002642A/ko
Application granted granted Critical
Publication of KR100333709B1 publication Critical patent/KR100333709B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
    • G09G5/222—Control of the character-code memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1678—Details of memory controller using bus width
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

본 발명은 다수의 메모리 블럭(1 내지 4)을 구비하는 브이지에이(VGA)의 메모리 구조에 있어서, 상기 메모리 블럭 각각을 두개의 영역으로 양분하며, 상기 메모리 블럭 각각의 양분된 한 영역에 폰트데이타가 저장되고, 상기 메모리 블럭 각각의 양분된 다른 한 영역에 문자 코드 또는 속성 데이타가 저장되어, 상기 문자 코드 및 속성 데이타 입출력시 상기 각각의 메모리 블럭에 연결된 버스 각각을 통해 하나씩 문자 코드 또는 속성 데이타가 입출력되도록 구성되는 것을 특징으로 하며, 텍스트 모드시 한번의 메모리 억세스에 여러개의 문제 코드와 속성 데이타를 가져올 수 있어, 전체 메모리 억세스 횟수를 감소시키며, 이에 따라 시스템의 안정도 및 성능을 향상시킬 수 있도록 한 것이다.

Description

브이지에이(VGA) 메모리 구조
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 일시예에 따른 VGA의 텍스트 모드시의 메모리 구조도.

Claims (3)

  1. 다수의 메모리 블럭을 구비하는 브이지에이(VGA)의 메모리 구조에 있어서, 상기 메모리 블럭 각각을 두개의 영역으로 양분하며, 상기 메모리 블럭 각각의 양분된 한 영역에 폰트 데이타가 저장되고, 상기 메모리 블럭 각각의 양분된 다른 한 영역에 문자 코드 또는 속성 데이타가 저장되어, 상기 문자 코드 및 속성 데이타 입출력시 상기 각각의 메모리 블럭에 연결된 버스 각각을 통해 하나씩의 문자 코드 또는 속성 데이타가 입출력되도록 구성되는 것을 특징으로 하는 VGA의 메모리 구조.
  2. 제1항에 있어서, 상기 폰트 데이타가 저장되는 메모리 영역은 상기 양분된 두개의 영역 중 하위 영역인 것을 특징으로 하는 VGA의 메모리 구조.
  3. 제1항에 있어서, 상기 메모리 블럭 각각이 양분되는 위치의 어드레스는 소정 레벨스터에 저장되어 상기 어드레스가 프로그래밍 가능하도록 하는 것을 특징으로 하는 VGA의 메모리 구조.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950016080A 1995-06-16 1995-06-16 브이지에이메모리구조 KR100333709B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950016080A KR100333709B1 (ko) 1995-06-16 1995-06-16 브이지에이메모리구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950016080A KR100333709B1 (ko) 1995-06-16 1995-06-16 브이지에이메모리구조

Publications (2)

Publication Number Publication Date
KR970002642A true KR970002642A (ko) 1997-01-28
KR100333709B1 KR100333709B1 (ko) 2002-10-25

Family

ID=37479625

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950016080A KR100333709B1 (ko) 1995-06-16 1995-06-16 브이지에이메모리구조

Country Status (1)

Country Link
KR (1) KR100333709B1 (ko)

Also Published As

Publication number Publication date
KR100333709B1 (ko) 2002-10-25

Similar Documents

Publication Publication Date Title
KR960011726A (ko) 마이크로프로세서
KR860006743A (ko) 데이타 처리 시스템
KR870004367A (ko) 데이터 처리 시스템
KR910009072A (ko) Pwm을 이용한 스텝 콘트롤 방법
KR880003252A (ko) 마이크로 프로세서
KR900003898A (ko) 다이나믹형 메모리
KR930003159A (ko) 반도체 기억장치
KR880000960A (ko) 반도체 메모리
KR930013999A (ko) 그래픽 콘트롤러의 블록별 레지스터 제어회로
KR970002642A (ko) 브이지에이(vga) 메모리 구조
KR950020178A (ko) 정보 처리 장치
KR920003769A (ko) 서라운드 제어회로
KR960018881A (ko) 비트 필드 주변 장치 및 그것을 갖는 비트 필드 시스템
KR890004238A (ko) 순차접근 기억장치
KR900003746A (ko) 어드레스 메모리 유니트
KR920001312A (ko) 한글 문자 데이타 처리 시스템
KR930001068A (ko) Rom 영역 확장 시스팀
KR930023829A (ko) 학습용 컴퓨터의 입출력 방법
KR940015834A (ko) 순환번지 지정장치
KR920004164A (ko) 도트 매트릭스 프린터의 문자당 역상처리방법
KR830004629A (ko) 문자 패턴의 제어방식
KR940012132A (ko) 직접 메모리 액세스 제어기의 기능코드를 이용한 메모리영역 확장회로
KR940018750A (ko) 금융단말기용 디램제어회로
KR960039672A (ko) 소정의 어휘 요소를 저장하는 메모리를 포함하는 차량 라디오 수신기
KR950010382A (ko) 가변 길이코드 디코더에서의 롬 테이블 선택 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050322

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee