KR940015834A - 순환번지 지정장치 - Google Patents
순환번지 지정장치 Download PDFInfo
- Publication number
- KR940015834A KR940015834A KR1019920025399A KR920025399A KR940015834A KR 940015834 A KR940015834 A KR 940015834A KR 1019920025399 A KR1019920025399 A KR 1019920025399A KR 920025399 A KR920025399 A KR 920025399A KR 940015834 A KR940015834 A KR 940015834A
- Authority
- KR
- South Korea
- Prior art keywords
- address
- register
- multiplexer
- buffer
- counter
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Complex Calculations (AREA)
- Executing Machine-Instructions (AREA)
Abstract
본 발명은 순환번지 지정방식에 관한 것으로, 미리 순환블록의 크기를 레지스터와 카운터에 입력하고 번지레지스터(10)중 선택된 레지스터의 값을 버퍼에 입력시켜놓은 다음 반복수행시마다 카운터를 감소시켜 번지레지스터값이 순환메모리 블록의 최상위 번지나 최하위 번지에 도달했을 때는 카운터가 0이 되는 것을 이용하여 버퍼의 값을 번지 레지스터에 다시 입력시켜 원래의 값으로 돌아가고 카운터에 다시 순환블록의 크기 레지스터의 값을 입력시켜 다시 순환번지지정을 수행할수 있게 하는 것이 특징이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 순환번지 지정장치의 바람직한 실시예를 나타낸 블록도, 제2도는 본 발명에 다른 순환 번지 지정방법을 설명하기 위한 순서도, 제3도는 순환번지 지정할때의 번지의 변화를 나타낸 도면.
Claims (2)
- 메모리 참조를 위한 번지를 간접적으로 지정하는 장치에 있어서, 상기 번지를 저장하고 번지지정이 수행된후 상기 번지를 증가시키거나 감소시키는 복수의 레지스터(10)와, 제1로드신호(Load CBS)에 의해 데이터버스(90)로 부터 제공되는 지정될 메모리의 크기정보를 저정하는 다른 하나의 레지스터(30)와, 상기 제I로드신호(Load CBS)에 의해 상기 지정될 메모리의 상기 크기정보를 받아들여 명령수행이 이루어질때마다 1씩 감소시키는 제1카운터(50)와, 제2로드신호(Load RC)에 의해 상기 데이터버스(90)로 부터 제공되는 동일명령어 수행의 반복횟수정보를 받아들이고 상기 명령수행이 이루어질때마다 1씩 감소시키고 0이 되면 다음 명령어의 수행이 이루어지게 하는 제2카운터(60)와, 메모리 번지지정을 위해 상기 복수의 레지스터(10)중 선택된 하나의 레지스터로부터 제공되는 상기 번지를 저장하는 버퍼(80)와, 제1선택신호에 의해 상기 데이터버스(90)와 상기 버퍼(80)로 부터 각각 제공되는 상기 번지중 하나를 선택하여 상기 복수의 레지스터중 상기 선택된 하나의 레지스터로 제공하는 제1멀티플렉서(20)와, 제2선택신호에 의해 상기 데이터버스(90)와 상기 다른 하나의 레지스터(30)로 부터 각각 제공되는 상기 반복 횟수정보중 하나를 선택하여 상기 제1카운터(50)로 제공하는 제2멀티플렉서(40)와, 제3선택신호(AR)에 의해 상기 복수의 레지스터(10)중 선택된 상기 하나의 레지스터에 저장된 상기 번지를 선택적으로 상기 버퍼(80)로 제공하여 번지지정이 이루어지게 하는 제3멀티플렉서(70)를 포함하는 것을 특징으로하는 순환번지 지정장치.
- 제1항에 있어서, 상기 제1멀티플렉서(20)와 동일한 기능을 수행하는 다른 하나의 멀티플렉서(20')와, 상기 버퍼(80)와 동일한 기능을 수행하는 다른 하나의 버퍼(80')를 포함하여 2개의 번지가 동시에 지정되게 하는 것을특징으로 하는 순환번지 지정장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920025399A KR950005243B1 (ko) | 1992-12-24 | 1992-12-24 | 순환번지 지정장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920025399A KR950005243B1 (ko) | 1992-12-24 | 1992-12-24 | 순환번지 지정장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940015834A true KR940015834A (ko) | 1994-07-21 |
KR950005243B1 KR950005243B1 (ko) | 1995-05-22 |
Family
ID=19346557
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920025399A KR950005243B1 (ko) | 1992-12-24 | 1992-12-24 | 순환번지 지정장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR950005243B1 (ko) |
-
1992
- 1992-12-24 KR KR1019920025399A patent/KR950005243B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR950005243B1 (ko) | 1995-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR870011524A (ko) | 마이크로프로세서칩의 스택프레임캐시 | |
KR830009518A (ko) | 병렬처리용(竝列處理用)데이터 처리 시스템 | |
KR930014089A (ko) | 데이터 전송 장치 | |
KR960042344A (ko) | 작은 하드웨어 규모로 많은 인터럽트 처리에 유연하게 대응하는 인터럽트 제어장치 | |
KR930002930A (ko) | 고속 병렬 마이크로코드 프로그램 제어기 | |
KR910001546A (ko) | 주기적으로 순환하는 버퍼 주기동안 데이타를 버퍼하는 디바이스 | |
KR970012754A (ko) | 반도체 메모리 및 그 기입 방법 | |
KR890015129A (ko) | 벡터 레지스터 파일 | |
KR970016939A (ko) | 무작위 수 발생기로부터 판독되는 수의 무작위성을 향상시키는 대기 제어 회로를 지니는 무작위 수 발생기 | |
KR940015834A (ko) | 순환번지 지정장치 | |
KR900013390A (ko) | 마이크로 프로세서 | |
KR960002032A (ko) | 인터페이스 장치 | |
EP0715252B1 (en) | A bit field peripheral | |
KR950033818A (ko) | 분기 목표 어드레스 캐쉬를 구비한 데이타 프로세서 및 그 동작 방법 | |
JPS6021087A (ja) | アドレス生成回路 | |
US20050134596A1 (en) | On-screen display device | |
KR100481828B1 (ko) | 가변어드레스제어장치를이용한메모리제어방법 | |
KR970059936A (ko) | 메모리영역의 분할사용방법 | |
KR940015863A (ko) | 고속 입 · 출력 디바이스를 위한 디코더 방법 및 그 장치 | |
KR970016967A (ko) | 캐쉬 메모리의 영역 분할방법 및 회로 | |
JPH05250252A (ja) | アドレス発生回路 | |
KR960015574A (ko) | 스택 겸용 선입 선출 메모리 장치 | |
KR970022780A (ko) | 어드레스를 자동 증가시켜 롬을 억세스하는 방법 및 그 장치 | |
JPH05120192A (ja) | Ram制御回路 | |
KR980007617A (ko) | 영상 프로젝션 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20030430 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |