JPH0528524B2 - - Google Patents

Info

Publication number
JPH0528524B2
JPH0528524B2 JP60037274A JP3727485A JPH0528524B2 JP H0528524 B2 JPH0528524 B2 JP H0528524B2 JP 60037274 A JP60037274 A JP 60037274A JP 3727485 A JP3727485 A JP 3727485A JP H0528524 B2 JPH0528524 B2 JP H0528524B2
Authority
JP
Japan
Prior art keywords
current
voltage
level shift
level
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP60037274A
Other languages
English (en)
Other versions
JPS61196606A (ja
Inventor
Satoru Tazaki
Kyoshi Amasawa
Yasuhiro Yoshioka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Faurecia Clarion Electronics Co Ltd
Original Assignee
Clarion Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Clarion Co Ltd filed Critical Clarion Co Ltd
Priority to JP60037274A priority Critical patent/JPS61196606A/ja
Publication of JPS61196606A publication Critical patent/JPS61196606A/ja
Publication of JPH0528524B2 publication Critical patent/JPH0528524B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Manipulation Of Pulses (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はマルチパス妨害を対策するダイバーシ
テイ方式のFM受信装置、特に該装置のステレオ
分離度制御回路、高域周波数成分制御回路を制御
する回路などに用いられるレベルシフト回路、例
えば入力直流電圧に含まれたマルチパス成分の変
動の大きさに応じてコンデンサの充放電特性によ
り出力直流電圧を一定値に設定、制御するレベル
シフト回路に関し、特に入力される直流電圧に重
畳する交流成分を検出して、その電圧を対応する
電流に変換する制御回路によりコンデンサの電荷
を充放電し、それに対応してそれらを含む回路網
から出力される直流電圧を下げる動作を含む直流
電圧レベルシフト回路に関する。
[従来の技術] FMステレオ受信装置では、一般的にはアンテ
ナ及びフロントエンド、中間周波増幅・検波部、
ステレオ復調部、オーデイオ部で構成されること
が周知であり、特に、車載用FMチユーナーにお
いては車両の走行状態によりマルチパス雑音が発
生するのが知られている。
このマルチパス雑音の対策としては、その雑音
を前記中間周波増幅・検波部からのマルチパス成
分が含まれたSメータ電圧により検出し、この電
圧に基づいて、例えば前記ステレオ復調部を制御
してモノラルとステレオとの自動切換え(ハイブ
レンド機能)を行ない、これにより、前記雑音を
低減させていた。
このような雑音を低減する制御回路は直流電圧
制御回路或いはレベルシフト回路とよばれ、前記
マルチパス雑音の程度に応じて該レベルシフト回
路の出力制御電圧を下げるような動作制御を行な
つている。
しかし、上記雑音が頻繁に発生するような場合
には、前記回路の出力制御電圧が瞬間的に低下、
即座に元の電圧に復帰して変動するために前記自
動切換えが頻繁に行なわれ、これにより、聴取者
にとつては受信再生音に違和感が生じていた。
そこで、従来のレベルシフト回路ではコンデン
サCの充放電特性を利用し放電時定数により、前
記出力制御電圧の変化が緩やかになるように制御
し、上記音質の違和感を改善するようにしてい
た。
次に上記レベルシフト回路の問題点について説
明する。
第3図に示すように、ある直流電圧Viがある回
路網2の入力端子1に入力され、その回路網2で
レベルシフト処理され、出力端子3で直流電圧
Voとして出力されるシステムがある。このシス
テムでは、入力される直流電圧Viと出力直流電圧
Vpは1:1の関係を保つ必要がある。つまり、
Vi=Vpという関係で、Viが増加すればそれに応
じてVpも全く同じだけ増加する。即ち、 Vi+ΔVi=Vo+ΔVp 但し、ΔVi=ΔVp しかしながら、実際にはVi=Vp、ΔVi=ΔVp
いう状態にはならない。それは、その回路網2で
所定のレベルシフト処理するために、いろいろな
能動素子や受動素子が使用されているが、出力は
それらの素子間のばらつき及び非線形性に依存す
るからである。もつとも、完全にVi=Vpにでき
なくとも、その状態に近似させることは可能であ
り、かつ実用的に許容できる範囲内に収めること
ができれば、さほど問題とはならない。
しかし、回路網2は、従来、例えば第4図に示
すように構成された直流電圧レベルシフト回路か
ら成り、かかる従来の構成では、理想状態からの
ずれが大きく、また図示のコンデンサCを充電す
るための定電流回路I4からの電流値を変えると、
そのずれのばらつきが大きくなり、従つてその充
電電流を変えることのできる制約を設けなければ
ならなかつた。
第4図に示す回路は、入力端子1と、抵抗R1
R2及びNPNトランジスタQ1,Q2から成る第1レ
ベルシフト手段と、定電流回路I1から成る第1電
流供給手段と、PNPトランジスタQ3と定電流回
路I2、抵抗R3、NPNトランジスタQ4及び定電流
回路I3から成るレベル制御手段と、定電流回路I4
から成る第2電流供給手段と、充放電コンデンサ
C及び抵抗R4から成る放電電流発生手段と、抵
抗R5と、PNPトランジスタQ5,Q6と、定電流回
路I5と、抵抗R6,R7と、出力端子3、で構成さ
れ、次のように動作する。
第4図において、抵抗R1は静電破壊防止用抵
抗、抵抗R1は入力抵抗を決定する抵抗であり、
PNPトランジスタQ1のベースに抵抗R1を通して
直流電圧Viが入力されると、トランジスタQ1
エミツタはその入力電流電圧ViをVBEQ1だけ高め
て出力する。その出力はさらにPNPトランジス
タQ2のベースに入力され、該Q2のエミツタには、
さらにVBEQ2だけ高い電圧が現われ、トランジス
タQ2のエミツタにおける直流電圧は、 (Vi+VBEQ1+V′BEQ2)となる。
定電流回路I1は、NPNトランジスタQ3へのベ
ースバイアス電流とトランジスタQ2へのエミツ
タ電流とを供給する。ここで、トランジスタQ2
Q1のベース−エミツタ電圧VBEQ2,VBEQ1は、この
定電流回路I1の電流値に依存し、通常VBEQ2
VBEQ1である。このベース−エミツタ間電圧VBE
次式で求められる。
VBE≒VT.loIE1/IS1 但し、VT:kT/q q:電子の電荷(1.602×10-19Coulomb) k:ボルツマン定数(1.38×10-2J/K) T:絶対温度(K) IS1:逆方向飽和電流 IE1:エミツタを流れる電流 従つて、トランジスタQ2とトランジスタQ1
比較すれば、トランジスタQ2のエミツタ電流が
かなり大きい。
次に、トランジスタQ2のエミツタ電位がトラ
ンジスタQ3のベース電位となるため、トランジ
スタQ3のエミツタ電位は、(Vi+VBEQ1+VBEQ2
VBEQ3)となる。
そして、電流源I3の電流が流れていなければ、
抵抗R3の両端の電位差は0となり、その電位が
抵抗R3を介してトランジスタQ4のベース電位と
なる。
従つて、トランジスタQ4のエミツタ電位は
(Vi+VBEQ1+VBEQ2−VBEQ3+VBEQ4)となる。さら
に、定電流回路I4が充電電流源として働き、図示
のコンデンサCを充電し、該コンデンサCへの充
電が終わると、抵抗R4を通して放電電流を流す。
この放電電流は抵抗R5にも流れるが、トランジ
スタQ5のhfeが大きいから、その抵抗R5に流れる
電流は無視できる程小さい。
従つて、トランジスタQ5のベース電位は(Vi
+VBEQ1+VBEQ2−VBEQ3+VBEQ4+I4R4)となる。
トランジスタQ5のエミツタ電位は上記ベース電
位からVBEQ5を引いた電位である。従つて、トラ
ンジスタQ6を介して出力端子3に現われる直流
電圧Vpは次のようになる。
Vp=Vi+VBEQ1+VBEQ2−VBEQ3+VBEQ4+I4R4−VBEQ5−V
BEQ6 この関係を入出力特性としてグラフで表わす
と、第5図に示すようになる。それは第4図の回
路において、I1=I2という関係から VBEQ2=VBEQ3 となり、また、電流I4はI5より小さい。即ち、 I4<I5 VBEQ1+VBEQ4<VBEQ5+VBEQ6 という関係が成り立つからである。第5図中のグ
ラフ5は理想状態を表わし、グラフ6,7はばら
つきの大きさを表わす。
さて、この第4図に示す回路は直流電圧レベル
シフト機能の中に、入力される直流電圧に重畳さ
れる交流成分を検出して、その交流成分の大きさ
に比例してその回路から出力される直流電圧を下
げる動作も合わせて行なう機能も含んでいる。
つまり、電流源8により入力される直流電圧Vi
に重畳される交流成分を検出し、この交流成分の
電圧に応じた電流に変換している。この電流によ
り、PNPトランジスタQ4のベース電圧を下げて、
PNPトランジスタQ4をオンにし、前記コンデン
サCに充電されていた電荷を放電させ、放電が終
わるとコンデンサCを再び充電するため前記定電
流回路I4からの充電電流をコンデンサCに供給す
る。これらの制御を電流源8が行なつている。
[発明が解決しようとする課題] 以上の説明から、第4図に示す従来のレベルシ
フト回路においては出力電圧VpはI4R4に依存す
るから、入力電圧Viに対し出力電圧Vpが理想状
態からかなり大きくずれるだけでなく、コンデン
サCの充電電流の大きさによつて大きくばらつく
という欠点があつた、 本発明の目的は、第5図のグラフ5のように入
力直流電圧と出力直流電圧の関係を1:1の理想
状態に近付け、かつ出力電圧が充電電流の変化に
依存し変動しないようにする直流電圧レベルシフ
ト回路を提供することである。
[課題を解決するための手段] 上記目的を達成するため、本発明の直流電圧レ
ベルシフト回路は、電源側から所定の電源電圧が
供給され入力される直流信号の電圧レベルを所定
レベルシフトして第1レベルシフト信号を出力す
る第1レベルシフト手段と、前記第1レベルシフ
ト手段の出力側と電源側との間に接続され、前記
第1レベルシフト信号を所定レベルに設定するよ
うに所定の電流を該第1レベルシフト手段に供給
する第1電流供給手段と、前記第1レベルシフト
信号を入力して該信号の電圧レベルを所定レベル
シフトして該電圧レベルを制御するレベル制御手
段と、前記レベル制御手段の出力側と接地側れと
の間に接続され、該レベル制御手段の出力側に充
電後の放電電流を供給する放電電流発生手段と、
前記放電電流発生手段の出力側と電源側との間に
接続され、該放電電流発生手段に充電電流を供給
する第2電流供給手段と、を備えた直流電圧レベ
ルシフト回路において、前記第2電流供給手段の
出力側と前記第1電流供給手段及び前記レベル制
御手段の入力側との間に接続され、前記第2電流
供給手段により供給される充電電流に対応する電
流を前記レベル制御手段に出力し、前記放電電流
発生手段の充電電流による電圧降下を相殺する補
正電圧制御手段と、を有し、前記充電電流による
電圧降下を相殺することにより、前記放電電流発
生手段からの出力直流電圧を一定制御することを
特徴とする。
また本発明の回路は下記の2つの実施態様をと
ることができる。
第1の実施態様において、前記補正電圧制御手
段は、コレクタとベースとが接続されると共に、
エミツタがアースに接続され該コレクタに前記第
2電流供給手段からの電流が供給された第1のト
ランジスタと、前記第1のトランジスタのベース
とベースとが接続されると共に、エミツタがアー
スに接続されコレクタからの出力電流が前記第1
電流供給手段の出力側に供給される第2のトラン
ジスタと、前記第1電流供給手段と前記第1レベ
ルシフト手段との間に介在された抵抗と、で成
る。
第2の実施様態においては、前記放電電流発生
手段は、充放電用コンデンサと、該コンデンサか
らの放電電流を設定する放電時定数設定用抵抗
と、で成り、前記補正電圧制御手段の抵抗は該放
電時定数設定用抵抗と略等しいエミツタ抵抗であ
ることを特徴とする。
[作用] 第1電流供給手段から供給される所定の電流に
より第1レベルシフト手段は入力直流信号の電圧
レベルを所定レベルシフトして第1レベルシフト
信号を出力する。
第1レベルシフト信号の電圧レベルはレベル制
御手段により制御され、このレベル制御手段の出
力側には充電後の放電電流が供給される。放電電
流発生手段には第2電流供給手段から充電電流が
供給されると共に補正電圧制御手段が上記充電電
流に対応する電流を前記レベル制御手段に出力
し、前記放電電流発生手段の充電電流による電圧
降下を相殺する。
[実施例] 以下図面に示す本発明の実施例を説明する。
第1図は本発明による直流電圧レベルシフト回
路の一実施例で、第4図と同一符号は同一又は類
似の回路を示す。第1図の実施例において、その
特徴的構成は定電流回路I4の出力側とアースとの
間に接続された夫々のトランジスタQ7及びQ8と、
定電流回路I1とトラジスタQ2との間に接続された
抵抗R8とから成る補正電圧制御手段を設けたこ
とにある。
即ち、入力電流電圧Viが入力端子1に入力さ
れ、トランジスタQ1及びQ2で電位が上昇させら
れることは第4図について説明した通りである。
トランジスタQ2とQ3の間に抵抗R8が接続され、
かつトランジスタQ3のベース端子にトランジス
タQ7及びQ8で構成される電流制御回路が接続さ
れる。
この電流制御回路において、トランジスタQ7
は、コレクタとベースと接続され、ダイオードと
同様な構成になつており、トランジスタQ7のコ
レクタには充電電流I4(I4′+I4″)の分流値I4′が流
れており、従つて、トランジスタQ8のコレクタ
を流れる電流値もミラー回路のミラー効果により
I4′となる。
そして、充電電流I4の分流値I4″はコンデンサC
を充電後抵抗R4を流れて、トランジスタQ4のエ
ミツタ電流となる。
ここで、I4=I4′+I4″(I4′=I4″となるように構
成)である。
従つて、入力直流電圧Viから出力直流電圧Vp
に至るまでの経過を式で表わすと次のようにな
る。
Vp=Vi+VBEQ1+VBEQ2+(I1=I4′)R8−VBEQ3+VBEQ4
+I4″R4−VBEQ5−VBEQ6 ここで、R4=R8という条件のもので、I4′=
I4″つまり、I4′R8=I4″R4となる。
従つて、 Vp=Vi+VBEQ1+VBEQ2+I1R8−VBEQ3+VBEQ4−VBEQ5−V
BEQ6 この式では充電電流に依存するI4″・R4が消去
されることになり、これにより充電電流の変化に
依存しない出力直流電圧が得られることが理解さ
れる。
次に、定電流値I1>I4=I4′+I4″という条件であ
るから、そのI1R8の電圧降下分だけ電位は上昇す
る。その様子を第2図の入出力特性に示す。図中
のグラフ4は第1図に示すレベルシフト回路の特
性を示し、グラフ4は他のグラフ6,7に較べ、
I1R8=(I1−I4′)R8+I4″R4に等しい値だけ上にあ
る。
つまり、充電電流I4の変化に左右されず、さら
にI1R8の電圧降下分第4図に示す従来のレベルシ
フト回路で得られる値よりも高い値の特性とな
り、理想状態に近づくことが理解される。理想状
態に近いということは、入力直流電圧Viが減衰す
ることなく、出力直流電圧Vpに表わされるとい
うことを意味する。
[発明の効果] 以上説明した通り、本発明によれば、コンデン
サを充電するための電流値が変化しても入力と出
力の直流電圧特性が変化せず、またその特性が理
想状態(減衰がない)に近づくという利点が得ら
れる。
【図面の簡単な説明】
第1図は本発明による直流電圧レベルシフト回
路の回路図、第2図は第1図に示すレベルシフト
回路の入出力特性を示す特性図、第3図は従来の
直流電圧レベルシフト回路を説明するための説明
図、第4図は従来の直流電圧レベルシフト回路の
回路図、第5図は第4図に示すレベルシフト回路
の入出力特性を示す特性図である。 1……入力端子、3……出力端子、I1,I2,I4
I5……定電流回路、Q1,Q2,Q4……NPNトラン
ジスタ、Q3,Q5,Q6,Q7,Q8……PNPトランジ
スタ、C……コンデンサ、R8,R4……抵抗、Vi
……入力直流電圧、Vp……出力電流電圧。

Claims (1)

  1. 【特許請求の範囲】 1 電源側から所定の電源電圧が供給され入力さ
    れる直流信号の電圧レベルを所定レベルシフトし
    て第1レベルシフト信号を出力する第1レベルシ
    フト手段と、 前記第1レベルシフト手段の出力側と電源側と
    の間に接続され、前記第1レベルシフト信号を所
    定レベルに設定するように所定の電流を該第1レ
    ベルシフト手段に供給する第1電流供給手段と、 前記第1レベルシフト信号を入力し該信号の電
    圧レベルを所定レベルシフトして該電圧レベルを
    制御するレベル制御手段と、 前記レベル制御手段の出力側と接地側との間に
    接続され、該レベル制御手段の出力側に充電後の
    放電電流を供給する放電電流発生手段と、 前記放電電流発生手段の出力側と電源側との間
    に接続され、該放電電流発生手段に充電電流を供
    給する第2電流供給手段と、 を備えた直流電圧レベルシフト回路において、 前記第2電流供給手段の出力側と前記第1電流
    供給手段及び前記レベル制御手段の入力側との間
    に接続され、前記第2電流供給手段により供給さ
    れる充電電流に対応する電流を前記レベル制御手
    段に出力し、前記放電電流発生手段の充電電流に
    よる電圧降下を相殺する補正電圧制御手段と、 を有し、 前記充電電流による電圧降下を相殺することに
    より、前記放電電流発生手段からの出力直流電圧
    を一定制御することを特徴とする直流電圧レベル
    シフト回路。 2 特許請求の範囲第1項記載の直流電圧レベル
    シフト回路において、 前記補正電圧制御手段は、コレクタとベースと
    が接続されると共に、エミツタがアースに接続さ
    れ該コレクタに前記第2電流供給手段からの電流
    が供給された第1のトランジスタと、前記第1の
    トランジスタのベースとベースとが接続されると
    共に、エミツタがアースに接続されコレクタから
    の出力電流が前記第1電流供給手段の出力側に供
    給される第2のトランジスタと、前記第1電流供
    給手段と前記第1レベルシフト手段との間に介在
    された抵抗と、で成ることを特徴とする直流電圧
    レベルシフト回路。 3 特許請求の範囲第1項又は第2項記載の直流
    電圧レベルシフト回路において、 前記放電電流発生手段は、充放電用コンデンサ
    と、該コンデンサからの放電電流を設定する放電
    時定数設定用抵抗と、で成り、前記補正電圧制御
    手段の抵抗は該放電時定数設定用抵抗と略等しい
    エミツタ抵抗であることを特徴とする直流電圧レ
    ベルシフト回路。
JP60037274A 1985-02-25 1985-02-25 直流電圧レベルシフト回路 Granted JPS61196606A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60037274A JPS61196606A (ja) 1985-02-25 1985-02-25 直流電圧レベルシフト回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60037274A JPS61196606A (ja) 1985-02-25 1985-02-25 直流電圧レベルシフト回路

Publications (2)

Publication Number Publication Date
JPS61196606A JPS61196606A (ja) 1986-08-30
JPH0528524B2 true JPH0528524B2 (ja) 1993-04-26

Family

ID=12493102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60037274A Granted JPS61196606A (ja) 1985-02-25 1985-02-25 直流電圧レベルシフト回路

Country Status (1)

Country Link
JP (1) JPS61196606A (ja)

Also Published As

Publication number Publication date
JPS61196606A (ja) 1986-08-30

Similar Documents

Publication Publication Date Title
JP2856744B2 (ja) ピーク検出回路
US5471665A (en) Differential DC offset compensation circuit
JPH03259611A (ja) アクティブ・フィルタ
US5831473A (en) Reference voltage generating circuit capable of suppressing spurious voltage
JP3532782B2 (ja) 信号入力回路及びこれを用いた可変利得増幅器
US5216238A (en) Infrared ray receiving circuit
JPH0528524B2 (ja)
JPS6341446B2 (ja)
JPS6228887B2 (ja)
JPH0918745A (ja) 映像信号クランプ回路
US5148055A (en) Holding circuit for providing a large time constant by using a base current to charge the capacitor
JPH08167819A (ja) 送信回路
JPH0514767A (ja) クランプ回路
JP2698266B2 (ja) ホールド回路
JP2815865B2 (ja) 同期信号分離回路
JP3318161B2 (ja) 低電圧動作型増幅装置、および、それを用いた光ピックアップ
JPS62161204A (ja) 増幅装置
JP2731070B2 (ja) ベース電流安定化回路
JP2623954B2 (ja) 利得可変増幅器
JPH0139014Y2 (ja)
JPS6252489B2 (ja)
JP2739953B2 (ja) ビデオ信号クランプ装置
JP2547655B2 (ja) リップルフィルタ回路
JPH0216610A (ja) 定電圧電源回路
JP3843481B2 (ja) サンプルホールド回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees