JPH05283990A - デューティ補正回路 - Google Patents
デューティ補正回路Info
- Publication number
- JPH05283990A JPH05283990A JP8130492A JP8130492A JPH05283990A JP H05283990 A JPH05283990 A JP H05283990A JP 8130492 A JP8130492 A JP 8130492A JP 8130492 A JP8130492 A JP 8130492A JP H05283990 A JPH05283990 A JP H05283990A
- Authority
- JP
- Japan
- Prior art keywords
- width
- lock
- value
- duty
- duty correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Pulse Circuits (AREA)
Abstract
(57)【要約】
【目的】ジッタの発生を抑える。
【構成】記憶部６にデューティ幅計算部５から出力され
る過去複数回分の“Ｈ幅−Ｌ幅”の計算結果の値を蓄積
する。デューティ補正判断部７は、記憶部６に蓄積され
た計算結果の値により入力信号のデューティ補正を行う
か否かを判断する。
る過去複数回分の“Ｈ幅−Ｌ幅”の計算結果の値を蓄積
する。デューティ補正判断部７は、記憶部６に蓄積され
た計算結果の値により入力信号のデューティ補正を行う
か否かを判断する。
Description
【０００１】
【産業上の利用分野】本発明はデューティ補正回路に関
する。
する。
【０００２】
【従来の技術】従来のデューティ補正回路は、図３に示
す様に、フリップフロップ１と、パルス発生部２と、入
力信号の論理Ｈの継続時間であるＨ幅を演算するＨ幅計
算部３と、入力信号の論理Ｌの継続時間であるＬ幅を演
算するＬ幅計算部４と、このＨ幅，Ｌ幅を入力してＨ幅
からＬ幅を減算し出力するデューティ幅計算部９と、リ
セットタイミングを制御するリセットタイミング制御部
８とを備える。
す様に、フリップフロップ１と、パルス発生部２と、入
力信号の論理Ｈの継続時間であるＨ幅を演算するＨ幅計
算部３と、入力信号の論理Ｌの継続時間であるＬ幅を演
算するＬ幅計算部４と、このＨ幅，Ｌ幅を入力してＨ幅
からＬ幅を減算し出力するデューティ幅計算部９と、リ
セットタイミングを制御するリセットタイミング制御部
８とを備える。
【０００３】以下に、従来のデューティ補正回路の動作
の流れを示す図４を参照して説明する。Ｈ幅からＬ幅を
減算し（ステップ２０：Ｓ２０）、この計算結果により
判断し（Ｓ２１）、Ｈ幅の方が大きいと、リセットタイ
ミングレジスタの値を“−１”する（Ｓ２４）事により
Ｈ幅の時間を小さくし、又Ｌ幅の方が大きいと、リセッ
トタイミングレジスタの値を“＋１”する（Ｓ２２）事
によりＬ幅の時間を小さくする事が出来る。
の流れを示す図４を参照して説明する。Ｈ幅からＬ幅を
減算し（ステップ２０：Ｓ２０）、この計算結果により
判断し（Ｓ２１）、Ｈ幅の方が大きいと、リセットタイ
ミングレジスタの値を“−１”する（Ｓ２４）事により
Ｈ幅の時間を小さくし、又Ｌ幅の方が大きいと、リセッ
トタイミングレジスタの値を“＋１”する（Ｓ２２）事
によりＬ幅の時間を小さくする事が出来る。
【０００４】例えば、Ｈ幅からＬ幅を減算した計算結
果、Ｈ幅の方が大きいとすると、リセットタイミングレ
ジスタの値を“−１”する事により、今度はＨ幅からＬ
幅を減算した計算結果はＬ幅の方が大きくなり、リセッ
トタイミングレジスタの値を“＋１”すると、またＨ幅
からＬ幅を減算した計算結果はＨ幅の方が大きくなり、
リセットタイミングレジスタの値を“−１”すると、今
度はＨ幅からＬ幅を減算した計算結果はＬ幅の方が大き
くなりリセットタイミングレジスタの値を“＋１”する
動作を、“Ｈ幅＝Ｌ幅”となる（Ｓ２３）まで繰り返し
動作していた。
果、Ｈ幅の方が大きいとすると、リセットタイミングレ
ジスタの値を“−１”する事により、今度はＨ幅からＬ
幅を減算した計算結果はＬ幅の方が大きくなり、リセッ
トタイミングレジスタの値を“＋１”すると、またＨ幅
からＬ幅を減算した計算結果はＨ幅の方が大きくなり、
リセットタイミングレジスタの値を“−１”すると、今
度はＨ幅からＬ幅を減算した計算結果はＬ幅の方が大き
くなりリセットタイミングレジスタの値を“＋１”する
動作を、“Ｈ幅＝Ｌ幅”となる（Ｓ２３）まで繰り返し
動作していた。
【０００５】
【発明が解決しようとする課題】従来のデューティ補正
回路では、現在のＨ幅，Ｌ幅の値だけでデューティの補
正を行っていたため、ジッタの発生を抑える事が出来な
いという問題点があった。
回路では、現在のＨ幅，Ｌ幅の値だけでデューティの補
正を行っていたため、ジッタの発生を抑える事が出来な
いという問題点があった。
【０００６】
【課題を解決するための手段】本発明のデューティ補正
回路は、入力信号の論理Ｈの継続時間であるＨ幅と入力
信号の論理Ｌの継続時間であるＬ幅を示す値を入力して
このＨ幅からＬ幅を減算しこの計算結果の値を出力する
デューティ幅計算部を備えたデューティ補正回路におい
て、このデューティ幅計算部から出力される過去複数回
分の計算結果の値を蓄積するための記憶部と、この記憶
部に蓄積された計算結果の値により前記入力信号のデュ
ーティ補正を行うか否かを判断するデューティ補正判断
部とを備える構成である。
回路は、入力信号の論理Ｈの継続時間であるＨ幅と入力
信号の論理Ｌの継続時間であるＬ幅を示す値を入力して
このＨ幅からＬ幅を減算しこの計算結果の値を出力する
デューティ幅計算部を備えたデューティ補正回路におい
て、このデューティ幅計算部から出力される過去複数回
分の計算結果の値を蓄積するための記憶部と、この記憶
部に蓄積された計算結果の値により前記入力信号のデュ
ーティ補正を行うか否かを判断するデューティ補正判断
部とを備える構成である。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００８】図１は本発明の一実施例を示す構成図であ
り、デューティ補正回路は、フリップフロップ１と、パ
ルス発生部２と、入力信号の論理Ｈの継続時間であるＨ
幅を演算するＨ幅計算部３と、入力信号の論理Ｌの継続
時間であるＬ幅を演算するＬ幅計算部４と、このＨ幅，
Ｌ幅を入力してＨ幅からＬ幅を減算し出力するデューテ
ィ幅計算部５と、このデューティ幅計算部５から出力さ
れる過去複数回分の計算結果の値を蓄積するための記憶
部６と、この記憶部６に蓄積された計算結果の値により
入力信号のデューティ補正を行うか否かを判断するデュ
ーティ補正判断部７と、リセットタイミングを制御する
リセットタイミング制御部８とを備える。
り、デューティ補正回路は、フリップフロップ１と、パ
ルス発生部２と、入力信号の論理Ｈの継続時間であるＨ
幅を演算するＨ幅計算部３と、入力信号の論理Ｌの継続
時間であるＬ幅を演算するＬ幅計算部４と、このＨ幅，
Ｌ幅を入力してＨ幅からＬ幅を減算し出力するデューテ
ィ幅計算部５と、このデューティ幅計算部５から出力さ
れる過去複数回分の計算結果の値を蓄積するための記憶
部６と、この記憶部６に蓄積された計算結果の値により
入力信号のデューティ補正を行うか否かを判断するデュ
ーティ補正判断部７と、リセットタイミングを制御する
リセットタイミング制御部８とを備える。
【０００９】以下に、図２を参照して動作の流れを説明
する。Ｈ幅からＬ幅を減算（以下、“Ｈ幅−Ｌ幅”）し
（ステップ１：Ｓ１）、この計算結果を記憶部に過去数
回分のデータとして記憶する（Ｓ２）。デューティ補正
判断部７ではこのデータ及び現在の“Ｈ幅−Ｌ幅”の計
算結果の値等により、現在のロック状態を判断する（Ｓ
３）。ロック状態でないならロック条件を満たしている
かを判断し（Ｓ４）、満たしていないなら、リセットタ
イミングレジスタの値を“＋１”又は“−１”する（Ｓ
７）事により“Ｈ幅＝Ｌ幅”となるように動作する。
する。Ｈ幅からＬ幅を減算（以下、“Ｈ幅−Ｌ幅”）し
（ステップ１：Ｓ１）、この計算結果を記憶部に過去数
回分のデータとして記憶する（Ｓ２）。デューティ補正
判断部７ではこのデータ及び現在の“Ｈ幅−Ｌ幅”の計
算結果の値等により、現在のロック状態を判断する（Ｓ
３）。ロック状態でないならロック条件を満たしている
かを判断し（Ｓ４）、満たしていないなら、リセットタ
イミングレジスタの値を“＋１”又は“−１”する（Ｓ
７）事により“Ｈ幅＝Ｌ幅”となるように動作する。
【００１０】そして、次回のロック状態の判断（Ｓ３）
も、まだロック状態でない為ロック条件を満たしている
かを判断（Ｓ４）するとき、例えば、“Ｈ幅＝Ｌ幅”も
しくは現在の“Ｈ幅＝Ｌ幅”の値と２回前の“Ｈ幅＝Ｌ
幅”の値が同じ、かつ１回前の“Ｈ幅＝Ｌ幅”の値と、
３回前の“Ｈ幅＝Ｌ幅”の値が同一の時は、ロック条件
を満たしていると判断し、現在の“Ｈ幅−Ｌ幅”の値を
記憶しロック状態にし（Ｓ５）、リセットタイミングレ
ジスタも従来どうり変化しない（Ｓ６）。ロック条件を
満たしていないとロック条件を満たすまで、リセットタ
イミングレジスタの値を“＋１”又は“−１”の補正を
行う（Ｓ７）。
も、まだロック状態でない為ロック条件を満たしている
かを判断（Ｓ４）するとき、例えば、“Ｈ幅＝Ｌ幅”も
しくは現在の“Ｈ幅＝Ｌ幅”の値と２回前の“Ｈ幅＝Ｌ
幅”の値が同じ、かつ１回前の“Ｈ幅＝Ｌ幅”の値と、
３回前の“Ｈ幅＝Ｌ幅”の値が同一の時は、ロック条件
を満たしていると判断し、現在の“Ｈ幅−Ｌ幅”の値を
記憶しロック状態にし（Ｓ５）、リセットタイミングレ
ジスタも従来どうり変化しない（Ｓ６）。ロック条件を
満たしていないとロック条件を満たすまで、リセットタ
イミングレジスタの値を“＋１”又は“−１”の補正を
行う（Ｓ７）。
【００１１】次に、前回ロック状態に遷移したとすると
ロック状態の判断（Ｓ３）でロック解除条件を満たして
いるかの判断を行い（Ｓ８）、まだ条件を満たしていな
いのでロック状態のままリセットタイミングレジスタも
従来どおり変化しないが（Ｓ１０）、もしロック解除条
件として例えば、ロック条件時に記憶した“Ｈ幅−Ｌ
幅”の値と記憶部に記憶している過去数回分の“Ｈ幅−
Ｌ幅”の値が全て同一でないときはロック解除条件を満
たしたと判断し、ロック状態を解除し（Ｓ９）、リセッ
トタイミングレジスタの値を“＋１”又は“−１”して
デューティ幅計算部の結果が“Ｈ幅−Ｌ幅”となるよう
にデューティ補正動作を再開する。
ロック状態の判断（Ｓ３）でロック解除条件を満たして
いるかの判断を行い（Ｓ８）、まだ条件を満たしていな
いのでロック状態のままリセットタイミングレジスタも
従来どおり変化しないが（Ｓ１０）、もしロック解除条
件として例えば、ロック条件時に記憶した“Ｈ幅−Ｌ
幅”の値と記憶部に記憶している過去数回分の“Ｈ幅−
Ｌ幅”の値が全て同一でないときはロック解除条件を満
たしたと判断し、ロック状態を解除し（Ｓ９）、リセッ
トタイミングレジスタの値を“＋１”又は“−１”して
デューティ幅計算部の結果が“Ｈ幅−Ｌ幅”となるよう
にデューティ補正動作を再開する。
【００１２】
【発明の効果】以上説明したように本発明は、ジッタを
防止する為に、“Ｈ幅−Ｌ幅”の過去数回分の値によ
り、ロック条件及びロック解除条件を決める為、ジッタ
の発生を抑える事ができるという効果を有する。
防止する為に、“Ｈ幅−Ｌ幅”の過去数回分の値によ
り、ロック条件及びロック解除条件を決める為、ジッタ
の発生を抑える事ができるという効果を有する。
【図１】本発明の一実施例を示す構成図である。
【図２】本発明の一実施例の動作の流れを示すフローチ
ャートである。
ャートである。
【図３】従来のデューティ補正回路を示す構成図であ
る。
る。
【図４】従来のデューティ補正回路の動作の流れを示す
フローチャートである。
フローチャートである。
１ フリップフロップ ２ パルス発生部 ３ Ｈ幅計算部 ４ Ｌ幅計算部 ５ デューティ幅計算部 ６ 記憶部 ７ デューティ補正判断部 ８ リセットタイミング制御部
Claims (1)
- 【請求項１】 入力信号の論理Ｈの継続時間であるＨ幅
と入力信号の論理Ｌの継続時間であるＬ幅を示す値を入
力してこのＨ幅からＬ幅を減算しこの計算結果の値を出
力するデューティ幅計算部を備えたデューティ補正回路
において、このデューティ幅計算部から出力される過去
複数回分の計算結果の値を蓄積するための記憶部と、こ
の記憶部に蓄積された計算結果の値により前記入力信号
のデューティ補正を行うか否かを判断するデューティ補
正判断部とを備えることを特徴とするデューティ補正回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4081304A JP2871942B2 (ja) | 1992-04-03 | 1992-04-03 | デューティ補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4081304A JP2871942B2 (ja) | 1992-04-03 | 1992-04-03 | デューティ補正回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05283990A true JPH05283990A (ja) | 1993-10-29 |
| JP2871942B2 JP2871942B2 (ja) | 1999-03-17 |
Family
ID=13742656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4081304A Expired - Fee Related JP2871942B2 (ja) | 1992-04-03 | 1992-04-03 | デューティ補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2871942B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63200925U (ja) * | 1987-06-15 | 1988-12-23 |
-
1992
- 1992-04-03 JP JP4081304A patent/JP2871942B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63200925U (ja) * | 1987-06-15 | 1988-12-23 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2871942B2 (ja) | 1999-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4087564B2 (ja) | Ｐｌｌ回路 | |
| US6038649A (en) | Address generating circuit for block repeat addressing for a pipelined processor | |
| JPH05235754A (ja) | ディジタル位相同期回路 | |
| JP4411504B2 (ja) | 半導体メモリ用遅延固定ループ装置 | |
| JPH05283990A (ja) | デューティ補正回路 | |
| JPH10200351A (ja) | デジタルオーディオプロセッサ | |
| JP3275316B2 (ja) | 制御システム | |
| JP2000004381A5 (ja) | ||
| JP3610882B2 (ja) | 映像信号処理装置 | |
| JP3541263B2 (ja) | ゲイン設定方法 | |
| US20060056254A1 (en) | Electric circuit for providing a selection signal | |
| JP2651300B2 (ja) | タイマ回路 | |
| JPH0638666B2 (ja) | Ａｃｃ回路 | |
| JP3149864B2 (ja) | 処理回数保証回路 | |
| JPH11214970A (ja) | Ｐｗｍ信号生成回路 | |
| JPH11337669A (ja) | 時間計測回路 | |
| JPH01251914A (ja) | 入力処理装置 | |
| JP3034385B2 (ja) | 楽音制御情報漸次変更回路 | |
| JPH1093433A (ja) | オフセットキャンセラ | |
| JPH098653A (ja) | 位相検出装置および方法 | |
| JP2973882B2 (ja) | フレーム同期保護回路 | |
| JPH0816550A (ja) | ディジタル演算回路 | |
| JP2834736B2 (ja) | 音声合成装置 | |
| JPH0822023B2 (ja) | 巡回型雑音低減装置 | |
| JPH04342309A (ja) | 巡回型デジタルフィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981208 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |