JPS63200925U - - Google Patents

Info

Publication number
JPS63200925U
JPS63200925U JP9151487U JP9151487U JPS63200925U JP S63200925 U JPS63200925 U JP S63200925U JP 9151487 U JP9151487 U JP 9151487U JP 9151487 U JP9151487 U JP 9151487U JP S63200925 U JPS63200925 U JP S63200925U
Authority
JP
Japan
Prior art keywords
counter
output
reset
duty ratio
flop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9151487U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP9151487U priority Critical patent/JPS63200925U/ja
Publication of JPS63200925U publication Critical patent/JPS63200925U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Pulse Circuits (AREA)

Description

【図面の簡単な説明】
第１図は本考案のデユーテイ比変換回路の一実
施例を示すブロツク図、第２図及び第３図はその
各部の信号波形図である。 ５：第１カウンタ、６：第２カウンタ、８：固
定値設定器、１０：ＲＳフリツプ・フロツプ。

Claims (1)

    【実用新案登録請求の範囲】
  1. 入力パルスのエツジ検出出力でリセツトされそ
    の入力パルスよりも充分高速のクロツクをアツプ
    カウントする第１のカウンタと、この第１カウン
    タのリセツト直前のカウント値がプリセツトされ
    前記クロツクをダウンカウントする第２のカウン
    タと、この第１第２カウンタの各カウント値の差
    を算出する減算器と、この減算器の出力値と所望
    のデユーテイ比に応じて設定される固定値との一
    致検出を行なう比較器と、この比較器の一致出力
    及び前記エツジ検出出力の一方でセツトされ他方
    でリセツトされるフリツプ・フロツプとからなり
    、このフリツプ・フロツプから所望のデユーテイ
    比に変換された出力パルスを得るようにしてなる
    デユーテイ比変換回路。
JP9151487U 1987-06-15 1987-06-15 Pending JPS63200925U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9151487U JPS63200925U (ja) 1987-06-15 1987-06-15

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9151487U JPS63200925U (ja) 1987-06-15 1987-06-15

Publications (1)

Publication Number Publication Date
JPS63200925U true JPS63200925U (ja) 1988-12-23

Family

ID=30952368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9151487U Pending JPS63200925U (ja) 1987-06-15 1987-06-15

Country Status (1)

Country Link
JP (1) JPS63200925U (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283990A (ja) * 1992-04-03 1993-10-29 Nec Commun Syst Ltd デューティ補正回路
WO1998019397A1 (fr) * 1996-10-30 1998-05-07 Akira Yokomizo Circuit de mise en forme de forme d'onde numerique, circuit multiplicateur de frequence et procede et circuit de synchronisation exterieure
WO1999057811A1 (fr) * 1998-05-05 1999-11-11 Akira Yokomizo Circuit de mise en forme d'onde numerique, circuit de multiplication de frequence, circuit de synchronisation exterieure, et procede de synchronisation exterieure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283990A (ja) * 1992-04-03 1993-10-29 Nec Commun Syst Ltd デューティ補正回路
WO1998019397A1 (fr) * 1996-10-30 1998-05-07 Akira Yokomizo Circuit de mise en forme de forme d'onde numerique, circuit multiplicateur de frequence et procede et circuit de synchronisation exterieure
WO1999057811A1 (fr) * 1998-05-05 1999-11-11 Akira Yokomizo Circuit de mise en forme d'onde numerique, circuit de multiplication de frequence, circuit de synchronisation exterieure, et procede de synchronisation exterieure

Similar Documents

Publication Publication Date Title
JPS61128832U (ja)
JPS63200925U (ja)
JPS62167431U (ja)
JPS61140638U (ja)
JPS61136635U (ja)
JPS6356826U (ja)
JPS63163028U (ja)
JPH0390133U (ja)
JPS59194251U (ja) メ−タリレ−
JPH03109177U (ja)
JPS6368259U (ja)
JPS6183344U (ja)
JPS6210680U (ja)
JPS58132433U (ja) バツフア回路
JPS6197234U (ja)
JPS63168866U (ja)
JPS5857133U (ja) パルス幅／コ−ド変換回路
JPS62150640U (ja)
JPH02113447U (ja)
JPH0338931U (ja)
JPS5996944U (ja) カウンタ集積回路装置
JPH01110522U (ja)
JPH03115867U (ja)
JPS63122805U (ja)
JPH0398531U (ja)