JPH05283521A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05283521A JPH05283521A JP4079668A JP7966892A JPH05283521A JP H05283521 A JPH05283521 A JP H05283521A JP 4079668 A JP4079668 A JP 4079668A JP 7966892 A JP7966892 A JP 7966892A JP H05283521 A JPH05283521 A JP H05283521A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- block
- blocks
- semiconductor device
- connection terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】バイポーラＩＣのマスクパターン設計における
ブロック間配線を自動配線ツールを用いて設計する場合
に、配線の引き回しによる他の配線との干渉やチップサ
イズの増大を防ぐようにブロック内部を設計すること。 【構成】ある特定のブロック１から他のブロック２，３
に１本の配線が複数箇所接続されている時、その特性の
ブロック２がブロック内部でその配線を接続し、かつ上
下に２点の接続端子Ｂ，Ｂ′を持つようにブロック内部
を設計する。これにより、配線はブロックを迂回するこ
となく他のブロック３と接続でき、チップサイズの増大
や他の配線との干渉を防ぎ、配線長が短くなることから
布線抵抗も減少できる。
ブロック間配線を自動配線ツールを用いて設計する場合
に、配線の引き回しによる他の配線との干渉やチップサ
イズの増大を防ぐようにブロック内部を設計すること。 【構成】ある特定のブロック１から他のブロック２，３
に１本の配線が複数箇所接続されている時、その特性の
ブロック２がブロック内部でその配線を接続し、かつ上
下に２点の接続端子Ｂ，Ｂ′を持つようにブロック内部
を設計する。これにより、配線はブロックを迂回するこ
となく他のブロック３と接続でき、チップサイズの増大
や他の配線との干渉を防ぎ、配線長が短くなることから
布線抵抗も減少できる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にバイポーラＩＣのマスクパターン設計におけ
るブロック間配線を自動配線ツールを用いて設計する場
合のブロック内の設計方法に関する。
関し、特にバイポーラＩＣのマスクパターン設計におけ
るブロック間配線を自動配線ツールを用いて設計する場
合のブロック内の設計方法に関する。
【０００２】
【従来の技術】従来の技術として、図２に示すように、
自動配線ツールを用いて設計した時、配線４がブロック
１，２，３にそれぞれ接続されている場合を示す。ブロ
ック１，２，３には接続端子Ａ，Ｂ，Ｃがそれぞれ１点
ずつしかないようにブロック内部を設計していたため、
配線４はブロック２を迂回してブロック１，３と接続さ
れ、この時近傍の配線５との干渉が生じる。
自動配線ツールを用いて設計した時、配線４がブロック
１，２，３にそれぞれ接続されている場合を示す。ブロ
ック１，２，３には接続端子Ａ，Ｂ，Ｃがそれぞれ１点
ずつしかないようにブロック内部を設計していたため、
配線４はブロック２を迂回してブロック１，３と接続さ
れ、この時近傍の配線５との干渉が生じる。
【０００３】
【発明が解決しようとする課題】前述のように、配線４
はブロック２を迂回して接続されていたのでは、配線領
域が増大しチップサイズが大きくなるという欠点があ
り、また布線抵抗の増大や他の配線等との干渉が生じ、
回路上に不用な信号が発生し、これにより回路の誤動作
を引き起こす原因となる。
はブロック２を迂回して接続されていたのでは、配線領
域が増大しチップサイズが大きくなるという欠点があ
り、また布線抵抗の増大や他の配線等との干渉が生じ、
回路上に不用な信号が発生し、これにより回路の誤動作
を引き起こす原因となる。
【０００４】本発明の目的は、前記欠点を解決し、ブロ
ックを迂回しなくても、配線ができるようにした半導体
装置の製造方法を提供することにある。
ックを迂回しなくても、配線ができるようにした半導体
装置の製造方法を提供することにある。
【０００５】
【課題を解決するための手段】本発明の構成は、バイポ
ーラＩＣのマスクパターン設計における多数のブロック
間の相互配線を配線ツールを用いて設計する半導体装置
の製造方法において、前記多数のブロックのうち第１の
ブロックの接続端子に接続された一本の配線を、前記多
数のブロークのうち第２，第３のブロックの接続端子に
それぞれ接続する場合、前記第２のブロックに二個の接
続端子を設け、前記二個の接続端子同士をブロック内で
配線し、前記第３のブロックの接続端子への配線は、前
記ブロック内での配線を介して行うことを特徴とする。
ーラＩＣのマスクパターン設計における多数のブロック
間の相互配線を配線ツールを用いて設計する半導体装置
の製造方法において、前記多数のブロックのうち第１の
ブロックの接続端子に接続された一本の配線を、前記多
数のブロークのうち第２，第３のブロックの接続端子に
それぞれ接続する場合、前記第２のブロックに二個の接
続端子を設け、前記二個の接続端子同士をブロック内で
配線し、前記第３のブロックの接続端子への配線は、前
記ブロック内での配線を介して行うことを特徴とする。
【０００６】
【実施例】図１は本発明の一実施例の半導体装置の製造
方法を示すブロック図である。
方法を示すブロック図である。
【０００７】図１において、本実施例は、ブロック２の
部分では配線４をブロック２内部で接続し、かつブロッ
ク２の上下の接続端子Ｂ，Ｂ′に接続するように設計す
る。ブロック１，３では、配線４の接続端子Ａ，Ｃはそ
れぞれ１点づつしか持っていない。
部分では配線４をブロック２内部で接続し、かつブロッ
ク２の上下の接続端子Ｂ，Ｂ′に接続するように設計す
る。ブロック１，３では、配線４の接続端子Ａ，Ｃはそ
れぞれ１点づつしか持っていない。
【０００８】このようは構造にブロック２を設計するこ
とにより、配線４はブロック２を迂回することなく、ブ
ロック３に最短距離で接続でき、配線５との干渉も生じ
ない。
とにより、配線４はブロック２を迂回することなく、ブ
ロック３に最短距離で接続でき、配線５との干渉も生じ
ない。
【０００９】図２の従来のように、配線４，５が平行配
線されると、相互干渉を生じ、誤動作の原因となり、特
に高い周波数がこれら配線４，５に印加された場合に干
渉が大きい。図１では、配線４が配線５とかなり離間し
ているから、このような心配がない。
線されると、相互干渉を生じ、誤動作の原因となり、特
に高い周波数がこれら配線４，５に印加された場合に干
渉が大きい。図１では、配線４が配線５とかなり離間し
ているから、このような心配がない。
【００１０】
【発明の効果】以上説明したように、本発明は、バイポ
ーラＩＣのマスクパターン設計におけるブロック間配線
を自動配線ツールを用いて設計す場合に、ある特定のブ
ロックから他の上下ブロックに１本の配線が複数箇所接
続されている時、その特定のブロックがブロック内部で
その配線を接続しかつ上下に接続端子を２点持つように
ブロック内を設計することにより、配線領域の増大を防
止してチップサイズを縮小でき、また配線長が短かくな
るために布線抵抗が減少し、他の配線との干渉による不
用な信号が回路動作に影響を及ぼすことを防ぐという効
果がある。
ーラＩＣのマスクパターン設計におけるブロック間配線
を自動配線ツールを用いて設計す場合に、ある特定のブ
ロックから他の上下ブロックに１本の配線が複数箇所接
続されている時、その特定のブロックがブロック内部で
その配線を接続しかつ上下に接続端子を２点持つように
ブロック内を設計することにより、配線領域の増大を防
止してチップサイズを縮小でき、また配線長が短かくな
るために布線抵抗が減少し、他の配線との干渉による不
用な信号が回路動作に影響を及ぼすことを防ぐという効
果がある。
【図１】本発明の一実施例の半導体装置の製造方法にお
いてブロック間配線を示すブロック図である。
いてブロック間配線を示すブロック図である。
【図２】従来の半導体装置のブロック間の配線を示すブ
ロック図である。
ロック図である。
１，２，３ ブロック ４，５ 配線 Ａ，Ｂ，Ｂ′，Ｃ 接続端子
Claims (1)
- 【請求項１】 バイポーラＩＣのマスクパターン設計に
おける多数のブロック間の相互配線を配線ツールを用い
て設計する半導体装置の製造方法において、前記多数の
ブロックのうち第１のブロックの接続端子に接続された
一本の配線を、前記多数のブロークのうち第２，第３の
ブロックの接続端子にそれぞれ接続する場合、前記第２
のブロックに二個の接続端子を設け、前記二個の接続端
子同士をブロック内で配線し、前記第３のブロックの接
続端子への配線は、前記ブロック内での配線を介して行
うことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4079668A JPH05283521A (ja) | 1992-04-01 | 1992-04-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4079668A JPH05283521A (ja) | 1992-04-01 | 1992-04-01 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05283521A true JPH05283521A (ja) | 1993-10-29 |
Family
ID=13696561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4079668A Withdrawn JPH05283521A (ja) | 1992-04-01 | 1992-04-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05283521A (ja) |
-
1992
- 1992-04-01 JP JP4079668A patent/JPH05283521A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0238314A3 (en) | Computer-aided automatic wiring method for semiconductor integrated circuit device | |
| JPH02165652A (ja) | 半導体集積回路装置 | |
| JPH05283521A (ja) | 半導体装置の製造方法 | |
| JPH08274127A (ja) | 半導体装置 | |
| JPS62194640A (ja) | バンプ実装を用いる半導体集積回路 | |
| US6459157B1 (en) | Semiconductor device and double-sided multi-chip package | |
| JP2529342B2 (ja) | チャネル配線方法 | |
| JPS601844A (ja) | 半導体集積回路装置 | |
| JPH06140566A (ja) | 半導体集積回路 | |
| JPS6298641A (ja) | 半導体集積回路 | |
| JPS641052B2 (ja) | ||
| JPH04186749A (ja) | 半導体集積回路装置 | |
| JPH05190674A (ja) | 半導体集積回路装置 | |
| JPH02201958A (ja) | ゲートアレイ方式の半導体集積回路装置 | |
| JPS6248042A (ja) | マスタ−スライス方式半導体集積回路 | |
| JPS63107144A (ja) | 半導体装置 | |
| JPH04367256A (ja) | 半導体集積回路装置 | |
| JPS62291136A (ja) | 集積回路の配線方法 | |
| JPH05218204A (ja) | 半導体集積回路 | |
| JPH05198673A (ja) | 半導体集積回路装置 | |
| JPS5961057A (ja) | 集積回路装置の形成方法 | |
| JPH06112319A (ja) | 半導体集積回路 | |
| JPS63274157A (ja) | 半導体集積回路等の自動配置配線方式 | |
| JPH0485853A (ja) | 半導体集積回路装置 | |
| JPH0529463A (ja) | Ｌｓｉの配線レイアウトの設計方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990608 |