JPH05283479A - 集積回路チップのボンディング方法 - Google Patents

集積回路チップのボンディング方法

Info

Publication number
JPH05283479A
JPH05283479A JP4079793A JP7979392A JPH05283479A JP H05283479 A JPH05283479 A JP H05283479A JP 4079793 A JP4079793 A JP 4079793A JP 7979392 A JP7979392 A JP 7979392A JP H05283479 A JPH05283479 A JP H05283479A
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit chip
connection
solder bumps
wet back
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4079793A
Other languages
English (en)
Other versions
JP2707909B2 (ja
Inventor
Naoharu Senba
直治 仙波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4079793A priority Critical patent/JP2707909B2/ja
Publication of JPH05283479A publication Critical patent/JPH05283479A/ja
Application granted granted Critical
Publication of JP2707909B2 publication Critical patent/JP2707909B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Abstract

(57)【要約】 【目的】 ウェットバック工程の省略、集積回路チップ
への熱ストレス低減、装置の小型化、温度及び雰囲気管
理の容易化、並びに、ウェットバックと接続の一工程化
を図る。 【構成】 集積回路チップ1上に形成されたウェットバ
ック前の半田バンプ6と、配線導体9及びパッドメタル
8が形成された回路基板7のパッドメタル8を接続する
のに、シリコン中を透過するYAGレーザー光(波長
1.06μm )10,11,12を用いて直接半田バン
プ15を溶融させる。この時、YAGレーザー光10,
11,12の焦点は、半田バンプ15近傍のレーザー焦
点13に合わせる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、集積回路チップのボン
ディング方法に関し、特にバンプ接続方法に関する。
【0002】
【従来の技術】従来の集積回路チップのボンディング方
法は、図2(A)および図2(B)に示すように集積回
路チップ1′上に酸化膜2′を形成し、その上にアルミ
電極4′を設けている。更に半田バンプ16を設けるた
めにポリイミド膜5′、バリヤーメタル3′等を形成さ
せている。このように半田バンプ16が形成された集積
回路チップ1′とパッドメタル8′、配線導体9′が形
成された回路基板7′とを接続する際には一般的に良く
使用されているボンディング方法は、200〜400℃
程度の雰囲気中で半田を加熱溶融させるリフロー方式で
ある。リフローは、熱板上をシート状のベルトを摺動さ
せて加熱する型式のもの、上部から赤外線加熱する型式
のベルト炉、エヤーにより加熱するエヤーリフロー型式
のもの、ベーパーによるリフロー型式のもの等、各種の
リフロー炉により行なわれている。更に最近ではレーザ
ー光によるリフローも検討されはじめている。(例えば
特願平1−69219、集積回路チップのボンディング
方法)前記発明は、図2(B)に示すように半田バンプ
付集積回路チップ1′を回路基板7′に載置し、レーザ
ー光を集積回路チップ裏面14′の全面に照射し、集積
回路チップ1′の全体を加熱(約200℃〜400℃)
することによって半田バンプ15′を溶融させ、回路基
板7′と接続する方法である。
【0003】
【発明が解決しようとする課題】この従来の集積回路チ
ップのボンディング方法は、半田バンプ(ウェットバッ
ク済)形成済の集積回路チップを使用しているため、ウ
エハースへの半田供給〜ウェットバック完了までに多数
の工程がある。そのため工期が長く、歩留、品質等に問
題があり、特にフラックス塗布〜ウェットバック〜フラ
ックス洗浄工程についてはフラックス残渣、環境保護等
の問題点を含んでいる。また、リフロー炉による接続方
法を取っているため半田を溶融するのに時間がかかり生
産性が悪く、しかも温度管理が難しく、歩留りが悪いと
いう問題がある。更に装置も大型(例えば幅1〜2m×
長さ3〜5m)となり、集積回路チップと回路基板との
位置合わせ装置とは、各々個別装置となってしまう。最
近検討が進められているレーザー光による集積回路チッ
プのボンディング方法に於いては、集積回路チップ全体
を急加熱するため、歪みが残り、電気特性の変動やクラ
ック等の問題点を多く含んでいる。
【0004】
【課題を解決するための手段】本発明の集積回路チップ
のボンディング方法は、集積回路チップの外部接続用バ
ンプがウェットバック未了のものを使用し、バンプのウ
ェットバック工程と回路基板との接続を1回のレーザー
光による溶融で接続しているため、ウエハースへの半田
供給〜ウェットバック完了までの多数工程が不要とな
る。また、YAGレーザーによって集積回路チップのシ
リコン中を透過させ、バンプ近傍に焦点を合わせて、バ
ンプのみ加熱溶融させ、接続しているため、集積回路チ
ップへ与えるストレスが小さくなり、歪みが残らない。
従って電気特性の変動や、クラック等の問題がなくな
る。更にリフロー炉に比べ、装置の小型化が可能となる
ため、温度、雰囲気等の管理が容易となる。尚、YAG
レーザーは、波長1.06μm近傍のものが適当であ
る。
【0005】
【実施例】次に本発明について図面を参照して説明す
る。図1(A)は、本発明の一実施例を示す断面図であ
り、集積回路チップと回路基板との接続前の状態を示
す。図1(B)は、本発明の一実施例を示す断面図であ
り、集積回路チップと回路基板との接続後の状態を示
す。集積回路チップ1には酸化膜2、アルミ電極4、バ
リヤーメタル3、ポリイミド膜5等が順次形成され、バ
リヤーメタル3形成後、半田バンプ(ウェットバック
前)6を設けている。本発明ではウェットバック工程を
省略した半田バンプ(ウェットバック前)6を使用して
いる。半田バンプ(ウェットバック前)6が設けられて
いる集積回路チップ1を、配線導体9とパッドメタル8
が形成されている回路基板7のパッドメタル8に載置す
る。この時、集積回路チップ1の半田バンプ(ウェット
バック前)6の位置と回路基板7のパッドメタル8との
位置は、精度良く合わせる必要がある。位置合わせ完了
後図1(B)に示すように集積回路チップ裏面14側か
ら、YAGレーザー光(例えば波長:1.06μm )1
0,11,12を照射させる。
【0006】この時、レーザー光10,11,12の焦
点は、図1(B)に示すように集積回路チップ1′中で
はなく、半田バンプ(接続後)15近傍に合わせる。レ
ーザー光10,11,12の照射方法としては、図1
(B)に示すように半田バンプ(接続後)15毎にパル
ス的に行なっても良いし、連続照射してもどちらでも良
い。焦点深度は、集積回路チップ1′の厚さによって変
更する必要があるが、集積回路チップ裏面から120μ
〜600μ位になる。
【0007】従って本発明では、集積回路チップ1′の
シリコン中を透過したYAGレーザー光(波長1.06
μm )によって半田バンプ(ウェットバック前)6を溶
融させ、回路基板7′と接続させている。尚YAGレー
ザーのパワー値としては装置、製品にもよるが10W〜
50W位が適当である。
【0008】本発明の他の実施例を説明すると、回路基
板7に、シリコン、ガラス等のレーザー光を透過する材
料が使用されている場合は、図1(B)のレーザー光
1,2、および3は、回路基板7の裏面から照射するこ
とでも実施できる。この方法によれば、あらかじめ集積
回路チップ1の裏面にAl製、あるいはCu製のヒート
スプレッダーを取り付けた後に、ボンディングを行なう
ことができる。
【0009】
【発明の効果】以上説明したように、本発明は、ウェッ
トバック未了の半田バンプ付集積回路チップを使用し、
回路基板とレーザー光による一括接続をしているため、
ウェットバック工程が省略できる。また集積回路チップ
のシリコン中を透過したYAGレーザー光によって半田
バンプを直接溶融させ接続するため、集積回路チップへ
のストレスが低減できる。リフロー炉による方法に比
べ、レーザー光による方法は、装置の小型化が可能であ
るため、集積回路チップと回路基板との位置合わせ装置
と一体化することもできる。従って位置合わせ〜接続ま
で一台の装置で可能となる。これは、バンプ間ピッチが
狭いほど位置ずれに対して有利となる。また一台の装置
となるため、位置合わせ、接続条件等の管理が容易とな
る。本発明の実施により、総合的な効果として、従来比
で不良率が3分の1に、加工工程数が20%削減が得ら
れた。
【図面の簡単な説明】
【図1】(A)は、本発明の一実施例を示す断面図で接
続前を示す。(B)は、本発明の一実施例を示す断面図
で接続後を示す。
【図2】(A)は、従来技術を示す断面図で接続前を示
す。(B)は、従来技術を示す断面図で接続後を示す。
【符号の説明】
1,1′ 集積回路チップ 2,2′ 酸化膜 3,3′ バリヤーメタル 4,4′ アルミ電極 5,5′ ポリイミド膜 6 半田バンプ(ウェットバック前) 7,7′ 回路基板 8,8′ パッドメタル 9,9′ 配線導体 10 レーザー光−1 11 レーザー光−2 12 レーザー光−3 13 レーザー光焦点 14 集積回路チップ裏面 15,15′ 半田バンプ(接続後) 16 半田バンプ

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 複数の外部接続用バンプが一面に形成さ
    れている集積回路チップと、外部接続用バンプと対応し
    た位置に接続端子が設けられている回路基板とを、接続
    するボンディング方法に於いて、ウェットバック未了の
    外部接続用バンプを使用することを特徴とする集積回路
    チップのボンディング方法。
  2. 【請求項2】 集積回路チップを透過したレーザー光に
    より接続することを特徴とする請求項1記載の集積回路
    チップのボンディング方法。
  3. 【請求項3】 YAGレーザー光により接続することを
    特徴とする請求項1記載の集積回路チップのボンディン
    グ方法。
JP4079793A 1992-04-01 1992-04-01 集積回路チップのボンディング方法 Expired - Fee Related JP2707909B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4079793A JP2707909B2 (ja) 1992-04-01 1992-04-01 集積回路チップのボンディング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4079793A JP2707909B2 (ja) 1992-04-01 1992-04-01 集積回路チップのボンディング方法

Publications (2)

Publication Number Publication Date
JPH05283479A true JPH05283479A (ja) 1993-10-29
JP2707909B2 JP2707909B2 (ja) 1998-02-04

Family

ID=13700100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4079793A Expired - Fee Related JP2707909B2 (ja) 1992-04-01 1992-04-01 集積回路チップのボンディング方法

Country Status (1)

Country Link
JP (1) JP2707909B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220106045A (ko) 2021-01-21 2022-07-28 가부시기가이샤 디스코 전극 용착 방법 및 전극 용착 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220106045A (ko) 2021-01-21 2022-07-28 가부시기가이샤 디스코 전극 용착 방법 및 전극 용착 장치

Also Published As

Publication number Publication date
JP2707909B2 (ja) 1998-02-04

Similar Documents

Publication Publication Date Title
US4404453A (en) Laser bonding of microelectronic circuits
JPH02224869A (ja) 超小形電子回路はんだ接続部のレーザ切離し法
JPH03166739A (ja) 半田付け方法
US5021630A (en) Laser soldering method and apparatus
US4785156A (en) Soldering method using localized heat source
CN101347055A (zh) 焊接安装结构及其制造方法以及制造装置、电子设备以及布线基板
US5272307A (en) Method and apparatus for laser soldering of microelectronic lead-pad assemblies on ceramic substrates
KR20080101329A (ko) 반도체칩 접합장치
JPH05283479A (ja) 集積回路チップのボンディング方法
JP2007049040A (ja) 接合方法
JPH04233243A (ja) テープ自動化ボンディング法
JPS62101040A (ja) 半導体素子の接続法および装置
US20040240865A1 (en) Device and method for soldering contacts on semiconductor chips
JPH02213075A (ja) リードの接合方法
JPS6232021B2 (ja)
JP2851779B2 (ja) 電子部品の実装方法
JPH0737890A (ja) 半田ボール接合装置およびその接合方法
JP2812094B2 (ja) 半田tabの構造ならびに半田tabのilb装置およびilb方法
JPH06196486A (ja) バンプ形成方法およびバンプ形成装置
JPS62291934A (ja) フリツプチツプの実装方法
JP4421970B2 (ja) 光モジュールの製造方法
JP3336999B2 (ja) バンプシートとこれを用いたバンプ形成装置及びバンプ形成方法
JPH10209689A (ja) 回路モジュールの製造方法
JPH05283477A (ja) フリップチップ実装方法
JP2022026626A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970916

LAPS Cancellation because of no payment of annual fees