JPH05275974A

JPH05275974A - スイッチド・キャパシタ・フィルタ

Info

Publication number: JPH05275974A
Application number: JP7423892A
Authority: JP
Inventors: Kazuo Yamashita; 和郎山下
Original assignee: Japan Radio Co Ltd
Current assignee: Japan Radio Co Ltd
Priority date: 1992-03-30
Filing date: 1992-03-30
Publication date: 1993-10-22
Anticipated expiration: 2017-10-21
Also published as: JP3336463B2

Abstract

(57)【要約】【目的】スイッチド・キャパシタ・フィルタを構成する
複数の演算増幅器のオフセット電圧を抑制すること。【構成】入力信号（ｅ_IN）対して極性を有する複数の
スイッチド・キャパシタ（Ｃ_r）と、複数のスイッチド
・キャパシタに接続され、オフセット電圧に起因する出
力直流電圧誤差を有する複数の演算増幅器（ＯＰＡ₁）
とを含み、複数のスイッチド・キャパシタは、出力直流
電圧誤差が正に働く正スイッチド・キャパシタ部と、出
力直流電圧誤差が負に働く負スイッチド・キャパシタ部
とを有し、正及び負スイッチド・キャパシタ部は、互い
に出力直流電圧誤差を相殺する容量バランスをとるダミ
ー・キャパシタを有する構成であるスイッチド・キャパ
シタ・フィルタ。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、オーディオ機器、無線
機器等に使用されるスイッチド・キャパシタ・フィルタ
に関する。

【０００２】

【従来の技術】従来、この種の回路は、図５に示すよう
に構成されていた。演算増幅器（ＯＰＡ₁〜ＯＰＡ₄）
のマイナス入力端子のオフセット電圧をそれぞれｅ_off1
〜ｅ_of _f4、入力電圧をｅ_IN、演算増幅器ＯＰＡ₁〜ＯＰ
Ａ₃の出力電圧をｅ₁〜ｅ₃、フィルタの出力電圧をｅ
_OUTとすると、演算増幅器（ＯＰＡ₁〜ＯＰＡ₄）の各
々のマイナス入力端子に流入する電荷の総和は０であ
る。このため、以下のように表わされる。

【０００３】（ｅ_off1−ｅ₁）・Ｃ_r＋（ｅ_off1−ｅ₂＋ｅ_IN）・Ｃ_r＝０（１）（ｅ_off2−ｅ₃＋ｅ₁）・Ｃ_r＝０（２）（ｅ_off3−ｅ_OUT＋ｅ₂）・Ｃ_r＝０（３）（ｅ_off4−ｅ_OUT＋ｅ₃）・Ｃ_r＝０（４）これよりｅ₁＋ｅ₂＝ｅ_IN＋２ｅ_off1 （５）ｅ₁−ｅ₃＝−ｅ_off2 （６）ｅ₂−ｅ_OUT＝−ｅ_off3 （７）ｅ₃−ｅ_OUT＝−ｅ_off4 （８） ∴ ２ｅ₁＝ｅ_IN＋２ｅ_off1−ｅ_off2＋ｅ_off3−ｅ_off4 （９）２ｅ₂＝ｅ_IN＋２ｅ_off1＋ｅ_off2−ｅ_off3＋ｅ_off4 （10）２ｅ₃＝ｅ_IN＋２ｅ_off1＋ｅ_off2＋ｅ_off3−ｅ_off4 （11）２ｅ_OUT＝ｅ_IN＋２ｅ_off1＋ｅ_off2＋ｅ_off3＋ｅ_off4 （12）ここで、集積回路内の演算増幅器（ＯＰＡ₁〜ＯＰ
Ａ₃）のマイナス入力端子のオフセット電圧はほぼ同じ
であるため、ｅ_off1＝ｅ_off2＝ｅ_off3＝ｅ_off （13） ∴ ｅ_OUT＝１／２ｅ_IN＋５／２ｅ_off （14）つまり、演算増幅器（ＯＰＡ₁〜ＯＰＡ₃）の持つオフ
セット電圧の２．５倍のオフセット電圧がフィルタ出力
に現れてしまう。また、（９）〜（１２）式はすべて入
力信号と同相で動作していることを示している。

【０００４】

【発明が解決しようとする課題】しかしながら、リープ
フログ型スイッチド・キャパシタ・フィルタの回路内部
で入力信号と同相（或は逆相）のみで動作するよう構成
すると、演算増幅器の持つオフセット電圧が加算される
ことになりフィルタ次数が大きくなるほどオフセット電
圧が大きくなってしまう欠点があった。

【０００５】そこで、本発明の技術的課題は、上記欠点
に鑑み、オフセット電圧を抑制するスイッチド・キャパ
シタ・フィルタを提供することである。

【０００６】

【課題を解決するための手段】本発明によれば、入力信
号に対して極性を有する複数のスイッチド・キャパシタ
と、該複数のスイッチド・キャパシタに接続され、オフ
セット電圧に起因する出力直流電圧誤差を有する複数の
演算増幅器とを含むスイッチド・キャパシタ・フィルタ
において、前記複数のスイッチド・キャパシタは、前記
出力直流電圧誤差が正に働く正スイッチ・キャパシタ部
と、前記出力直流電圧誤差が負に働く負スイッチド・キ
ャパシタ部とを有し、前記正及び負スイッチド・キャパ
シタ部は、互いに前記出力直流電圧誤差を相殺する容量
バランスを有することを特徴とするスイッチド・キャパ
シタ・フィルタが得られる。

【０００７】また、本発明によれば、前記１記載のスイ
ッチド・キャパシタ・フィルタにおいて、前記正及び負
スイッチド・キャパシタ部の少なくともどちらか一方
は、互いに前記出力直流電圧誤差を相殺する容量バラン
スをとるダミー・キャパシタを有することを特徴とする
スイッチド・キャパシタ・フィルタが得られる。

【０００８】すなわち、本発明はこれらの欠点を除去す
るため、リープフログ型スイッチド・キャパシタ・フィ
ルタの回路内部では、入力信号と同相及び逆相の混在で
動作するように構成し、Ｎ個の演算増幅器のオフセット
電圧に起因する出力直流電圧誤差を、正に働くダミー・
キャパシタを含めたスイッチド・キャパシタと、負に働
くダミー・キャパシタを含めたスイッチド・キャパシタ
との容量バランスを取るようにすることにより、オフセ
ット電圧を抑制したものである。

【０００９】

【実施例】次に本発明の実施例を図面を参照して説明す
る。

【００１０】図１に示す本実施例に係るスイッチド・キ
ャパシタ・フィルタは、従来回路である図５のスイッチ
ＳＷ₃，ＳＷ₅，ＳＷ₇およびＳＷ₉の極性を逆にし、
ＳＷ₁₁，ＳＷ₁₂およびスイッチド・キャパシタＣ_r一つ
を追加している。

【００１１】この回路の直流電圧に対する動作は、以下
のとおりである。

【００１２】（ｅ_off1−ｅ₁）・Ｃ_r＋（ｅ_off1−ｅ_IN＋ｅ₂）・Ｃ_r＝０（15）（ｅ_off2−ｅ₁＋ｅ₃）・Ｃ_r＝０（16）（ｅ_off3−ｅ₂＋ｅ_OUT）・Ｃ_r＝０（17）（ｅ_off4−ｅ₃）・Ｃ_r＋（ｅ_off4−ｅ_OUT）・Ｃ_r＝０（18）これより、 −ｅ₁＋ｅ₂＝ｅ_IN−２ｅ_off1 （19）ｅ₁−ｅ₃＝＋ｅ_off2 （20） −ｅ₂＋ｅ_OUT＝−ｅ_off3 （21）ｅ₃＋ｅ_OUT＝＋２ｅ_off4 （22） ∴２ｅ₁＝−ｅ_IN＋２ｅ_off1＋ｅ_off2＋ｅ_off3＋２ｅ_off4 （23）２ｅ₂＝＋ｅ_IN−２ｅ_off1＋ｅ_off2＋ｅ_off3＋２ｅ_off4 （24）２ｅ₃＝−ｅ_IN＋２ｅ_off1−ｅ_off2−ｅ_off3＋２ｅ_off4 （25）２ｅ_OUT＝＋ｅ_IN−２ｅ_off1＋ｅ_off2−ｅ_off3＋２ｅ_off4 （26）（２４）と（２６）式は、フィルタ回路内ｅ₂とｅ_OUT
とが入力信号に対して同相で動作し、（２３）と（２
５）式は、ｅ₁とｅ₃とが入力信号に対して逆相で動作
していることを示している。

【００１３】また、（２６）式は、演算増幅器ＯＰＡ₁
とＯＰＡ₃とのオフセット電圧が各々の入力に接続され
たスイッチド・キャパシタＣ_rの２個と１個に比例し
て、フィルタ出力に対して負に働き、演算増幅器ＯＰＡ
₂とＯＰＡ₄とのオフセット電圧はスイッチド・キャパ
シタＣ_rの１個と２個に比例して、フィルタ出力に対し
て正に働いていることを示している。

【００１４】ここで、集積回路内の演算増幅器ＯＰＡ₁
〜ＯＰＡ₄のオフセット電圧はほぼ同じであるためｅ_off1＝ｅ_off2＝ｅ_off3＝ｅ_off4＝ｅ_off （13） ∴ ｅ_OUT＝１／２ｅ_IN （27）つまり、演算増幅器ＯＰＡ₁〜ＯＰＡ₄の持つオフセッ
ト電圧は、正に働くスイッチド・キャパシタＣ_rの３個
と負に働くスイッチド・キャパシタＣ_rの３個とが互い
にバランスしているため相殺されることを示している。

【００１５】図２は本発明の第２の実施例で、図１の回
路を変形し、信号入力のスイッチド・キャパシタＣ_rを
２個とし、演算増幅器ＯＰＡ₂の入力部にスイッチＳＷ
₁₃，ＳＷ₁₄およびダミーのスイッチド・キャパシタＣ_r
一つを追加している。

【００１６】この回路の直流電圧に対する動作は、２（ｅ_off1−ｅ_IN）・Ｃ_r＋（ｅ_off1−ｅ₁＋ｅ₂）・Ｃ_r＝０（28）（ｅ_off2−ｅ₁＋ｅ₃）・Ｃ_r＋ｅ_off2・Ｃ_r＝０（29）（ｅ_off3−ｅ₂＋ｅ_OUT）・Ｃ_r＝０（30）（ｅ_off4−ｅ₃）・Ｃ_r＋（ｅ_off4−ｅ_OUT）・Ｃ_r＝０（31）これより −ｅ₁＋ｅ₂＝２ｅ_IN−３ｅ_off1 （32）ｅ₁−ｅ₃＝＋２ｅ_off2 （33） −ｅ₂＋ｅ_OUT＝−ｅ_off3 （34）ｅ₃＋ｅ_OUT＝＋２ｅ_off4 （35） ∴ ２ｅ₁＝−２ｅ_IN＋３ｅ_off1＋２ｅ_off2＋ｅ_off3＋２ｅ_off4 （36）２ｅ₂＝＋２ｅ_IN−３ｅ_off1＋２ｅ_off2＋ｅ_off3＋２ｅ_off4 （37）２ｅ₃＝−２ｅ_IN＋３ｅ_off1−２ｅ_off2−ｅ_off3＋２ｅ_off4 （38）２ｅ_OUT＝＋２ｅ_IN−３ｅ_off1＋２ｅ_off2−ｅ_off3＋２ｅ_off4 （39）（３７）と（３９）式はフィルタ回路内のｅ₂とｅ_OUT
とが入力信号に対して同相で動作し、（３６）と（３
８）式はｅ₁とｅ₃とが入力信号に対して逆相で動作し
ていることを示している。

【００１７】また、（３９）式は演算増幅器ＯＰＡ₁と
ＯＰＡ₃とのオフセット電圧が各々の入力に接続された
スイッチド・キャパシタＣ_rの３個と１個に比例してフ
ィルタ出力に対して負に働き、演算増幅器ＯＰＡ₂とＯ
ＰＡ₄とのオフセット電圧は、スイッチド・キャパシタ
Ｃ_rの２個と２個に比例してフィルタ出力に対して正に
働いていることを示している。

【００１８】ｅ_off1＝ｅ_off2＝ｅ_off3＝ｅ_off4＝ｅ_off （13）ｅ_OUT＝＋ｅ_IN （40）つまり、演算増幅器ＯＰＡ₁〜ＯＰＡ₄の持つオフセッ
ト電圧は、正に働くスイッチド・キャパシタＣ_rの４個
と、負に働くスイッチド・キャパシタＣ_rの４個とが互
いにバランスしているため相殺され、利得も１となるこ
とを示している。

【００１９】図３は、第３の実施例を示し、図２に示す
回路を変形し、スイッチＳＷ₁の極性を逆にすること
で、ｅ_OUT＝−ｅ_INとし、スイッチＳＷ₂をＳＷ₄と、
スイッチＳＷ₁₄をＳＷ₆とそれぞれ兼用し、スイッチＳ
Ｗ₁₃を省略したものである。図２に示す回路と同様に演
算増幅器ＯＰＡ₁〜ＯＰＡ₄の持つオフセット電圧は相
殺され、利得は−１となる。

【００２０】図４では、第４の実施例を示し、フィルタ
回路内のｅ₁とｅ₂とが入力信号に対して同相で、入力
信号に対してｅ₃とｅ_OUTとが逆相で動作する。

【００２１】従って、演算増幅器ＯＰＡ₁とＯＰＡ₂と
の入力に接続されたスイッチド・キャパシタＣ_rの２個
と２個（合計４個）は、フィルタ出力に対して負に働
き、演算増幅器ＯＰＡ₃とＯＰＡ₄との入力に接続され
たスイッチド・キャパシタＣ_rの２個と２個（合計４
個）はフィルタ出力に対して正に働き、オフセット電圧
は相殺される。なお、利得は−１である。

【００２２】以上、４次のリープフログ型スイッチド・
キャパシタ・フィルタについて説明したが、Ｎ次（Ｎは
２以上の整数）のリープフログ型スイッチド・キャパシ
タ・フィルタにおいても成り立つことは申すまでもな
い。

【００２３】なお、スイッチ回路ＳＷ₁〜ＳＷ₁₆はクロ
ック信号により極性切り替えされるアナログスイッチで
図１〜図５では時間ｔ＝０における極性を示している。

【００２４】スイッチド・キャパシタＣ_rはスイッチと
組み合わされ抵抗と等価に働く。

【００２５】キャパシタＣ₁〜Ｃ₄はローパス・フィル
タの周波数特性を決定するもので、本考案で論じている
オフセット電圧には全く関与していない。

【００２６】ＯＰＡ₁〜ＯＰＡ₄は演算増幅器で同一集
積回路内ではほぼ同じオフセット電圧となる。

【００２７】

【発明の効果】以上説明したように、集積回路化された
リープフログ型スイッチド・キャパシタ・フィルタに於
て、回路内部では、入力信号と同相及び逆相の混在で動
作するように構成することで、演算増幅器のオフセット
電圧に起因する出力直流電圧誤差が、正に働く回路と負
に働く回路とを発生でき、演算増幅器のオフセット電圧
に起因する出力直流電圧誤差が、正に働くダミー・キャ
パシタを含めたスイッチド・キャパシタと、負に働くダ
ミー・キャパシタを含めたスイッチド・キャパシタとの
容量バランスを取ることにより、スイッチド・キャパシ
タ・フィルタのオフセット電圧を大幅に軽減できる。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係る回路図。

【図２】本発明の第２の実施例に係る回路図。

【図３】本発明の第３の実施例に係る回路図。

【図４】本発明の第４の実施例に係る回路図。

【図５】従来のリープログ型スイッチド・キャパシタ・
フィルタを表わす回路図。

【符号の説明】

Ｃ_r スイッチド・キャパシタＣ₁〜Ｃ₄ キャパシタＯＰＡ₁〜ＯＰＡ₄ 演算増幅器ｅ_IN フィルタの入力電圧ｅ₁〜ｅ₃ 演算増幅器の出力電圧ｅ_OUT フィルタの出力電圧

Claims

【特許請求の範囲】

【請求項１】入力信号に対して極性を有する複数のス
イッチド・キャパシタと、該複数のスイッチド・キャパ
シタに接続され、オフセット電圧に起因する出力直流電
圧誤差を有する複数の演算増幅器とを含むスイッチド・
キャパシタ・フィルタにおいて、前記複数のスイッチド・キャパシタは、前記出力直流電
圧誤差が正に働く正スイッチ・キャパシタ部と、前記出
力直流電圧誤差が負に働く負スイッチド・キャパシタ部
とを有し、前記正及び負スイッチド・キャパシタ部は、互いに前記
出力直流電圧誤差を相殺する容量バランスを有すること
を特徴とするスイッチド・キャパシタ・フィルタ。
【請求項２】請求項１記載のスイッチド・キャパシタ
・フィルタにおいて、前記正及び負スイッチド・キャパ
シタ部の少なくともどちらか一方は、互いに前記出力直
流電圧誤差を相殺する容量バランスをとるダミー・キャ
パシタを有することを特徴とするスイッチド・キャパシ
タ・フィルタ。