JPS59136869A - デイジタルスイツチアナログ信号調整器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 本発明はディジタルスイッチアナログ信号調整器に関し
、よシ詳しくは不精密な能ＷＪＪ栴成部分かう構成可能
でスイッチドキャパシタまたはクロックコンデンサ技術
を用いて乗算、割算、加算、減算、微分および積分を含
む広範な精密アナログ信号調整の達成を可能にする精密
信号調整器に関する。

〈従来技術の説明〉 信号調整回路は一般に増幅器と、従来は演算増幅器また
は計測器用増幅器（ｉｎ日ｔｒｕｍｅｎｔａｔｉｏｎａ
ｍｐｌｉｆｉｅｒｓ　）の形を取った精密信号調整器に
使用される型の精密増幅器を基に作られている。計測器
用増幅器はシングルエンド入力信号または差動入力信号
のどちらも受は入れてこの入力信号を増幅、分割または
調整し、（所望されれば）出力信号を入力信号レベルと
ほかかわシのない他の基準電圧レベルと照合することが
可能な最も万能な増幅器である。この基準電圧は装置の
アース電圧または独立の基準電圧もしくは入力電圧でも
よい。

上述の特徴の故に、計測器用増幅器は大いに役立つ。他
方それらは作成が難しくコストが高い。

代表的な計測器用増幅器は非常に正確に整合された抵抗
を伴う６つの演算増幅器を用いている。その多数の演算
増幅器とバイアス抵抗を正確に整合させる必要性が計測
器用増幅器作成の困難とそのコストをもたらしている。

他方演算増幅器はずっと作成が簡単でコストもかなシ低
くなる。しかしながら演算増幅器は通例入力信号を入力
と出力に共通の電圧について処理しなければならない。

このことが演算増幅器の入力と出力間の分離を防げる。

従って演算増幅器は計測器用増幅器の特殊なケースであ
ってその基準電圧レベルが入力電圧レベルの１つになっ
ているものと考えることができる。

スイッチドキャパシタ装置は一般に比較器に用いられて
いる。例えば本願と同−譲渡人である工ｎｔｅｒｓｉｌ
工ｎｃ、に譲渡された１９８２年１０月１８日提出の「
高速電荷平衡容量」と題する継続中の米国出願筒４３４
．８９３号を参照されたい。

等価抵抗を与えるためにスイッチドキャパシタ装置もフ
ィルタ装置内で用いられ抵抗と等価な役目をする。しか
しながらほとんどのスイッチドキャパシタフィルタ調整
器においては演算増幅器が用いられ利得の固定がなされ
る。スイッチドキャパシタ増幅器は汎用アナログ信号調
整回路には従来用いられなかった。

〈発明の要約〉 尿発明によればスイッチドキャパシタまたはクロックキ
ャパシタ技術を用いて乗算、割算、加算、減算、微分お
よび積分を含む広範な精密アナログ信号調整の達成を可
能にする回路が提供される。

そのようなものとして、本発明はＰチャネルＭＯ８゜Ｎ
チャネルＭＯ８およびＯ（Ｏｏｍｐｌｅｍ、ｅｎｔａｒ
ｙ）　ＭＯ８技術を含む半導体ＭＯ８集積化に理想的に
適合する。

本信号調整回路は独立した入力および出力の参照を提供
して差動形計測器用増幅器に適合するものにしている。

本回路は従来の演算増幅器に代わるものを提供し、また
容量比または容量比プラス抵抗比の項から利得比を与え
るよう形成し得る。本回路はトランジスタと構成部分の
時間、温度および電圧の影響に伴うドリフトを免れるこ
とによってアナログＭＯ８回路の主要な難点の１つでお
るバイポーラアナログ回路に見られるよシずつと高ｖ１
オーダーの長期ドリフトが克服される。高いクロック周
波数を使用することによシ能動利得トランジスタにおけ
る雑音は全ての低周波数誤差源の場合のように有効に相
殺し得る。

簡潔に言えば、本アナログ信号調整器は複数対の入力端
子、１つの接合および１つの出力端子、第１の端が先の
接合に接続された複数のコンデンサ、対にして配置され
各々の対の第１の端が別個のコンデンサのもう１つの端
に接続され、各々の対のもう一方の端が１対の入力端子
のそれぞれの端に接続され、各々の対において交互に機
能するようになっている複数のスイッチ、入力と出力を
有して入力が先の接合に機能的に結合された増幅器、お
よび増幅器の出力を周期的にサンプルホールドするため
にこの出力に機能的に結合され、自らの出力が先の１つ
の入力端子対の１方の入力端子に接続されたサンプルホ
ールド回路を有し先の１つの入力端子対のもう１方の端
子が基準電位点に接続されている。

従って本発明の目的はスイッチドキャパシタまたはクロ
ックキャパシタ技術を用いて広範な精密アナログ信号調
整の達成に従来見られた困難を解　　　　・決すること
である。本発明の特徴は新しい信号調整回路の提供によ
シこれらの困難を解決すること゛にあ、る。得られる利
点の１つは単一の回路が広範なアナログ信号調整を可能
にすることである。もう１つの利点は半導体ＭＯ８集積
化技術に理想的に適合した回路にある。さらに１つの利
点は独立した入力および出力の参照を提供する回路にあ
る。

今１つの利点は差動形計測器用増幅器に適合する回路に
ある。今１つの利点は従来の演算増幅器に代わるものを
提供する回路にある。今１つの利点は容量化または容量
化プラス抵抗比の項から利得比を提供するよう形成し得
る回路にある。今１つの利点は時間、温度および電圧の
影響に伴うトランジスタと構成部分のドリフトを免れる
回路にある。今１つの利点は低周波数誤差源を有効に相
殺する回路にある。

本発明のさらに他の目的、特徴および付随する利点は本
発明に従って構成された好ましい実施例に関し添付図面
に関連して与えられる以下の詳細な記述を読めば当業者
には明らかとなろう。図面中同じ数字は幾つかの図にお
ける同じかまたは対応する部分を指す。

〈発明の実施態様〉 次に図面を、とシわけ第１図を参照すると本発明に従っ
て構成されたディジタル的にスイッチされるアナログ信
号変換器が全体として１０で示されている。よシ詳しく
は信号調整器１０が複数対の入力端子１．・・・Ｎと１
１．−・・・ＮＮ、接合Ａおよび出力端子Ｂを含む。複
数のコンデンサＣ−１，・・・ＯＮはそれらの第１の端
が接合Ａに接続されている。

スイッチＳｌ、・・・ＳＮが端子１．・・・Ｎの各々に
印加される電圧ｖ１．・・・ｖＮの各々をコンデンサＣ
１，・・・ＯＮの各々を通じて接合Ａに印加する。同様
にスイッチＳ１．、・・・Ｓ　が端子１１．・・・Ｎｌ
ｉの各々にＮＮ 印加される電圧■１１．・・・■ＮＮの各々をコンデン
サＣ１，・・・ＯＮの各々を通じて接合Ａに印加する。

スイッチＳ１．・・・８Ｎはオートゼロ（ａｕｔｏｚｅ
ｒｏ）位相内で順番に操作されまたスイッチＳ１１．・
・・Ｓ□は電荷比較（ｃｈａｒｇｅ　ｃｏｍｐａｒｅ）
位相内で順番に操作される。オートゼロ位相内ではスイ
ッチＳ１．・・・ＳＮが閉じられてスイッチ５ｌｌｔ・
・・軸が開かれ、これに反し比較位相内では逆の状態と
なる。

接合Ａは全体として１２で示される以下に詳述するとこ
ろの増幅およびサンプルホールド回路の入力に接続され
、その出力が出力端子Ｂに接続される。出力端子Ｂが信
号調整器１０の出力電圧を提供し、この出力電圧はまた
１つの入力端子対の一方の入力端子、図では入力端子Ｎ
にも印加される。その同じ入力端子対のもう一方の入力
端子は基準電位点、図ではｖＲＦｌｉＩＰに接続される
。

一連（Ｄ　対ｆ）　信号Ｍｌ　、　Ｖｌ　：Ｌ　”、ｖ
Ｎ−０ＮＮ−０と少なくとも１つの出力信号がコンデン
サＣ工、・・・ＯＮを通じて回路１２０入力に接続され
る。本発明の好ましい実施例によれば２つの主要な位相
、オートゼロ位相と電荷比較位相があｚ。実際にはもつ
と多くてもよいが信号調整器１０が動作の理論上必要と
する位相は２つめみである。オートゼロ位相内では回路
１２０入力が接地され、コンデンサＣ１，・・’ＯＮに
印加される電圧はｖｌ、・・・ｖＮ−１＋　Ｖｏｕｔで
あると考えられる。電荷比較位相内ではコンデンサＣ１
，・・・ＯＮに印加される電圧はｖｏｏ、・・・ｖＮＮ
−１１ｖＲＥＦである。下の方程式（１）で与えられる
条件が満たされれば接合Ａに注がれる正味の電荷はなく
なシ、従って接合Ａにおける電圧が不変に保たれる。

””０ｘ（ＶＩ　Ｖｕ）＋Ｃ！ｚ（Ｖｚ　　ｖ２２）十
…ｃＮ−１（ｖＮ−Ｉ　ＶＮＮ−１）＋０Ｎ（ｖｏｕｔ
−ｖＲ］Ｉｃｙ）　　　　　　　　（ＩＪまたは Ｎ もし正味の電荷が接合Ａに注がれてこの点での電圧が比
較位相内でオートゼロ位相に比して変化すると出力電圧
Ｖ。ｕｔが変化して補正する。理想的な条件のもとでは
（オートゼロ位相と電荷比較位相から成る）まる１つの
クロックサイクル内で完全な補正が達成される。実際に
は以下により詳細に記述するように、要求される精度（
通例９０％以上の補正）を達成するには普通１つ以上の
サイクルが要求される。

回路１２に関する要求は（ａ）低入力漏れ電流、（ｂ）
高開ループ利得、（Ｃ）クロック周波数が高いかまたは
（および）ＯＮの値が高い場合には低出力インピーダン
ス、それに（ｄ）１つのクロック周期内で内部構成部分
のｙ　ＩＪ　７　トが無視可能でなければならないこと
（しかし非常に多数のクロック周期に渡っては実在して
もよい）’Ｔ：’！、る。これらの条件が満たされれば
信号調整回路１０に関する幾つかの非常に有用な特性が
達せられる。

例を挙げると、各々の入力と出力の対が互いに分離され
信号調整器１０が必要なら端子ＮＮを接地した計測器用
演算増幅器として使用できる。このような演算増幅器の
等価回路が第２図に示されている。このような場合には となる。このような場合にはＶ。ｕｔがアース電位に比
較される。またｖｉ。０１つの端子が通例アースに接続
される。

第６図を参照すると、信号調整器１０は出力ポテンショ
メータまたは抵抗分割器を用いて可変的な利得を提供す
べく使用可能である。即ちＶ。ｕｔが可変的な抵抗Ｒ１
と抵抗Ｒ２から成る抵抗分割器を通じてアースに接続さ
れ、また抵抗Ｒ１とＲ２の間の接合が端子Ｎに接続され
る。このような回路に関しては となる。

次に第４図を参照すると、信号調整器１０は入力端子を
一緒に接続し、また所望の出力スケールファクタを提供
すべくクロック周波数を選択すれば微分器として使用可
能である。このような回路配列ではＴ＝１クロック周期
として となる。

上述の論議から理解されるように、信号調整器１０は演
算増幅器の多くの所望される特性に加えて真の入力／出
力の分離や、変化する給電電圧、温度またはエージング
作用その他による（クロック周波数に関する）長期のド
リフト作用を許さないというような幾つかの重要な付加
的利点を有する。

次に第５図を謬照すると、回路１０が２つの基本的な構
成部分である電荷比較増幅器１５と、増幅器１６を含む
サンプルホールド回路から構成されている。このサンプ
ルホールド回路は信号調整器１０がクロック化装置であ
って出力信号が連続になるようにオートゼロ位相内で出
力情報を保存しなければならないために必要となる。接
合Ａが増幅器１５０入力に接続され、その出力が接合Ｅ
として示されている。接合ＥはスイッチＳ３を通じて接
合Ａに戻って接続される。接合ＥはまたスイッチＳ、　
ｆｆｉ通じて接合りに接続され、接合りはコンデンサＣ
Ａを通じて接合Ａに接続される。接合りはまたコンデン
サＯＢによって接地され、またスイッチＳ５によって増
幅器１６の入力に接続される。増幅器１６の出力、接合
Ｂはコンデンサａｏｋ通じてその入力に接続される。

第５図の回路について論議するために、増幅器１５と１
６が無限大の電圧利得を有し直流入力バイアス電流を全
く必要とせず、また有意の漏れ電流がないものと仮定す
る。オートゼロ位相内ではスイッチｓｌ、　８２２１８
３と８５が閉じられ残ヤのスイッチが開かれる。電荷比
較位相内ではスイッチ８１１、　ｓ２と８４が閉じられ
て残シのスイッチが開かれる。各々のスイッチの閉鎖に
際し順に続ける前にブレーク（ｂｒｅａｋ）　’ｅ実施
することが好ましい。

この点において回路１０を理解するためにもう１つの概
念、即ちその安定度係数（ＳＦ）ｉ導入しなければなら
ない。

信号調整器１０は Ｑ（Ｓ　Ｆ（２ であるような全てのｓｙの値について安定で６Ｄまた２
に等しいかよシ大きい値について不安定であることが示
される。またｖｉ。の変化がクロックサイクルまる１つ
毎にＶ。ｕｔの変化を生じさせることも示される。ｖＯ
ｕｔの変化が１サイクル後にＶ　の変化（Δｖｉｎ）を
十分に補正してしまうなｎ ものであれば本装置はクリティカルにダンプされる（ｓ
ｙ＝１）。しかしながらＶ　　の変化がｖｉｎｕｔ を十分に補正するに必要なものよシ小さいなら本装置は
不十分にダンプされるので出力電圧の一致を達成するの
に１つよシ多いクロックサイクルを必要とする（０≦Ｓ
Ｆ′〈１）。補正が大き過ぎると出力が行き過ぎてベル
が鳴！Ｉ（１＜８２’＜２）またこれも１つよシ多いサ
イクルを必要とする。

ＳＦ＞２のように出力が過度に補正されると本装置は振
動する。

上述のことは数学的に以下の如く証明することができる
。接合Ａでの電圧がオートゼロ位相イたは電荷比較位相
の間で変化しようとしないように信号調整器１０が安定
化されたものと仮定する。

次に入力電圧をΔｖｉユだけ変化させる。その結果、比
較位相内で増幅器１５の出力が変化するので接合りにお
いて となる。この比較位相内ではスイッチＳ４が閉じていて
出力電圧の変化はコンデンサＣＢにも伝えられることに
注意されたい。信号調整器のほとんどの実用的な実現に
おいてはコンデンサＣＢはコンデンサＯＡの大きな割合
を占めるという理由のみからＯＢがここに示されている
。そうでない実現も可能であってその場合には軸は無視
できる。

後続のオートゼロ位相内では、接合りにおける電圧の変
化（ΔｖＤ）が以下の関係に従って出力電圧に伝えられ
る。

等式（２）と（３）を結合すると 次の比較位相内で接合Ａに注がれる電荷はΔｖ１ｎＣヨ
ーΔｖＯｕｊ、０２ となる。

従って であれば接合Ａには電荷が全く注がれず装置は入力電圧
変化Δｖｉ。に関して完全に調整される。

もし でおれば出力電圧変化（ΔｖＯｕｔ　）は補正が不十分
となってよシ完全に補正するために付加的なりロックサ
イクルを必要とする。

であれば出力が行き過ぎ、また２に等しいかよシ大きけ
れば接合Ａにフィードバックされる信号がこの点におい
てｖｉｎによる結果的な信号よシ大きくなるので装置は
不安定になって振動する。

上述のことが第６図にグラフで示されておシ、ここでは
ｖｉ。とＶ。ｕｔが時間に対してプロットされている。

波形２１が入力信号ｖｉｎを示し、波形２２は５ｙ＝１
．０に関しテｖ。ｕｔを示し、波形２３は８Ｆ＝０．５
に関するＶ。Ｕ、金、また波形２４は５ｙ＝１．５に曲
すゐＶ。ｕｔを示している。

もし第６図に示されるような出力抵抗分割器を用いるな
ら利得はＲ１とＲ２の選択によシ変化するけれども安定
度係数も に従って変化することに注目されたい。

信号調整器１０の最適な実現はＭＯ８半導体技術を伴う
ものであってこれによシスイッチがＭＯＳ　）ランジス
タで置き換え可能となシまたＭＯＳ　）ランジスタの高
入力インーーダンスは増幅器１５と１６に関して理想的
である。増幅器１５と１６は一様な利得安定性のだめの
補正を必要とする差動演算型でよい。

次に第７図を診照すると１つの入力微分対を伴等価な多
くの他の構成がある。第７図で対応する構成部分には同
じ番号がついている。スイッチＳ１ないしＳ５、Ｓｌｌ
と８２２はそれぞれＮチャネルトランジスタＮ３　ｅ　
Ｎ５　ｓ　ＮＢ　＋　Ｎ９　＋　Ｎ１０　＋　Ｎ４とＮ
６である。これらのスイッチはオートゼロ（ＡＺ）位相
と電荷比較（ＣＣ）位相内で端が重ならない（閉じる前
にブレークする）２つの位相クロックを受は取る。電荷
比較増幅器１５は単一のＮチャネル増幅器Ｎ１を使用し
、またトランジスタ′Ｎ８はクロック貫通コンデンサを
平衡させるためにそれに直列になった電荷補正コンデン
Ｎ？を有する。電荷比較点Ａのみがスイッチ電荷注入を
感知する。もし５ｒＩＬｖのオーダーの装置オフセット
または出力誤差電圧を容認できるならトランジスタＮ、
は必要ない。トランジスタＮ、は出力電圧誤差を１ｍＶ
以下に低減させることができる。

サンプルホールド増幅器１６は単一のＮチャネルトラン
ジスタＮ２から成シ、ホールドコンデンサはまたもやＯ
８である。増幅器Ｎ２の出力はＰウェル（Ｐ　−Ｗ８１
１　）　０ＭＯ８技術によって得られるＮＰＮ　）ラン
ジスタであるトランジスタＱ１によって緩衝される。ト
ランジスタｐｚ　、　Ｒ２とＲ３および抵抗Ｒ３とＲ６
がバイアス機構を作る。第７図の実施例では基準電圧が
Ｖ＋とＶ−であって各々のクロック信号がＶ＋とＶ−の
間で交替する。

第７図に示される回路を用いると、１／１５０ないし１
５０の範囲の実用利得が可能であシ、実用安定度係数は
０．９５ないし１．０５の範囲にあってクロック周波数
レンジが１．００　Ｈｚないし５００ｋＨｚ　、代表的
な利得精度が１チまたはそれより良く、また給電電圧範
囲の揺れが１．５ボルトないし３０ざルトとなる。しか
しながらこれらの数字はそれら示されたものに限定され
るものではなく１つの実用的な設計を表わす九′めに示
されている。

他の技術のためには他のパラメータ範囲がよシ適切であ
ろう。

本発明をそれに従って構成された好ましい物理的実施例
に関して記述したが、本発明の範囲と精神から逸脱する
ことなく様々な修正と改善が可能であることが当業者に
は明きらかであろう。従って本発明が特定の例示的実施
例によってではなく本特許請求の範囲によってのみ限定
されることを理解されたい。

【図面の簡単な説明】

第１図は本発明の教示に従って構成された信号調整回路
を−示す概略図、第２図は計測器用増幅器として用いら
れる第１図の回路を示す簡略図、第６図は出力抵抗分割
器と共に用いられる第１図の回路を示す簡略図、第４図
は微分器として用いられ−る第１図の回路を示す簡略図
、第５図は単一の入力対を伴う第１図の回路を示すよシ
完全な概略図、第６図は第５図の回路に関して入力およ
び出力電圧を時間の関数として様々な安定度係数につい
て示すプロット図、第７図は第１図および第５図の回路
の実用的な実現を示す回路図である。 符号の説明 １０・・・信号調整器、 １２・・・サンプルホールＰ回路、 １５・・・増幅器、 １６・・・増幅器、 Ａ・・・接合、 Ｂ・・・サンプルホールド回路の出力端子、０１〜ＯＮ
・°・コンデンサ、 Ｄ・・・接合、 Ｅ・・・接合、 Ｎ１〜Ｎ８・・・Ｎチャネルトランジスタ、Ｐ１〜Ｐ３
・・・トランジスタ、 Ｑｌ・・・ＮＰＮ　）ランジスタ、 Ｒ工〜Ｒ３・・・抵抗、 Ｓｌ〜５Ｎ１Ｓｌｌ−８ＮＮ・・・スイッチ、ｖ１＋′
ｖＮＸｖ１１′＋ＶＮＮ…端子電圧代理人　浅　村　　
　皓

Claims (1)

1. 【特許請求の範囲】 （１）　　少なくとも１対の入力端子、複数の電荷保存
   部材、増幅装置、前記入力端子対の入力端子を前記電荷
   保存部材の１つを通じて前記増幅装置の入力に交互に接
   続する装置、および前記増幅装置の出力と基準電圧を前
   記電荷保存部材の第２番目を通じて前記増幅装置の前記
   入力に交互にフィードバックさせる装置とを有する信号
   調整回路。 （２、特許請求の範囲第１項記載において前記電荷保存
   部材がコンデンサである信号ｉ整回路。 （３）特許請求の範囲第１項または第２項記載において
   さらに前記増幅装置の出力に結合されて前記出力を周期
   的にサンプルホールドする装置を有し、前記サンプルホ
   ールド装置の出力が前記増幅装置の前記入力に交互にフ
   ィードバックされる信号調整回路。 （４）複数対の入力端子、１つの接合と１つの出力端子
   、その第１の端が前記接合に接続された複数のコンデン
   サ、対にして配置され、各々の対の第１の端が別々の前
   記コンデンサのもう１方の端に接続され、各々の対のも
   う１方の端が１対の入力端子の各々に接続されて各々の
   対において交互に操作されるようになっている複数のス
   イッチ、１つの入力と１つの出力を有して前記入力が前
   記接合に機能的に結合された増幅装置、および前記増幅
   装置の前記出力に機能的に結合されて前記出力を周期的
   にサンプルホールドする装置を有し、前記サンプルホー
   ルド装置の出力が前記出力端子と前記１対の入力端子の
   入力端子の一方に接続され、前記１対の入力端子の前記
   、端子のもう一方が基準電位点に接続されている信号調
   整回路。 （５）特許請求の範囲第４項記載において、さらに前記
   増幅装置の前記出力と前記入力の間に直列に接続された
   第１のスイッチ装置と第１のｂンデンサ装置および前記
   増幅装置の前記出力と前記入力の間に接続された第２の
   スイッチ装置１．を有し、前記第１と前記第２のスイッ
   チ装置が交互に操作される信号調整回路。 （６）　　特許請求の範囲第５項記載において、前記サ
   ンプルホールド装置が１つの入力と１つの出力を有する
   第２の増幅装置および前記増幅装置の前記出力と前記入
   力の間に接続された第２のコンデンサ装置を有している
   信号調整回路。 （力　特許請求の範囲第６項記載においてさらに前記第
   ２の増幅装置の前記入力と、前記第１のスイッチ装置と
   前記第１のコンデンサ装置の間にある接合との間に機能
   的に接続された第６のスイッチ装置を有する信号調整回
   路。 （８）特許請求の範囲第７項記載においてさらに前記基
   準電位点と、前記第１のスイッチ装置と、前記第１のコ
   ンデンサ装置との間の前記接合との間に接続された第６
   のコンデンサ装置を有する信号調整回路。