JPH0527145B2 - - Google Patents
Info
- Publication number
- JPH0527145B2 JPH0527145B2 JP59120598A JP12059884A JPH0527145B2 JP H0527145 B2 JPH0527145 B2 JP H0527145B2 JP 59120598 A JP59120598 A JP 59120598A JP 12059884 A JP12059884 A JP 12059884A JP H0527145 B2 JPH0527145 B2 JP H0527145B2
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- data
- cells
- channel
- free
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000872 buffer Substances 0.000 claims description 135
- 238000000034 method Methods 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 9
- MHABMANUFPZXEB-UHFFFAOYSA-N O-demethyl-aloesaponarin I Natural products O=C1C2=CC=CC(O)=C2C(=O)C2=C1C=C(O)C(C(O)=O)=C2C MHABMANUFPZXEB-UHFFFAOYSA-N 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000011095 buffer preparation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ転送制御方式に係り、特に最大
転送量が大きなデータをバツフア領域に転送する
ときメモリ領域を効率よく使用できるようしたも
のである。
転送量が大きなデータをバツフア領域に転送する
ときメモリ領域を効率よく使用できるようしたも
のである。
例えば、第５図に示す如く、ターミナル・コン
トローラ１に接続されたチヤネル２に、外部記憶
装置３、入出力装置４−１，４−２，４−３……
その他の回線等が接続され、これらのものよりデ
ータが送信される場合、一度チヤネル２のバツフ
ア２１−１に保持され、それからターミナル・コ
ントローラ１に転送される。
トローラ１に接続されたチヤネル２に、外部記憶
装置３、入出力装置４−１，４−２，４−３……
その他の回線等が接続され、これらのものよりデ
ータが送信される場合、一度チヤネル２のバツフ
ア２１−１に保持され、それからターミナル・コ
ントローラ１に転送される。
このようなシステムでは、ターミナル・コント
ローラ１にターミナル・コントローラ用のメイン
プロセツサ１０やメインメモリ１１が具備され、
このメインメモリ１１にはバツフア１１−１，１
１−２が設けられている。チヤネル２内にもサブ
プロセツサ２０とサブメモリ２１が具備され、こ
のサブメモリ２１内にバツフア２１−１が設けら
れている。そしてチヤネル２に対して前記外部記
憶装置３や入出力装置４−１，４−２，４−３，
…等の外部回線から送信されたデータは、一度そ
のバツフア２１−１に保持されたあとでターミナ
ル・コントローラ１のバツフアに転送される。
ローラ１にターミナル・コントローラ用のメイン
プロセツサ１０やメインメモリ１１が具備され、
このメインメモリ１１にはバツフア１１−１，１
１−２が設けられている。チヤネル２内にもサブ
プロセツサ２０とサブメモリ２１が具備され、こ
のサブメモリ２１内にバツフア２１−１が設けら
れている。そしてチヤネル２に対して前記外部記
憶装置３や入出力装置４−１，４−２，４−３，
…等の外部回線から送信されたデータは、一度そ
のバツフア２１−１に保持されたあとでターミナ
ル・コントローラ１のバツフアに転送される。
〔従来技術と問題点〕
従来、このようにターミナル・コントローラ１
のメインプロセツサ１０とチヤネル２０間のデー
タ転送には、ターミナル・コントローラ１側のバ
ツフアの準備形式により単一バツフア方式、
複数バツフア方式の２つの方式がある。
のメインプロセツサ１０とチヤネル２０間のデー
タ転送には、ターミナル・コントローラ１側のバ
ツフアの準備形式により単一バツフア方式、
複数バツフア方式の２つの方式がある。
単一バツフア方式は、第６図に示す如く、
メインメモリ１１に連続した単一領域よりなるバ
ツフア領域B0を用意する。このバツフア領域B0
の大きさは、最大受信データ長Ｌであり、例えば
1520バイト長である。メインプロセツサはこのよ
うなバツフア領域B0を用意したあとで、チヤネ
ルに対してこのバツフア領域B0の先頭アドレス
を通知し、いわゆるバツフア渡しを行う。その後
チヤネル２に受信データが送達されると、サブメ
モリ２１に設けたバツフア領域はこのデータが先
ず保持される。それからDMAC方式によりチヤ
ネル２が先に渡されているバツフア領域B0に対
してこの受信データをコピーし、それからターミ
ナル・コントロール１のメインプロセツサ１０に
対しデータ転送通知を行うものである。この場
合、チヤネルにデータが発生したとき直ちにコピ
ーできるように、メインメモリ１１のバツフア領
域に最大受信データ長の単一領域を設けることが
必要であるが、実際に発生するデータ長が前記最
大受信データ長より小さな場合がかなりあり、こ
のような短かいデータでも最大受信データ長のバ
ツフア領域を専有することになるので、バツフア
領域の使用効率が悪いという問題がある。
メインメモリ１１に連続した単一領域よりなるバ
ツフア領域B0を用意する。このバツフア領域B0
の大きさは、最大受信データ長Ｌであり、例えば
1520バイト長である。メインプロセツサはこのよ
うなバツフア領域B0を用意したあとで、チヤネ
ルに対してこのバツフア領域B0の先頭アドレス
を通知し、いわゆるバツフア渡しを行う。その後
チヤネル２に受信データが送達されると、サブメ
モリ２１に設けたバツフア領域はこのデータが先
ず保持される。それからDMAC方式によりチヤ
ネル２が先に渡されているバツフア領域B0に対
してこの受信データをコピーし、それからターミ
ナル・コントロール１のメインプロセツサ１０に
対しデータ転送通知を行うものである。この場
合、チヤネルにデータが発生したとき直ちにコピ
ーできるように、メインメモリ１１のバツフア領
域に最大受信データ長の単一領域を設けることが
必要であるが、実際に発生するデータ長が前記最
大受信データ長より小さな場合がかなりあり、こ
のような短かいデータでも最大受信データ長のバ
ツフア領域を専有することになるので、バツフア
領域の使用効率が悪いという問題がある。
複数バツフア方式は、第７図に示す如く、
チヤネルに受信データが発生したとき、メインプ
ロセツサ１０にそのデータ長を通知する。これに
よりメインプロセツサ１０はメインメモリ１１の
バツフア領域内に複数の空きバツフアB1，B2，
B3をポインタNPで連結してキユーイングする。
勿論これらの合計バイト長が先に通知ずみのデー
タ長と等しいかこれより大きくなるように選定さ
れる。そしてその先頭の空きバツフアB1の先頭
アドレスBAと空きバツフアのブロツク長がチヤ
ネル側に通知されたとき、チヤネル側は空きバツ
フアB1の先頭アドレスBA（またはこのBAの記入
されたターミナルのアドレス）を保持する。受信
データが発生したときこのようにして得られた空
きバツフアB1の先頭アドレスにもとづき、用意
された空きバツフアB1にDMAC方式によりデー
タを転送するが、B1に転送するときそのポイン
タNPを読みとり、次の空きバツフアB2の位置を
知る。このようにして空きバツフアB1〜B3に順
次データを転送する。そしてデータの転送が終る
と、チヤネルはメインプロセツサ１０に対してデ
ータ転送通知の割込みを行う。しかしこの場合、
最初にデータ長を通知したりする等インタフエー
ス制御が増えるため処理負荷が上がるという問題
がある。
チヤネルに受信データが発生したとき、メインプ
ロセツサ１０にそのデータ長を通知する。これに
よりメインプロセツサ１０はメインメモリ１１の
バツフア領域内に複数の空きバツフアB1，B2，
B3をポインタNPで連結してキユーイングする。
勿論これらの合計バイト長が先に通知ずみのデー
タ長と等しいかこれより大きくなるように選定さ
れる。そしてその先頭の空きバツフアB1の先頭
アドレスBAと空きバツフアのブロツク長がチヤ
ネル側に通知されたとき、チヤネル側は空きバツ
フアB1の先頭アドレスBA（またはこのBAの記入
されたターミナルのアドレス）を保持する。受信
データが発生したときこのようにして得られた空
きバツフアB1の先頭アドレスにもとづき、用意
された空きバツフアB1にDMAC方式によりデー
タを転送するが、B1に転送するときそのポイン
タNPを読みとり、次の空きバツフアB2の位置を
知る。このようにして空きバツフアB1〜B3に順
次データを転送する。そしてデータの転送が終る
と、チヤネルはメインプロセツサ１０に対してデ
ータ転送通知の割込みを行う。しかしこの場合、
最初にデータ長を通知したりする等インタフエー
ス制御が増えるため処理負荷が上がるという問題
がある。
前記の如き問題点を解決するために本発明のデ
ータ転送制御方式では、外部装置とデータの送受
信を行うチヤネルと、このチヤネルで受信したデ
ータが転送されるメインメモリと、データを処理
するメインプロセツサを具備するデータ処理装置
において、複数のセルを連鎖した受信用バツフア
列を前記メインメモリに設けるとともに、該受信
バツフア列を管理する情報をチヤネルに通知し、
チヤネルに前記受信バツフア列を管理する情報を
保持するバツフア管理手段を設け、またメインプ
ロセツサ側では最大受信データ長のバツフア容量
が得られるのに必要な空きバツフア長を形成する
前記セルの必要個数を連鎖するバツフア補充手段
を設け、チヤネル側に受信データが発生したと
き、チヤネルより前記受信バツフア列にこの受信
データを転送し、これにより使用された分のセル
個数を前記バツフア補充手段で補充連鎖して新た
に受信バツフア列を構成し、またこの補充したセ
ル個数に関する情報を前記バツフア管理手段に通
知し、これにより前記バツフア管理手段は先に渡
されて未使用であつたセルとこの補充されたセル
による受信バツフア列を管理する情報を保持する
ようにしたものである。
ータ転送制御方式では、外部装置とデータの送受
信を行うチヤネルと、このチヤネルで受信したデ
ータが転送されるメインメモリと、データを処理
するメインプロセツサを具備するデータ処理装置
において、複数のセルを連鎖した受信用バツフア
列を前記メインメモリに設けるとともに、該受信
バツフア列を管理する情報をチヤネルに通知し、
チヤネルに前記受信バツフア列を管理する情報を
保持するバツフア管理手段を設け、またメインプ
ロセツサ側では最大受信データ長のバツフア容量
が得られるのに必要な空きバツフア長を形成する
前記セルの必要個数を連鎖するバツフア補充手段
を設け、チヤネル側に受信データが発生したと
き、チヤネルより前記受信バツフア列にこの受信
データを転送し、これにより使用された分のセル
個数を前記バツフア補充手段で補充連鎖して新た
に受信バツフア列を構成し、またこの補充したセ
ル個数に関する情報を前記バツフア管理手段に通
知し、これにより前記バツフア管理手段は先に渡
されて未使用であつたセルとこの補充されたセル
による受信バツフア列を管理する情報を保持する
ようにしたものである。
これにより、容量の小さな複数の空きバツフア
列で受信バツフアを構成することができるのでバ
ツフア領域を有効利用できるのみならず、事前に
受信データのデータ長を通知する必要がないので
インタフエース制御が減少できる。しかも補充し
た空きバツフアをチヤネル側により新しい受信バ
ツフア列にチエインするのでメイン・プロセツサ
の負荷を軽くすることができる。
列で受信バツフアを構成することができるのでバ
ツフア領域を有効利用できるのみならず、事前に
受信データのデータ長を通知する必要がないので
インタフエース制御が減少できる。しかも補充し
た空きバツフアをチヤネル側により新しい受信バ
ツフア列にチエインするのでメイン・プロセツサ
の負荷を軽くすることができる。
本発明の一実施例を第１図〜第４図により説明
する。
する。
第１図は本発明の一実施例構成図、第２図は本
発明の概略動作説明図、第３図はターミナル・コ
ントローラ側の動作説明図、第４図はチヤネル側
の動作説明図である。
発明の概略動作説明図、第３図はターミナル・コ
ントローラ側の動作説明図、第４図はチヤネル側
の動作説明図である。
本発明を実施例にもとづき詳述するに先立ち、
その概略を第２図により説明する。
その概略を第２図により説明する。
本発明ではメインプロセツサとメインメモリを
有するターミナル・コントローラでは、そのメイ
ンメモリのバツフア領域に複数の空きバツフア
ａ，ｂ，ｃ…を用意し、例えば空きバツフアａ，
ｂ，ｃの容量が、一回で受信可能な最大受信デー
タ長Ｌ、またはＬ以上になるようにする。そして
これらの空きバツフアａ，ｂ，ｃ…をその次アド
レスを示すポインタNPで接続する。このように
して空きバツフアを用意したのちターミナル・コ
ントローラでは最初の空きバツフアａの先頭アド
レスが記入されている空きバツフア・ターミナル
BTのアドレスをチヤネル側に通知する。チヤネ
ルに受信データが発生したとき、チヤネルは空き
バツフアａにDMAC方式でデータをコピーする。
この際そのポインタNPより次の空きバツフアｂ
の先頭アドレスを読取る。そして空きバツフアａ
の次の空きバツフアｂにコピーを行う。このとき
次の空きバツフアｃの先頭アドレスを読取る。こ
のようにして空きバツフアｂまで使用してデータ
のコピーが終了したとき、チヤネルはターミナ
ル・コントローラのメインプロセツサに割込みを
行つて空きバツフアａ，ｂを使用してデータ転送
を行つたことを通知する。これによりメインプロ
セツサ側では、バツフアセルａ，ｂを受信バツフ
ア列から取り外し、またその補充のため空きバツ
フアセルｄ，ｅを用意するとともに、ｄ，ｅの順
に連鎖を形成し、補充セル数＝２をチヤネル側に
通知する。このときメインプロセツサ側では、前
記空きバツフアセルｃの先頭アドレスを空きバツ
フア・ターミナルBT内に書き込みチヤネル側に
通知する。
有するターミナル・コントローラでは、そのメイ
ンメモリのバツフア領域に複数の空きバツフア
ａ，ｂ，ｃ…を用意し、例えば空きバツフアａ，
ｂ，ｃの容量が、一回で受信可能な最大受信デー
タ長Ｌ、またはＬ以上になるようにする。そして
これらの空きバツフアａ，ｂ，ｃ…をその次アド
レスを示すポインタNPで接続する。このように
して空きバツフアを用意したのちターミナル・コ
ントローラでは最初の空きバツフアａの先頭アド
レスが記入されている空きバツフア・ターミナル
BTのアドレスをチヤネル側に通知する。チヤネ
ルに受信データが発生したとき、チヤネルは空き
バツフアａにDMAC方式でデータをコピーする。
この際そのポインタNPより次の空きバツフアｂ
の先頭アドレスを読取る。そして空きバツフアａ
の次の空きバツフアｂにコピーを行う。このとき
次の空きバツフアｃの先頭アドレスを読取る。こ
のようにして空きバツフアｂまで使用してデータ
のコピーが終了したとき、チヤネルはターミナ
ル・コントローラのメインプロセツサに割込みを
行つて空きバツフアａ，ｂを使用してデータ転送
を行つたことを通知する。これによりメインプロ
セツサ側では、バツフアセルａ，ｂを受信バツフ
ア列から取り外し、またその補充のため空きバツ
フアセルｄ，ｅを用意するとともに、ｄ，ｅの順
に連鎖を形成し、補充セル数＝２をチヤネル側に
通知する。このときメインプロセツサ側では、前
記空きバツフアセルｃの先頭アドレスを空きバツ
フア・ターミナルBT内に書き込みチヤネル側に
通知する。
チヤネル側では、通知された補充セル数＝２を
未使用バツフア数（この場合は１）に加算して管
理する。
未使用バツフア数（この場合は１）に加算して管
理する。
メインプロセツサ側では前記空きバツフアセル
ｃにｄを連鎖して受信バツフア列を用意し、次の
データ転送に備える。
ｃにｄを連鎖して受信バツフア列を用意し、次の
データ転送に備える。
次に第１図に示す本発明を、第３図、第４図に
もとづき説明する。
もとづき説明する。
番１図において、３０はターミナル・コントロ
ーラのメインプロセツサ、３１はメインメモリで
あり、空きバツフアセルａ，ｂ…が用意されるも
の、３２は空きバツフアセルの作成及び補充制御
を行う空きバツフア作成補充部、４０はチヤネル
のサブプロセツサ、４１はサブメモリであつて例
えばデータ受信用のバツフア４１−１が設けられ
るもの、４２はダイレクト・メモリ・アクセス制
御を行うダイレスト・メモリ・アクセス
（DMA）回路、４３は渡された空きバツフアの
管理を行う空きバツフア管理部、４４は外部回線
との通信制御を行う通信回線制御装置である。
ーラのメインプロセツサ、３１はメインメモリで
あり、空きバツフアセルａ，ｂ…が用意されるも
の、３２は空きバツフアセルの作成及び補充制御
を行う空きバツフア作成補充部、４０はチヤネル
のサブプロセツサ、４１はサブメモリであつて例
えばデータ受信用のバツフア４１−１が設けられ
るもの、４２はダイレクト・メモリ・アクセス制
御を行うダイレスト・メモリ・アクセス
（DMA）回路、４３は渡された空きバツフアの
管理を行う空きバツフア管理部、４４は外部回線
との通信制御を行う通信回線制御装置である。
(1) まず第１図に示す如く、ターミナル・コント
ローラでは、まず空きバツフア作成補充部３２
が空きバツフアセルａ，ｂ，ｃ…を作成してこ
れをポインタNPで接続し、また空きバツフ
ア・ターミナルBTにその最初の空きバツフア
ａの先頭アドレスを記入して、空きバツフア列
を作成する。それからメインプロセツサ３０は
最大データの受信に必要な、最大受信データ長
Ｌのバツフア容量が得られるのに必要な空きバ
ツフアセル個数を算出して、この個数分だけ
（例えば３個）その先頭から取出す。そしてチ
ヤネルに受信コマンドを発行し、この中に空き
バツフア・ターミナルBTのアドレス、空きバ
ツフアセルの個数及び各空きバツフアセルの容
量等を通知する。
ローラでは、まず空きバツフア作成補充部３２
が空きバツフアセルａ，ｂ，ｃ…を作成してこ
れをポインタNPで接続し、また空きバツフ
ア・ターミナルBTにその最初の空きバツフア
ａの先頭アドレスを記入して、空きバツフア列
を作成する。それからメインプロセツサ３０は
最大データの受信に必要な、最大受信データ長
Ｌのバツフア容量が得られるのに必要な空きバ
ツフアセル個数を算出して、この個数分だけ
（例えば３個）その先頭から取出す。そしてチ
ヤネルに受信コマンドを発行し、この中に空き
バツフア・ターミナルBTのアドレス、空きバ
ツフアセルの個数及び各空きバツフアセルの容
量等を通知する。
(2) チヤネルではターミナル・コントローラより
この受信コマンドを受付けたとき、その渡され
た空きバツフアセルの空きバツフア・ターミナ
ル位置をその空きターミナルに保持してキーを
作る。そして外部回線等からの受信データの発
生等を待つ。
この受信コマンドを受付けたとき、その渡され
た空きバツフアセルの空きバツフア・ターミナ
ル位置をその空きターミナルに保持してキーを
作る。そして外部回線等からの受信データの発
生等を待つ。
(3) チヤネルでは、受信データが発生するとサブ
プロセツサ４０はこれを一たんサブメモリ４１
内のバツフア４１−１に保持し、そのデータ長
よりターミナル・コントローラにこれを転送通
知するために必要な空きバツフアセルの個数を
算出する。そして必要な個数が渡されていなけ
れば、更にメインプロセツサ３０から空きバツ
フアセルが渡される受信コマンドを受付けるま
でその転送処理を保留する。ところで必要な空
きバツフアセルがあれば、空きバツフア管理部
４３からの空きターミナルより必要数取り出
し、この数を、その先頭アドレスの記入してあ
る空きバツフアターミナルBTのアドレスとと
もにDMA回路４２に通知し、DMA処理を行
わせる。これによりDMA回路４２はバツフア
４１−１に保持されていた受信データを空きバ
ツフアセルａ，ｂ…にコピーする。このとき転
送に必要な空きバツフアセルの数が２であれば
空きバツフアａ，ｂに順次コピーされる。この
とき空きバツフアセルａにデータを転送すると
きに読み出すそのポインタNPより空きバツフ
アセルｂの先頭アドレスがわかり、また空きバ
ツフアセルｂにデータを転送するときに読み出
すポインタNPより次の空きバツフアセルｃの
先頭アドレスがわかる。前記の如く空きバツフ
アセルａ，ｂにデータ転送が終ると、チヤネル
のサブプロセツサ４０はメインプロセツサ３０
に割込みをかけ、このデータ転送完了つまり受
信通知を行う。
プロセツサ４０はこれを一たんサブメモリ４１
内のバツフア４１−１に保持し、そのデータ長
よりターミナル・コントローラにこれを転送通
知するために必要な空きバツフアセルの個数を
算出する。そして必要な個数が渡されていなけ
れば、更にメインプロセツサ３０から空きバツ
フアセルが渡される受信コマンドを受付けるま
でその転送処理を保留する。ところで必要な空
きバツフアセルがあれば、空きバツフア管理部
４３からの空きターミナルより必要数取り出
し、この数を、その先頭アドレスの記入してあ
る空きバツフアターミナルBTのアドレスとと
もにDMA回路４２に通知し、DMA処理を行
わせる。これによりDMA回路４２はバツフア
４１−１に保持されていた受信データを空きバ
ツフアセルａ，ｂ…にコピーする。このとき転
送に必要な空きバツフアセルの数が２であれば
空きバツフアａ，ｂに順次コピーされる。この
とき空きバツフアセルａにデータを転送すると
きに読み出すそのポインタNPより空きバツフ
アセルｂの先頭アドレスがわかり、また空きバ
ツフアセルｂにデータを転送するときに読み出
すポインタNPより次の空きバツフアセルｃの
先頭アドレスがわかる。前記の如く空きバツフ
アセルａ，ｂにデータ転送が終ると、チヤネル
のサブプロセツサ４０はメインプロセツサ３０
に割込みをかけ、このデータ転送完了つまり受
信通知を行う。
(4) ターミナル・コントローラのメインプロセツ
サ３０は、この転送完了通知に記入されている
使用バツフアセル数から、２個補充することが
必要であることを判断し、空きバツフア作成補
充部３２は空きバツフアセルｄ，ｅを取り出
し、ｄ，ｅの順で連鎖し、空きバツフアセルｄ
の先頭アドレスと補充セル数を記入した受信コ
マンドをチヤネルに発行する。それからこのバ
ツフアセルａ，ｂにより転送された受信データ
に対するデータ処理を行う。それから先に補充
渡しした空きバツフアセルの分を空きバツフア
作成補充部３２が新たに作成して空きバツフア
セルｃとｄを連鎖して受信バツフア列を用意
し、次の処理に備える。
サ３０は、この転送完了通知に記入されている
使用バツフアセル数から、２個補充することが
必要であることを判断し、空きバツフア作成補
充部３２は空きバツフアセルｄ，ｅを取り出
し、ｄ，ｅの順で連鎖し、空きバツフアセルｄ
の先頭アドレスと補充セル数を記入した受信コ
マンドをチヤネルに発行する。それからこのバ
ツフアセルａ，ｂにより転送された受信データ
に対するデータ処理を行う。それから先に補充
渡しした空きバツフアセルの分を空きバツフア
作成補充部３２が新たに作成して空きバツフア
セルｃとｄを連鎖して受信バツフア列を用意
し、次の処理に備える。
またチヤネルでは前記補充された空きバツフ
アセルｄ，ｅが渡されたことを受信コマンドで
認識したとき、空きバツフア管理部４３は先に
渡された空きバツフアセル数＝１にこれらの補
充した空きバツフアセル数＝２とを加算したセ
ル数＝３を管理、保持し、次の受信データの発
生に備えることになる。
アセルｄ，ｅが渡されたことを受信コマンドで
認識したとき、空きバツフア管理部４３は先に
渡された空きバツフアセル数＝１にこれらの補
充した空きバツフアセル数＝２とを加算したセ
ル数＝３を管理、保持し、次の受信データの発
生に備えることになる。
このように、本発明では先に細分化した空きバ
ツフアセルをチエイニングして渡しておき、依頼
先であるチヤネル側で転送に使用した残りの空き
バツフアセルを管理し、使用分が依頼元より補充
されたとき、これらを一緒に管理することができ
る。そのためバツフア領域の有効利用がはかれる
とともに、メインプロセツサとサブプロセツサ間
のインタフエース制御量も小さくすることがで
き、データ処理を効率化することができる。
ツフアセルをチエイニングして渡しておき、依頼
先であるチヤネル側で転送に使用した残りの空き
バツフアセルを管理し、使用分が依頼元より補充
されたとき、これらを一緒に管理することができ
る。そのためバツフア領域の有効利用がはかれる
とともに、メインプロセツサとサブプロセツサ間
のインタフエース制御量も小さくすることがで
き、データ処理を効率化することができる。
なお前記説明では、チヤネルとメインプロセツ
サ間のデータ転送について述べたが、本発明はこ
れのみに限定されるものではなく、プログラム間
でも同様にして実行することができる。
サ間のデータ転送について述べたが、本発明はこ
れのみに限定されるものではなく、プログラム間
でも同様にして実行することができる。
本発明によればチヤネルとターミナルコントロ
ーラ（またはメインプロセツサ）間のデータ転
送、またはプログラム間でデータ転送を行うと
き、メインメモリ内に小容量の複数のバツフアセ
ルをチエイニングしてその必要個数を受信データ
発生側（依頼先）に先渡しておき、データ転送時
に使用したとき未使用の空きバツフアセルが存在
してもこれをそのまま受信データ発生側に残し、
使用した数だけ依頼元より補充して未使用分のも
のとチエイニングするようにしたので、インタフ
エース制御量も減少し、またバツフア領域を有効
的に使用することができるデータ処理装置を提供
することができる。
ーラ（またはメインプロセツサ）間のデータ転
送、またはプログラム間でデータ転送を行うと
き、メインメモリ内に小容量の複数のバツフアセ
ルをチエイニングしてその必要個数を受信データ
発生側（依頼先）に先渡しておき、データ転送時
に使用したとき未使用の空きバツフアセルが存在
してもこれをそのまま受信データ発生側に残し、
使用した数だけ依頼元より補充して未使用分のも
のとチエイニングするようにしたので、インタフ
エース制御量も減少し、またバツフア領域を有効
的に使用することができるデータ処理装置を提供
することができる。
第１図は本発明の一実施例構成図、第２図は本
発明の概略動作説明図、第３図はターミナル・コ
ントローラ側の動作説明図、第４図はチヤネル側
の動作説明図、第５図、第６図及び第７図は従来
のデータ転送方式の説明図である。 図中、３０はメインプロセツサ、３１はメイン
メモリ、３２は空きバツフア作成補充部、４０は
サブプロセツサ、４１はサブメモリ、４２は
DMA回路、４３は空きバツフア管理部、４４は
通算回線制御部である。
発明の概略動作説明図、第３図はターミナル・コ
ントローラ側の動作説明図、第４図はチヤネル側
の動作説明図、第５図、第６図及び第７図は従来
のデータ転送方式の説明図である。 図中、３０はメインプロセツサ、３１はメイン
メモリ、３２は空きバツフア作成補充部、４０は
サブプロセツサ、４１はサブメモリ、４２は
DMA回路、４３は空きバツフア管理部、４４は
通算回線制御部である。
Claims (1)
- 【特許請求の範囲】 １ 外部装置とデータの送受信を行うチヤネル
と、このチヤネルで受信したデータが転送される
メインメモリと、データを処理するメインプロセ
ツサを具備するデータ処理装置において、 複数のセルを連鎖した受信用バツフア列を前記
メインメモリに設けるとともに該受信バツフア列
を管理する情報をチヤネルに通知し、 チヤネルに前記受信バツフア列を管理する情報
を保持するバツフア管理手段を設け、 またメインプロセツサ側では最大受信データ長
のバツフア容量が得られるのに必要な空きバツフ
ア長を形成する前記セルの必要個数を連鎖するバ
ツフア補充手段を設け、 チヤネル側に受信データが発生したとき、チヤ
ネルより前記受信バツフア列にこの受信データを
転送し、 これにより使用された分のセル個数を前記バツ
フア補充手段で補充連鎖して新たに受信バツフア
列を構成し、またこの補充したセル個数に関する
情報を前記バツフア管理手段に通知し、 これにより前記バツフア管理手段は先に渡され
て未使用であつたセルとこの補充されたセルによ
る受信バツフア列を管理する情報を保持するよう
にしたことを特徴とするデータ転送制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12059884A JPS60263249A (ja) | 1984-06-12 | 1984-06-12 | デ−タ転送制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12059884A JPS60263249A (ja) | 1984-06-12 | 1984-06-12 | デ−タ転送制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60263249A JPS60263249A (ja) | 1985-12-26 |
| JPH0527145B2 true JPH0527145B2 (ja) | 1993-04-20 |
Family
ID=14790219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12059884A Granted JPS60263249A (ja) | 1984-06-12 | 1984-06-12 | デ−タ転送制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60263249A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS545637A (en) * | 1977-06-15 | 1979-01-17 | Hitachi Ltd | Communication control unit |
-
1984
- 1984-06-12 JP JP12059884A patent/JPS60263249A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS545637A (en) * | 1977-06-15 | 1979-01-17 | Hitachi Ltd | Communication control unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60263249A (ja) | 1985-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5640602A (en) | Transferring digital data in units of 2 bytes to increase utilization of a 2-byte-wide bus | |
| EP0208430B1 (en) | A method and apparatus for performing variable length data read transactions | |
| JPH0527145B2 (ja) | ||
| JPH04288638A (ja) | コンピュータシステム | |
| US4561053A (en) | Input/output multiplexer for a data processing system | |
| JPH02310649A (ja) | 受信フレーム転送方式および通信制御装置 | |
| JP2533886B2 (ja) | デ―タ転送方式 | |
| JP2573332B2 (ja) | データ転送制御方法 | |
| JPS6151256A (ja) | 受信デ−タ転送制御方式 | |
| JPS61250758A (ja) | 通信制御装置 | |
| CN116974964A (zh) | Dma控制信息的集中排序管理方法、装置、介质及dma控制器 | |
| JP2710322B2 (ja) | データ転送装置 | |
| JP2526656B2 (ja) | プログラム転送方式 | |
| JPS58189719A (ja) | デ−タ転送制御方式 | |
| JPS6143369A (ja) | マルチプロセツサシステム | |
| JPH0246967B2 (ja) | ||
| JPS6057453A (ja) | デ−タ処理方式 | |
| JP2826780B2 (ja) | データ転送方法 | |
| JP3227273B2 (ja) | プログラマブルコントローラのリンク処理方式 | |
| JPS6299827A (ja) | バツフア制御方式 | |
| JPH0410050A (ja) | 計算機システム | |
| JPS63137350A (ja) | チヤネルプログラム実行制御方式 | |
| JPH0387941A (ja) | 分散データベース処理方式 | |
| JPS6378257A (ja) | 入出力制御装置 | |
| JPH0329021A (ja) | プリンタサーバ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |