JPH05267479A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH05267479A
JPH05267479A JP6412092A JP6412092A JPH05267479A JP H05267479 A JPH05267479 A JP H05267479A JP 6412092 A JP6412092 A JP 6412092A JP 6412092 A JP6412092 A JP 6412092A JP H05267479 A JPH05267479 A JP H05267479A
Authority
JP
Japan
Prior art keywords
film
insulating film
semiconductor device
layer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6412092A
Other languages
English (en)
Inventor
Shunichi Fukuyama
俊一 福山
Tomoko Kobayashi
倫子 小林
Yoshiyuki Okura
嘉之 大倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6412092A priority Critical patent/JPH05267479A/ja
Publication of JPH05267479A publication Critical patent/JPH05267479A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Silicon Polymers (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 半導体集積回路を構成する層間絶縁膜の製造
方法に関し、耐酸素ドライエッチング性と平坦性と電気
的特性に優れた絶縁材料を提供することを目的とする。 【構成】 半導体集積回路の多層配線構造を構成する層
間絶縁膜が、有機硅素重合体またはポリイミドよりなる
薄膜上に、〔(SiO4/2l (PO5/2) m 〕但し、l/m=
1〜2の一般式で表される燐硅素重合体よりなる薄膜を
保護膜として備え、何れもスピンコート法により成膜す
ることを特徴として半導体装置の製造方法を構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は成膜が容易で耐ドライエ
ッチング性に優れ、且つ低誘電率な層間絶縁膜を備えた
半導体装置の製造方法に関する。
【0002】大量の情報を高速に処理する必要から、情
報処理装置の主体を構成する半導体装置は集積化が進ん
でLSI やVLSIが実用化されており、更にULSIの実用化が
進められている。
【0003】こゝで、集積化はチップの大型化と云うよ
りも素子を構成する単位素子の微細化により行われてお
り、配線の最小線幅はサブミクロン(Sub-micron)に達し
ているが、一方、必要とする電流容量を確保する必要か
ら、配線の厚さは必然的に増加しており、そのために配
線基板の表面凹凸は激しくなってきている。
【0004】また、電子回路は高密度化のために立体化
し、層間絶縁膜を介する多層構造がとられている。これ
らのことから、層間絶縁膜は耐熱性が優れると共に下地
平坦化性に優れていることが必要である。
【0005】
【従来の技術】半導体集積回路の製造において層間絶縁
膜形成材料の必要条件として、 耐熱性が優れている
こと、 酸素プラズマ耐性に優れていること、 誘
電率が小さいこと、 基板面の平坦化性が優れている
こと、 作業性が良いこと、などを挙げることができ
る。
【0006】すなわち、集積度の向上と共に発熱量は益
々増加し、チップの発熱量は10Wを超えるに到ってい
る。また、配線パターンの形成やビア(Via)の形成など
にドライエッチングを使用する写真蝕刻技術(フォトリ
ソグラフィ)が用いられていることから、レジストの除
去に使用する酸素(O2) プラズマに対する耐性に優れて
いることが必要である。
【0007】また、信号が高速化するのに従い、信号の
遅延時間をなるべく少なくする必要があるが、信号の遅
延時間(τ)は、 τ≒ε1/2 /c ・・・・・・・(2) 但し、cは光の速度 とεの大きさに比例することから、誘電率(ε)の小さ
い材料を使用することが必要である。
【0008】こゝで、層間絶縁膜形成材料として有機化
合物と無機化合物とがあるが、有機化合物としてポリイ
ミドやオルガノシロキサン樹脂などの高分子有機化合物
が使用されてきた。
【0009】これらの高分子有機化合物は誘電率が3程
度と低く、スピンコート法により成膜できることから作
業性が良く、また、基板面の平坦化性に優れているが、
配線パターン形成などで使用する酸素(O2)プラズマを
使用するドライエッチング処理において有機基が酸化さ
れて分解したりクラックを生ずると云う欠点がある。
【0010】一方、無機化合物としては二酸化硅素(Si
O2),窒化硅素(Si3N4), 燐硅酸ガラス( 略称PSG)など
があり、多くの場合、気相成長法(CVD法) により被処理
基板上に膜形成されている。
【0011】然し、これらの絶縁膜は電気的特性や耐熱
性などの特性は優れているものゝ、高分子有機化合物に
較べて誘電率が大きく、また、形成に当たって下地基板
の凹凸を忠実に再現することから平坦化の目的には沿わ
ない。
【0012】そこで、まず、スピンコート法により高分
子有機化合物を被覆して基板面を平坦化した後、CVD 法
により無機化合物を被覆して保護膜とすることが提案さ
れている。
【0013】
【発明が解決しようとする課題】VLSIやULSIなど多層配
線構造をとる層間絶縁膜の構成として、高分子有機化合
物を被覆して後、この上に保護膜として無機化合物を被
覆することが提案されている。
【0014】然し、今まで、これらの無機膜を形成する
方法として用いられてきたCVD 法は真空系を始めとして
高価な装置を使用する必要があり、また、毒性の強い材
料や爆発性のある材料を使用するなどの問題もある。
【0015】また、CVD 法により膜質の良い絶縁膜を得
るには高温下で反応を行なう必要があり、また、酸化膜
を形成するのに酸素プラズマを使用するが、この際に下
層の高分子有機化合物の熱分解が生じると云う問題があ
る。
【0016】これらのことから、下層の高分子有機化合
物を劣化させることなく簡便に無機化合物を形成する方
法の実現が望まれていた。
【0017】
【課題を解決するための手段】上記の課題は半導体集積
回路の多層配線構造を構成する層間絶縁膜が、有機硅素
重合体またはポリイミドよりなる薄膜上に、〔(Si
O4/2l (PO5/2) m 〕但し、l /m=1〜2の一般式で
表される燐硅素重合体よりなる薄膜を保護膜として備
え、何れもスピンコート法により成膜することを特徴と
して半導体装置の製造方法を構成することにより解決す
ることができる。
【0018】
【作用】燐硅酸ガラス(PSG) は無機絶縁材料として層間
絶縁膜に使用されており、一般にCVD 法により作られて
いるが、PSG は有機化合物からも作ることができる。
【0019】例えば、テトラアセトキシシランと燐酸ト
リメチルとを反応させてエステル交換反応生成物を作
り、これを加水分解させた後、重縮合させることにより
高分子PSG 膜を作ることができる。
【0020】発明者等は層間絶縁膜の形成法として、CV
D 法により無機絶縁膜を形成した後、この上にスピンコ
ート法により同じ組成或いは類似組成の有機絶縁膜を形
成することを提案している。
【0021】このようにすると、CVD 法により形成され
る平坦性の劣る膜がスピンコート膜により平坦性が向上
し、従来の欠点を無くすることができる。本発明はこれ
と類似の考え方から、高分子有機化合物のもつ耐O2ドラ
イエッチング性の劣る欠点をこの上にスピンコート法に
よりPSG 膜を保護膜として設けることにより解消するも
のである。
【0022】すなわち、オルガノポリシロキサン, オル
ガノポリシルセスキオキサンなどのシリコーン化合物や
ポリイミドのような高分子有機化合物は、 スピンコ
ート法により平坦な膜ができること、 誘電率が3程
度と低いこと、などの長所を有するものゝ、 O2プラ
ズマ耐性が弱い、 耐熱性が充分でない、などの短所
をもっている。
【0023】一方、PSG やSi3N4 などの無機絶縁物は、
電気的特性や耐湿性に優れている、 O2プラズマ
耐性に優れている、などの長所を有するものゝ、 CV
D 法で形成するために平坦化性に劣り、 誘電率が高
分子有機化合物よりも高い、などの短所を有している。
【0024】そこで、層間絶縁膜の構成として、本発明
はスピンコート法により高分子有機化合物を膜形成した
後、この上にスピンコート法により薄くPSG 膜を被覆す
ることによりO2プラズマ耐性と耐熱性をもたせるもので
ある。
【0025】
【実施例】合成例1:( 高分子PSG の形成) 容量が1リットルのフラスコ中で、テトラアセトキシシ
ラン132gをテトラヒドロフラン(略称THF)500cc に溶
解し、燐酸トリメチル70gを加え、3時間加熱還流した
後、溶媒のTHF を留去してエステル交換反応生成物を得
た。
【0026】これをTHF 中で5回の加熱還流による精製
を行なった後、メタノール30ccを加え、30分室温で攪拌
して溶解させた。この溶液にイオン交換水20ccを滴下
し、50℃で3時間加熱して加水分解させ、重縮合を行
い、反応終了後、得られた低分子量樹脂にプロピレング
リコールモノプロピルエーテルを添加し、樹脂溶液を得
た。 実施例1:半導体素子を形成し、第1層目のAl配線を施
してあるSi基板上にポリフェニルメチルシロキサンを30
00rpm,30秒の条件で1μm の厚さにスピンコートし、不
活性ガス雰囲気で150 ℃で30分間乾燥した後450 ℃で30
分熱処理した。
【0027】次に、この膜上に合成例1で得た樹脂溶液
を3000rpm,30秒の条件でスピンコートし、0.5 μm の厚
さの塗膜を形成した。この塗膜は150 ℃で30分の溶剤乾
燥を行った後に450 ℃で30分の熱処理を行った。
【0028】このとき、第1層Al配線によって生じた段
差は0.1 μm 以下に平坦化されていた。続いて、従来の
レジストを用いる工程によってスルーホールを形成した
が、O2プラズマによるレジストの剥離の際にもポリメチ
ルシロキサン樹脂層には酸化によるクラックの発生は認
められなかった。
【0029】スルーホール形成後、スルーホール部への
Alの埋め込みと2層目のAl配線を行い、保護層として1.
3 μm のPSG 層を形成した後、電極取り出し用の窓開け
を行って半導体装置を得た。 実施例2:半導体素子を形成し、第1層目のAl配線を施
してあるSi基板上にポリメチルシルセスキオキサンを30
00rpm,30秒の条件で1μm の厚さにスピンコートし、不
活性ガス雰囲気で150 ℃で30分間乾燥した後450 ℃で30
分熱処理した。
【0030】以下、実施例1と同様にこの膜上に合成例
1で得た樹脂溶液をスピンコートし、0.5 μm の厚さの
塗膜を形成し、150 ℃で30分の溶剤乾燥を行った後に45
0 ℃で30分の熱処理を行った。
【0031】このとき、第1層Al配線によって生じた段
差は0.1 μm 以下に平坦化されていた。続いて、従来の
レジストを用いる工程によってスルーホールを形成した
が、O2プラズマによるレジストの剥離の際にもポリメチ
ルシルセスキオキサン樹脂層には酸化によるクラックの
発生は認められなかった。
【0032】スルーホール形成後、スルーホール部への
Alの埋め込みと2層目のAl配線を行い、保護層として1.
3 μm のPSG 層を形成した後、電極取り出し用の窓開け
を行って半導体装置を得た。 実施例3:半導体素子を形成し、第1層目のAl配線を施
してあるSi基板上にN-メチル-2ピロリドンで希釈したポ
リイミド溶液を1μm の厚さにスピンコートし、不活性
ガス雰囲気で150 ℃で30分間乾燥した後400 ℃で30分熱
処理した。
【0033】以下、実施例1と同様にこの膜上に合成例
1で得た樹脂溶液をスピンコートし、0.5 μm の厚さの
塗膜を形成し、150 ℃で30分の溶剤乾燥を行った後に40
0 ℃で30分の熱処理を行った。
【0034】このとき、第1層Al配線によって生じた段
差は0.2 μm 以下に平坦化されていた。次に、0.5 μm
厚のノボラック系ポジ型レジストを用い、弗素系プラズ
マによりPSG 膜をエッチングし、続いてO2プラズマを用
い、PSG 膜をマスクとしてポリイミド膜のエッチングを
行い、スールーホールを形成した。
【0035】この時、最小スールーホール径は0.3 μm
角が得られたが、ポリイミド膜には酸化によるスルーホ
ール径の拡がりは見られなかった。スルーホール形成後
にスルーホール部にAlを埋め込み、また、2層目のAl配
線を行い、保護層として1.3 μm のPSG 層を形成した
後、電極取り出し用の窓開けを行って半導体装置を得
た。
【0036】
【発明の効果】本発明の実施により平坦化機能をもち、
酸素プラズマ処理を行っても膜の破損を起こさず、ま
た、微細なスルーホールも容易に形成できる層間絶縁膜
を得ることができる。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 半導体集積回路の多層配線構造を構成す
    る層間絶縁膜が、有機硅素重合体またはポリイミドより
    なる薄膜上に、次の一般式(1)で表される燐硅素重合
    体よりなる薄膜を保護膜として備え、何れもスピンコー
    ト法により成膜することを特徴とする半導体装置の製造
    方法。 (SiO4/2l (PO5/2) m ・・・・・・・(1) 但し、l /m=1〜2
  2. 【請求項2】 前記有機硅素重合体がオルガノポリシロ
    キサン或いはオルガノポリシルセスキオキサンであるこ
    とを特徴とする請求項1記載の半導体装置の製造方法。
JP6412092A 1992-03-19 1992-03-19 半導体装置の製造方法 Withdrawn JPH05267479A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6412092A JPH05267479A (ja) 1992-03-19 1992-03-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6412092A JPH05267479A (ja) 1992-03-19 1992-03-19 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH05267479A true JPH05267479A (ja) 1993-10-15

Family

ID=13248894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6412092A Withdrawn JPH05267479A (ja) 1992-03-19 1992-03-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH05267479A (ja)

Similar Documents

Publication Publication Date Title
JP3418458B2 (ja) 半導体装置の製造方法
US6395649B1 (en) Low dielectric constant polyorganosilicon coatings generated from polycarbosilanes
US6841256B2 (en) Low dielectric constant polyorganosilicon materials generated from polycarbosilanes
KR20020075876A (ko) 저유전상수 중합체 물질용 폴리카르보실란 접착 촉진제
JP2008511711A5 (ja)
KR900005120B1 (ko) 반도체 장치용 절연수지조성물 및 반도체장치
US6764718B2 (en) Method for forming thin film from electrically insulating resin composition
JPH1140554A (ja) 絶縁膜形成材料、並びにこれを用いた絶縁膜形成方法及び半導体装置
JP3483500B2 (ja) 絶縁膜形成材料、絶縁膜形成方法及び半導体装置
JP2005513777A (ja) 多官能性カルボシランを用いる誘電性層の製造方法
JP3485425B2 (ja) 低誘電率絶縁膜の形成方法及びこの膜を用いた半導体装置
JPH05267479A (ja) 半導体装置の製造方法
US20070100109A1 (en) Nanoporous materials and methods of formation thereof
JP2000228399A (ja) シリカ系被膜形成用塗布液、その製造法、シリカ系被膜及び半導体装置
JP2000021872A (ja) 低誘電率樹脂組成物、低誘電率絶縁膜形成方法および半導体装置の製造方法
JPS62159449A (ja) 多層配線構造の製造法
JPH04185639A (ja) 絶縁膜の形成方法および半導体装置
JP2705078B2 (ja) 半導体素子表面の平坦化方法
JPH01313942A (ja) 半導体装置
JPH07133350A (ja) ポリパーフルオロアルキレンシロキサン樹脂とその製造方法および層間絶縁膜の製造方法
JPH06271772A (ja) シルセスキオキサンポリマー組成物
JPH02192729A (ja) 絶縁層の製造方法
JPH04185640A (ja) 有機硅素重合体と半導体装置の製造方法
KR100490853B1 (ko) 반도체의 절연막 형성용 나노 기공 형성 물질 및 이를포함하는 저유전 절연막
JPH05218214A (ja) 有機硅素重合体と半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990608