JPH05267423A - 集積回路マスクパターン検証装置 - Google Patents

Abstract

(57)【要約】 【目的】 ウエハプロセスにおける配線パターンデータ
の配線情報や配線接続情報などにより、レイアウトパタ
ーンデータの縦構造を考慮した３次元的な検証ができる
ようにすることを目的とする。 【構成】 パラメータファイル２の情報と検証ルール４
との情報により下層の段差の状態を考慮したチェック値
を用いて、レイアウト検証モジュール５でレイアウトデ
ータ１の多層配線部の検証を行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路のレイ
アウトパターンデータの検証装置に関する。

【０００２】

【従来の技術】図７は、従来の集積回路マスクパターン
検証装置の構成を示すブロック図である。図７におい
て、１はレイアウトパターンデータ、４ａはレイアウト
パターンデータ１の配線情報やディバイス情報などの設
計寸法を検証するための検証ルール、５ａは検証ルール
４ａに従いレイアウトパターンデータ１から配線情報や
ディバイス情報などを抽出して検証を行い、検証結果を
生成し記憶するレイアウト検証モジュール、６ａはレイ
アウト検証モジュール５ａによって生成，記憶された検
証結果、８ａは検証結果６ａを表示するためのエラー表
示モジュールである。

【０００３】つぎに、この集積回路マスクパターン検証
装置の動作について図８のフローチャートを用いて説明
する。まず、レイアウトパターンデータ１の配線情報や
ディバイス情報などの検証用情報を抽出し（ステップ１
１）、レイアウト構造（縦構造）に関係なく平面的な検
証を行うための検証ルール４ａを用いて（ステップ１
２）、レイアウト検証モジュール５ａでレイアウトパタ
ーンデータ１の検証を行い（ステップ１３）、検証結果
６ａを生成し記憶する（ステップ１４）。ここで、エラ
ーがあれば（ステップ１５）、生成記憶された検証結果
６ａをエラー表示モジュール８ａによってそのエラー箇
所を表示する（ステップ１６）。

【０００４】

【発明が解決しようとする課題】従来の集積回路マスク
パターン検証装置は、以上のように構成されているの
で、レイアウトパターンデータ１を検証するために検証
ルール４ａを用いるが、この検証ルール４ａに定義する
チェック値は平面的なチェック値でしかなく、レイアウ
トパターンの縦構造（プロセス構造）を考慮した３次元
的な検証ができなかった。

【０００５】例えば、図９に示すように、配線パターン
５１〜５５が重なっていて、配線パターン５４と配線パ
ターン５５がコンタクトホール５６で接続されている構
造の場合、配線パターン５４のマージン部５８は下に段
差のある状態で形成される。このため、図９のＡ−Ａ’
断面を示す図１０の配線パターン５４ｃに示すように、
図９の配線パターン５４は、実際には設計値より図１０
に点線で示したマージン部５８だけ短く形成される。こ
の設計値と実際の値との差は、下の段差の状態により変
化する。

【０００６】ここで、レイアウトパターンの配線層の厚
い部分（多層配線部）のチェック値が、配線層の段差に
関係なく一定のチェック、つまり、段差が大きい部分と
小さい部分のチェック値が同じ状態で検証されている
と、図９に示した実際に製造した場合には無くなってし
まうマージン部５８は不良として検出されない。また、
実際に積層された構造をシミュレートしてチェック値を
決定していないので、設定したチェック値は曖昧な値で
あり、このチェック値による検証では、その検証結果の
品質に問題があった。

【０００７】この発明は、以上のような問題を解消する
ためになされたもので、ウエハプロセスにおける配線パ
ターンデータの配線情報や配線接続情報などにより、レ
イアウトパターンデータの縦構造を考慮した３次元的な
検証ができるようにすることを目的とする。

【０００８】

【課題を解決するための手段】以上のような目的を達成
するために、この発明の集積回路マスクパターン検証装
置は、ウエハプロセスにおけるプロセスパラメータおよ
びレイアウトパターンデータの検証情報を定義したパラ
メータファイルと、このパラメータファイルを用いてレ
イアウトパターンデータの多層配線部とその周辺データ
との配線層の段差とからチェック値を自動算出し、検証
ルール化する検証ルール生成手段とを備えるようにした
ものである。

【０００９】

【作用】下が平坦でない部分の配線パターンは、その３
次元構造を考慮したチェック値により検証される。

【００１０】

【実施例】以下、本発明による集積回路色マスクパター
ン検証装置の１実施例を図を用いて説明する。図１にお
いて、１は検証をするレイアウトパターンデータ、２は
ウエハプロセスにおける配線の膜厚や配線間の層間膜厚
などのプロセスパラメータと、レイアウトパターンデー
タ１の配線情報や配線接続情報などの検証用情報とを定
義したパラメータファイルである。

【００１１】３はパラメータファイル２を用いてレイア
ウトパターンデータ１から配線層の多層配線部のレイア
ウトパターンデータを抽出し、更に抽出したレイアウト
パターンデータとその周辺データの配線層の段差とから
チェック値を自動算出し、検証ルール化する検証ルール
生成モジュール、４は検証ルール生成モジュール３で生
成された検証ルール、５は検証ルール４に従いレイアウ
トパターンデータ１の検証を行い、検証結果を生成して
記憶するレイアウト検証モジュール、６はレイアウト検
証モジュール５によって生成され記憶された検証結果、
７は検証結果６のエラー内容の表示を制御する検証結果
表示処理モジュール、８は検証結果表示モジュール７に
より制御されたデータを表示するエラー表示モジュール
である。

【００１２】つぎに、このような集積回路マスクパター
ン検証装置の動作について、図２のフローチャートを用
いて説明する。まず、図３に示すような、配線名３１，
配線接続関係３２，コンタクト名３３等のレイアウトパ
ターンデータ１の配線情報や配線接続情報などからなる
検証用情報と、各配線の膜厚３４，配線間の層間膜厚３
５等のウエハプロセスにおけるプロセスパラメータとを
定義したパラメータファイルを用いて、配線層の厚い多
層配線部のパターンデータをレイアウトパターンデータ
１から抽出する（ステップ２１〜２３）。つぎに、抽出
したパターンデータとその周辺データとの配線層の段差
とからチェック値を自動算出して図４に示すような検証
ルール４を生成する（ステップ２４，２５）。

【００１３】次に、レイアウト検証モジュール５で、生
成された検証ルール４からレイアウトパターンデータ１
の配線情報やディバイス情報などを抽出し、それにより
パターンデータを検証し（ステップ２６）、検証結果６
を生成し、記憶する（ステップ２７）。ここで、エラー
があれば（ステップ２８）、検証結果６のエラー状態を
検証結果表示処理モジュール７によって、レイアウトパ
ターンデータ１を使用して、レイアウトの縦構造データ
を生成する（ステップ２９）。そして、生成されたレイ
アウトの縦構造データより、実際に製造された状態では
設計値より小さくなるレイアウトパターンデータ１の多
層配線部のエラー内容とチェック内容と、エラー表示モ
ジュール８に表示する（ステップ３０）。

【００１４】ところで図４は図９の配線パターン５４と
コンタクトホール５６の間隔（図９マージン部５８の
幅）のチェックのための検証ルール４を示す説明図であ
り、例えば、図１０に示す「Ｈｉｇｈ」が９３０００ｎ
ｍから１２９０００ｎｍで「Ｄｉｓｔ」が３μｍから５
μｍの場合、配線パターン５４とコンタクトホール５６
の間隔のチェック値（Ｃｈｅｃｋ＿ｖａｌｕｅ）を３μ
ｍとすることを示している。また図５は、エラー表示モ
ジュール８に表示される検証しているレイアウトパター
ンデータ１の多重配線部を示す平面図、図６は同様に表
示される図５のＡ−Ａ’の断面を示す断面図であり、エ
ラーの部分（エラー内容）が太線５７で表示され、配線
パターン５４の端部とコンタクトホール５６の間隔が、
斜線部５４ａに示した部分だけ必要であるというチェッ
ク内容を示していて、他の符号は図９，１０と同様であ
る。

【００１５】すなわち、図９に示すレイアウトパターン
データ１の検証において、図１０の「Ｈｉｇｈ」が９３
０００ｎｍから１２９０００ｎｍの範囲で「Ｄｉｓｔ」
が３μｍから５μｍの範囲にはいる場合は、チェック値
が３μｍになる。一方、配線パターン５４は段差がある
上に形成されるので、配線パターン５４のコンタクトホ
ール５６に対するマージン（図９マージン部５８の幅）
はほとんど無く、チェック値３μｍより小さい。従っ
て、この部分が不良となり、図５，６に示すようにその
エラー内容が太線５７で示される。そして、図１０に示
す実際に必要なマージン部５８は、図６に示すように斜
線部５４ａで表示され、図５に示すようにレイアウトパ
ターンデータ１の平面図には斜線部５４ａが追加されて
表示される。

【００１６】

【発明の効果】以上のようにこの発明によれば、実際に
製造された３次元構造状態を考慮した状態で、レイアウ
トパターンの検証を行えるので、レイアウトパターンの
検証精度が向上し、検証結果の品質が向上するという効
果がある。

【図面の簡単な説明】

【図１】この発明の１実施例を示す集積回路マスクパタ
ーン検証装置のブロック図である。

【図２】図１の集積回路マスクパターン検証装置の動作
を示すフローチャートである。

【図３】図１のパラメータファイル２の１例を示す説明
図である。

【図４】図９の配線パターン５４とコンタクトホール５
６の間隔のチェックのための検証ルール４（図１）を示
す説明図である。

【図５】図１のエラー表示モジュール８に表示される、
検証しているレイアウトパターンデータ１の多重配線部
を示す平面図である。

【図６】図１のエラー表示モジュール８に表示される、
図５のＡ−Ａ’の断面を示す断面図である。

【図７】従来のマスクパターン検証装置の構成を示すブ
ロック図である。

【図８】図７のマスクパターン検証装置の動作を示すフ
ローチャートである。

【図９】レイアウトパターンデータの多重配線部を示す
平面図である。

【図１０】図９のレイアウトパターンデータが実際の製
品になった場合のＡ−Ａ’断面を示す断面図である。

【符号の説明】

１ レイアウトパターンデータ ２ パラメータファイル ３ 検証ルール生成モジュール ４ 検証ルール ５ レイアウト検証モジュール ６ 検証結果 ７ 検証結果表示処理モジュール ８ エラー表示モジュール

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ウエハプロセスにおける配線の膜厚や配
   線間の層間膜厚などのプロセスパラメータとレイアウト
   パターンデータの配線情報や配線接続情報などの検証情
   報とを定義するパラメータ記憶手段と、 検証するレイアウトパターンデータ中の多層配線部と前
   期パラメータ記憶手段中の前期多層配線部の周辺データ
   との配線層の段差からチェック値を自動算出して検証ル
   ール化する検証ルール生成手段と、 前記検証ルール生成手段により生成された検証ルールを
   用いてレイアウトパターンデータの検証を行いその検証
   結果を記憶するレイアウト検証手段と、 記憶された検証結果におけるレイアウトパターンデータ
   中のエラーデータを縦構造データとして生成する検証結
   果表示処理手段と、 前記エラーデータを表示するエラー表示手段とを有する
   ことを特徴とする集積回路マスクパターン検証装置。