JPH05265930A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH05265930A JPH05265930A JP4259892A JP4259892A JPH05265930A JP H05265930 A JPH05265930 A JP H05265930A JP 4259892 A JP4259892 A JP 4259892A JP 4259892 A JP4259892 A JP 4259892A JP H05265930 A JPH05265930 A JP H05265930A
- Authority
- JP
- Japan
- Prior art keywords
- data
- data bus
- semiconductor integrated
- integrated circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】ＳＣＳＩ−２規格の３２ビット（ＢＩＴ）のデ
ータバス幅に対応する半導体集積回路の端子数を減らす
こと。 【構成】データバス幅変換バッファ３を設け、この入出
力を行なうデータバス，リード（ＲＥＡＤ），ライト
（ＷＲＩＴＥ）端子と、バッファ３に分割して出力した
データをホスト１との間で非同期通信を行なうためのコ
ントロールバスで構成される。 【効果】従来の８ビットのデータバスのＳＣＳＩ規格に
比べて、ＲＥＡＤとＷＲＩＴＥの２端子の追加で、１６
ビット幅以上のデータバスにも適応できる。
ータバス幅に対応する半導体集積回路の端子数を減らす
こと。 【構成】データバス幅変換バッファ３を設け、この入出
力を行なうデータバス，リード（ＲＥＡＤ），ライト
（ＷＲＩＴＥ）端子と、バッファ３に分割して出力した
データをホスト１との間で非同期通信を行なうためのコ
ントロールバスで構成される。 【効果】従来の８ビットのデータバスのＳＣＳＩ規格に
比べて、ＲＥＡＤとＷＲＩＴＥの２端子の追加で、１６
ビット幅以上のデータバスにも適応できる。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路に関し、
特にＳＣＳＩ−２規格のバスの制御を行う半導体集積回
路に関する。
特にＳＣＳＩ−２規格のバスの制御を行う半導体集積回
路に関する。
【０００２】
【従来の技術】ＳＣＳＩ（Ｓｍａｌｌ Ｃｏｍｐｕｔｅ
ｒ Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ）規格はＲＥＱ
信号とＡＣＫ信号による非同期通信によって、８ビット
のデータ・バスと１ビットのパリティ・ビットによって
データの通信を行っている。上位規格のＳＣＳＩ−２規
格ではデータ・バスの幅が１，２，４バイトの切り替え
方式になっており、１バイトごとにパリティ・ビットを
備えているため、４ビットのパリティ・ビット用のバス
が必要になり、データ・バスは合計３６本ある。
ｒ Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ）規格はＲＥＱ
信号とＡＣＫ信号による非同期通信によって、８ビット
のデータ・バスと１ビットのパリティ・ビットによって
データの通信を行っている。上位規格のＳＣＳＩ−２規
格ではデータ・バスの幅が１，２，４バイトの切り替え
方式になっており、１バイトごとにパリティ・ビットを
備えているため、４ビットのパリティ・ビット用のバス
が必要になり、データ・バスは合計３６本ある。
【０００３】従来の半導体集積回路では、ＳＣＳＩ−２
規格の４バイト幅のデータ・バスに対応するために、図
２の構成では、ターゲット４の半導体集積回路はＳＣＳ
Ｉバス駆動用のドライバ（以下ドライバ）内蔵の場合に
は３６本、ドライバ外付けの場合には入力用の端子と出
力用の端子を別々にそれぞれ３６本備えている。
規格の４バイト幅のデータ・バスに対応するために、図
２の構成では、ターゲット４の半導体集積回路はＳＣＳ
Ｉバス駆動用のドライバ（以下ドライバ）内蔵の場合に
は３６本、ドライバ外付けの場合には入力用の端子と出
力用の端子を別々にそれぞれ３６本備えている。
【０００４】または、図３のようにホスト１とターゲッ
ト４との間に、ＲＥＱ／ＡＣＫ信号の非同期通信によっ
て４バイトのデータを受け取り、１バイトから４バイト
にデータ・バス幅を変換するデータ・バス幅変換バッフ
ァ５を用い、データ・バス幅変換バッファ５が蓄積した
４バイトのデータを、１回の非同期通信によってホスト
１に送信することにより、ターゲット４の半導体集積回
路の端子数の変更無しに４バイト幅のデータ・バスに対
応する。データ・バス幅変換バッファ５からターゲット
４に返す最後のＡＣＫ信号はホスト１がデータを受け取
った後でアクティブにする。
ト４との間に、ＲＥＱ／ＡＣＫ信号の非同期通信によっ
て４バイトのデータを受け取り、１バイトから４バイト
にデータ・バス幅を変換するデータ・バス幅変換バッフ
ァ５を用い、データ・バス幅変換バッファ５が蓄積した
４バイトのデータを、１回の非同期通信によってホスト
１に送信することにより、ターゲット４の半導体集積回
路の端子数の変更無しに４バイト幅のデータ・バスに対
応する。データ・バス幅変換バッファ５からターゲット
４に返す最後のＡＣＫ信号はホスト１がデータを受け取
った後でアクティブにする。
【０００５】尚、図２において、ターゲット４の半導体
集積回路とホスト１との間に、データ（ＤＡＴＡ）信号
が３２ビット，パリティ（ＰＡＲＩＴＹ）信号が４ビッ
トあり、その他にＲＥＱ信号，ＡＣＫ信号が接続されて
いる。
集積回路とホスト１との間に、データ（ＤＡＴＡ）信号
が３２ビット，パリティ（ＰＡＲＩＴＹ）信号が４ビッ
トあり、その他にＲＥＱ信号，ＡＣＫ信号が接続されて
いる。
【０００６】また、図３において、ターゲット４とデー
タ・バス幅変換バッファとの間に、８ビットのＤＡＴＡ
信号が接続され、データ・バス幅変換バッファ５とホス
ト１との間には３２ビットのＤＡＴＡ信号，４ビットの
ＰＡＲＩＴＹ信号が接続されている。
タ・バス幅変換バッファとの間に、８ビットのＤＡＴＡ
信号が接続され、データ・バス幅変換バッファ５とホス
ト１との間には３２ビットのＤＡＴＡ信号，４ビットの
ＰＡＲＩＴＹ信号が接続されている。
【０００７】
【発明が解決しようとする課題】従来の半導体集積回路
では、図２の構成では、ＳＣＳＩ−２規格のデータ・バ
スに対応するために半導体集積回路に必要な端子数はド
ライバ内蔵の場合に３６本、ドライバ外付けの場合に７
２本にある。そのために半導体集積回路の端子数が増加
し、実装面積が大きくなる。また、ＳＣＳＩ規格、ＳＣ
ＳＩ−２規格の両方に対応する半導体集積回路をＳＣＳ
Ｉ規格用に使用すると３バイト分のデータ用の端子が無
駄になる。
では、図２の構成では、ＳＣＳＩ−２規格のデータ・バ
スに対応するために半導体集積回路に必要な端子数はド
ライバ内蔵の場合に３６本、ドライバ外付けの場合に７
２本にある。そのために半導体集積回路の端子数が増加
し、実装面積が大きくなる。また、ＳＣＳＩ規格、ＳＣ
ＳＩ−２規格の両方に対応する半導体集積回路をＳＣＳ
Ｉ規格用に使用すると３バイト分のデータ用の端子が無
駄になる。
【０００８】また、図３の構成ではデータ・バス幅変換
バッファ５とターゲット４との間のデータ転送を非同期
通信により行うので処理時間がかかる。
バッファ５とターゲット４との間のデータ転送を非同期
通信により行うので処理時間がかかる。
【０００９】本発明の目的は、前記問題点を解決し、端
子を無駄にすることなく、処理時間が長くならないよう
にした半導体集積回路を提供することにある。
子を無駄にすることなく、処理時間が長くならないよう
にした半導体集積回路を提供することにある。
【００１０】
【課題を解決するための手段】本発明の構成は、データ
・バス幅を変換するバッファを介して、ホスト装置との
非同期通信を行うためのコントロール・バスとデータ・
バスとを備えた半導体集積回路において、前記ホスト装
置間のデータ・バス幅を変換するバッファに対して、デ
ータを分割して入出力を行うリード／ライト端子を備え
たことを特徴とする。
・バス幅を変換するバッファを介して、ホスト装置との
非同期通信を行うためのコントロール・バスとデータ・
バスとを備えた半導体集積回路において、前記ホスト装
置間のデータ・バス幅を変換するバッファに対して、デ
ータを分割して入出力を行うリード／ライト端子を備え
たことを特徴とする。
【００１１】
【実施例】図１は本発明の半導体集積回路を示すブロッ
ク図である。
ク図である。
【００１２】図１において、本実施例は、ホスト１とタ
ーゲット２の半導体集積回路の間に、データ・バス幅変
換バッファ３が介在する。このバッファ３とターゲット
２とは、ＤＡＴＡ信号（８ビット）、パリティ（ＰＡＲ
ＩＴＹ）信号，リード（ＲＤ）信号，ライト（ＷＲ）信
号が接続されている。また、ホスト１とは、ＤＡＴＡ信
号（３２ビット）、パリティ信号（４ビット）が接続さ
れている。
ーゲット２の半導体集積回路の間に、データ・バス幅変
換バッファ３が介在する。このバッファ３とターゲット
２とは、ＤＡＴＡ信号（８ビット）、パリティ（ＰＡＲ
ＩＴＹ）信号，リード（ＲＤ）信号，ライト（ＷＲ）信
号が接続されている。また、ホスト１とは、ＤＡＴＡ信
号（３２ビット）、パリティ信号（４ビット）が接続さ
れている。
【００１３】ＳＣＳＩのデータ・バス幅が４バイト・モ
ードで動作時に、ターゲット２からホスト１にデータを
送出する場合は、ターゲット２がデータ・バスとパリテ
ィの値を設定し、ＷＲ（ＷＲＩＴＥ）信号をアクティブ
にすることにより１バイトのデータをデータ・バス幅変
換バッファ３に出力する。４バイトのデータを出力した
らターゲット２はＲＥＱ信号をアクティブにする。バッ
ファ３は４バイトのデータを受け取ったら４バイト幅の
データ・バスに変換し、ホスト１に出力する。ホスト１
はＲＥＱ信号がアクティブになったのを検出したら、デ
ータ・バス幅変換バッファ３からデータを受け取り、Ａ
ＣＫ信号をアクティブにする。ターゲット２はＡＣＫ信
号がアクティブになったのを検出したら、ＲＥＱ信号を
インアクティブにする。ホスト１はＲＥＱ信号がインア
クティブになったのを検出したら、ＡＣＫ信号をインア
クティブにすることにより１回のデータ転送処理が終了
すり（タイミング図を図４に示す）。
ードで動作時に、ターゲット２からホスト１にデータを
送出する場合は、ターゲット２がデータ・バスとパリテ
ィの値を設定し、ＷＲ（ＷＲＩＴＥ）信号をアクティブ
にすることにより１バイトのデータをデータ・バス幅変
換バッファ３に出力する。４バイトのデータを出力した
らターゲット２はＲＥＱ信号をアクティブにする。バッ
ファ３は４バイトのデータを受け取ったら４バイト幅の
データ・バスに変換し、ホスト１に出力する。ホスト１
はＲＥＱ信号がアクティブになったのを検出したら、デ
ータ・バス幅変換バッファ３からデータを受け取り、Ａ
ＣＫ信号をアクティブにする。ターゲット２はＡＣＫ信
号がアクティブになったのを検出したら、ＲＥＱ信号を
インアクティブにする。ホスト１はＲＥＱ信号がインア
クティブになったのを検出したら、ＡＣＫ信号をインア
クティブにすることにより１回のデータ転送処理が終了
すり（タイミング図を図４に示す）。
【００１４】ホスト１からターゲット２への出力の場合
は、最初にターゲット２がＲＥＱ信号をアクティブに
し、ホスト１がＲＥＱ信号がアクティブになったのを検
出したら、４バイト幅のデータをデータ・バスに出力
し、ＡＣＫ信号をアクティブにする。ターゲット２はＡ
ＣＫ信号がアクティブになったのを検出したら、バッフ
ァへのＲＥＡＤ信号をアクティブにする。データ・バス
幅変換バッファ３は、ＲＥＡＤ信号がアクティブになっ
た時に、４バイト幅のデータ・バスのデータをラッチ
し、ＲＥＡＤ信号がアクティブになる度に１バイトずつ
ターゲット２に出力する。ターゲット２は４バイトのデ
ータの入力が終了後にＲＥＱ信号をインアクティブにす
る。ホスト１はＲＥＱ信号がインアクティブになったの
を検出したら、ＡＣＫ信号をインアクティブにすること
により、１回のデータ転送処理が終了する（タイミング
図を図５に示す）。
は、最初にターゲット２がＲＥＱ信号をアクティブに
し、ホスト１がＲＥＱ信号がアクティブになったのを検
出したら、４バイト幅のデータをデータ・バスに出力
し、ＡＣＫ信号をアクティブにする。ターゲット２はＡ
ＣＫ信号がアクティブになったのを検出したら、バッフ
ァへのＲＥＡＤ信号をアクティブにする。データ・バス
幅変換バッファ３は、ＲＥＡＤ信号がアクティブになっ
た時に、４バイト幅のデータ・バスのデータをラッチ
し、ＲＥＡＤ信号がアクティブになる度に１バイトずつ
ターゲット２に出力する。ターゲット２は４バイトのデ
ータの入力が終了後にＲＥＱ信号をインアクティブにす
る。ホスト１はＲＥＱ信号がインアクティブになったの
を検出したら、ＡＣＫ信号をインアクティブにすること
により、１回のデータ転送処理が終了する（タイミング
図を図５に示す）。
【００１５】このように本実施例によれば、データ・バ
ス幅変換バッファ３へのデータの転送をＲＥＱ／ＡＣＫ
信号による非同期通信により行うのではなく、ＲＥＡＤ
／ＷＲＩＴＥ（リード／ライト）信号により行い、デー
タ・バス幅変換バッファ３のデータの転送が終了後に、
ＲＥＱ／ＡＣＫの非同期通信をホストとターゲット間で
直接行い、バッファのデータの転送を行うものである。
ス幅変換バッファ３へのデータの転送をＲＥＱ／ＡＣＫ
信号による非同期通信により行うのではなく、ＲＥＡＤ
／ＷＲＩＴＥ（リード／ライト）信号により行い、デー
タ・バス幅変換バッファ３のデータの転送が終了後に、
ＲＥＱ／ＡＣＫの非同期通信をホストとターゲット間で
直接行い、バッファのデータの転送を行うものである。
【００１６】
【発明の効果】従来では、ＳＣＳＩ−２規格の４バイト
のデータ・バス幅に対応するために必要な半導体集積回
路の端子数が、従来はドライバ内蔵の場合に３６本、ド
ライバ外付けの場合に７２本になる。
のデータ・バス幅に対応するために必要な半導体集積回
路の端子数が、従来はドライバ内蔵の場合に３６本、ド
ライバ外付けの場合に７２本になる。
【００１７】しかし、前述したように、本発明では、ド
ライバ内蔵の場合に１１本、ドライバ外付けの場合に２
０本となり、ＳＣＳＩ規格のみに対応する半導体集積回
路に比べて２本だけの増加でＳＣＳＩ−２規格にも対応
でき、データ・バスの幅がさらに増加しても端子数の変
更無しに対応できるという効果があり、またデータ・バ
ス幅変更用バッファとの入出力用のリード／ライト（Ｒ
ＥＡＤ／ＷＲＩＴＥ）端子を備えることにより、バッフ
ァとターゲットとの間のデータ転送を高速に行うことが
できるという効果もある。
ライバ内蔵の場合に１１本、ドライバ外付けの場合に２
０本となり、ＳＣＳＩ規格のみに対応する半導体集積回
路に比べて２本だけの増加でＳＣＳＩ−２規格にも対応
でき、データ・バスの幅がさらに増加しても端子数の変
更無しに対応できるという効果があり、またデータ・バ
ス幅変更用バッファとの入出力用のリード／ライト（Ｒ
ＥＡＤ／ＷＲＩＴＥ）端子を備えることにより、バッフ
ァとターゲットとの間のデータ転送を高速に行うことが
できるという効果もある。
【図１】本発明の一実施例の半導体集積回路を示すブロ
ック図である。
ック図である。
【図２】従来の半導体集積回路の一例を示すブロック図
である。
である。
【図３】従来の他例を示すブロック図である。
【図４】図１の動作の一例を示すタイミング図である。
【図５】図１の動作の他例を示すタイミング図である。
１ ホスト ２ ターゲット ３，５ データ・バス幅変換バッファ ４ ターゲット
Claims (1)
- 【請求項１】 データ・バス幅を変換するバッファを介
して、ホスト装置との非同期通信を行うためのコントロ
ール・バスとデータ・バスとを備えた半導体集積回路に
おいて、前記ホスト装置間のデータ・バス幅を変換する
バッファに対して、データを分割して入出力を行うリー
ド／ライト端子を備えたことを特徴とする半導体集積回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4259892A JPH05265930A (ja) | 1992-02-28 | 1992-02-28 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4259892A JPH05265930A (ja) | 1992-02-28 | 1992-02-28 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05265930A true JPH05265930A (ja) | 1993-10-15 |
Family
ID=12640497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4259892A Withdrawn JPH05265930A (ja) | 1992-02-28 | 1992-02-28 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05265930A (ja) |
-
1992
- 1992-02-28 JP JP4259892A patent/JPH05265930A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5297231A (en) | Digital signal processor interface for computer system | |
| US6370611B1 (en) | Raid XOR operations to synchronous DRAM using a read buffer and pipelining of synchronous DRAM burst read data | |
| EP2927814B1 (en) | Tunneling messages between two or more devices using different communication protocols | |
| US5561772A (en) | Expansion bus system for replicating an internal bus as an external bus with logical interrupts replacing physical interrupt lines | |
| JPH1153169A (ja) | 低電力で相互接続の簡単なマイクロプロセッサ及びメモリー・インターフェース | |
| JPH10301840A (ja) | データ処理システムおよびデータ処理方法 | |
| US20100064083A1 (en) | Communications device without passive pullup components | |
| KR20010024260A (ko) | 핀-총수가 적은 버스 상에서의 직접 메모리 억세스 트랜잭션 | |
| CN111338996B (zh) | 一种支持多协议的复合总线控制器 | |
| JPH06348646A (ja) | 情報処理システムで異なるバス・アーキテクチャの間の正確かつ完全な通信を提供する方法および装置 | |
| US5717875A (en) | Computing device having semi-dedicated high speed bus | |
| JP3557625B2 (ja) | 情報処理装置 | |
| US5644734A (en) | Method and apparatus for multiplexing bus connector signals with sideband signals | |
| CN117056249B (zh) | 一种mdio到ahb的转换方法、系统、设备及介质 | |
| EP2460278B1 (en) | Transaction terminator | |
| JPH05265930A (ja) | 半導体集積回路 | |
| JP2632395B2 (ja) | バス接続装置 | |
| JP2001014270A (ja) | データ転送方法、データ転送装置及びその利用システム | |
| JP2867449B2 (ja) | アドレス変換機能を有したマイクロプロセッサ | |
| KR100462587B1 (ko) | 마스터/슬레이브 동시 지원기능을 갖는 컴퓨터와 하드 디스크간의 인터페이스 장치 및 방법 | |
| JPS6362064A (ja) | バス変換装置 | |
| JP3480963B2 (ja) | Ｄｍａ転送システム | |
| JP3262054B2 (ja) | プリンタ制御回路 | |
| JP2003523576A (ja) | リンクブリッジ | |
| JP2023044909A5 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |