JPH05259994A

JPH05259994A - 誤り訂正処理方法

Info

Publication number: JPH05259994A
Application number: JP5838492A
Authority: JP
Inventors: Masanori Kurita; 昌徳栗田; Koji Yoshitomi; 耕治吉富
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1992-03-16
Filing date: 1992-03-16
Publication date: 1993-10-08

Abstract

(57)【要約】【目的】本発明は音声信号をサンプリングして得たデ
ィジタルデータの複数個を単位として誤り訂正符号を付
加して伝送した際に、受信又は再生側で誤りのあるディ
ジタルデータを補間処理するための誤り訂正処理方法に
関し、クリック音やノイズの発生を防止することを目的
とする。【構成】誤り訂正不可能なディジタルデータであるこ
とを第１の論理値で示す誤りフラグを時系列的に記憶す
る（ステップ１１）。この誤りフラグのうち第１の論理
値のものがいくつあるか計数する（ステップ１２）。こ
の計数値に応じて複数ある条件のいずれを満足するか判
定し（ステップ１３）、条件満足時には所定区間の誤り
フラグの値を強制的にすべて第１の論理値とする（ステ
ップ１４）。誤りフラグが第１の論理値のとき、その誤
りフラグに対応して伝送されるディジタルデータに対し
て補間処理を行なう（ステップ１５）。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は誤り訂正処理方法に係
り、特に音声信号をサンプリングして得たディジタルデ
ータの複数個を単位として誤り訂正符号を付加して伝送
した際に、受信又は再生側で誤りのあるディジタルデー
タを補間処理するための誤り訂正処理方法に関する。

【０００２】アナログ音声信号をサンプリングしてディ
ジタルデータである音声データを生成し、この音声デー
タ複数個とこれらより生成された誤り訂正符号とを一単
位（１フレーム）として伝送することが広く行なわれて
いる。なお、本明細書において「伝送」は送信及び受
信、記録及び再生を夫々総称するものとする。

【０００３】上記の音声データの伝送においては、受信
側又は再生側においてもとのアナログ音声信号に変換し
てスピーカより発音させるために、音声データのデコー
ド処理が行なわれる。この音声データのデコード処理は
概略図１０に示す如き構成にて行なわれる。同図中、受
信又は再生されたフレームデータは例えば１ｍｓｅｃの
周期で伝送され、１３５０ビットのＰＣＭ（パルス符号
変調）音声データと、フレームの始まりを示す特性パタ
ーンのフラグと、制御符号及び誤り訂正符号等からな
る。

【０００４】このフレームデータはフラグ同期検出部１
でフラグが同期検出された後、誤り訂正処理部２に入力
され、ここで音声データ及び誤り訂正符号を生成要素と
する所定の生成多項式に基づく誤り訂正演算が行なわ
れ、誤り訂正不可能な誤りがあるときは誤りの可能性を
示す補間処理フラグ（誤りフラグ）が得られる。この補
間処理フラグは音声データと共に補間処理回路３に供給
され、訂正不可能な誤りのある音声データについては例
えばその前後の正常な音声データの平均値等の補間処理
が施される。

【０００５】補間処理回路３の出力音声データは音声Ｐ
ＣＭ再生処理部４により再生処理されてアナログ音声信
号に戻された後、スピーカ（図示せず）へ出力される。
このような音声データのデコード処理においては、誤り
訂正処理部２での正確な誤り検出が異常音発生防止のた
め、必要とされる。

【０００６】

【従来の技術】従来は音声データと誤り訂正符号とから
所定の生成多項式で演算して誤りのある音声データの訂
正復元を行ない、訂不可能な誤り音声データはそのまま
補間処理フラグと共に補間処理回路に供給している。

【０００７】図１１は一般的な補間処理回路の一例の構
成図を示す。同図中、誤り訂正処理部２を経た訂正処理
後のデータは、３段縦続接続されたフリップフロップ５
₁〜５₃を通して補間処理器６に供給される。補間処理
器６はフリップフロップ５₂の出力データを現在の出力
データとしたとき、フリップフロップ５₃より取り出さ
れる１つ前のデータと、フリップフロップ５₁より取り
出される１つ後のデータとが夫々入力され、例えばこれ
らの平均値算出などの補間処理演算を行なって、その生
成データをセレクタ７の端子Ｂに入力する。

【０００８】セレクタ７はフリップフロップ５₂の出力
データを端子Ａに入力され、端子８を介してセレクタ７
のセレクト端子Ｓに印加される補間処理フラグが“０”
のとき端子Ａに入力されるフリップフロップ５₂の出力
データを選択出力し、補間処理フラグが“１”のとき端
子Ｂに入力される補間処理器６よりの補間データを選択
出力する。

【０００９】前記補間処理フラグは、前記誤り訂正処理
部２においてフリップフロップ５₂でラッチされるデー
タに誤りがある可能性があるとき（訂正不可能のとき）
に、値が“１”とされ、それ以外の誤りがないときに
は、値が“０”とされている。従って、セレクタ７から
はデータが正常なときにはフリップフロップ５₂の出力
データがそのまま取り出され、データに誤りがある可能
性があるときには補間処理器６の出力補間データが取り
出される。

【００１０】このようにして、従来は訂正不可能な誤り
を含むデータに対してもスピーカよりノイズとして発音
されるようなデータの出力を防止している。

【００１１】また、従来は前記フラグ同期検出部１にお
いて、所定周期（フレーム間隔の計数倍）でフラグを連
続して所定個数検出できない場合に、入力されたデータ
が不安定又はデータそのものが存在しないか間違ってい
ると判断し（この状態をフレーム同期がアンロック状態
という）、通常は音声再生のデコード処理を実行しない
か、又は音声をミュートする等の処理を行なっている。

【００１２】この際、フレーム同期をアンロックさせる
感度（ヒステリシス）を高くしておくと、少しノイズ
（誤り）が多くなっただけで同期アンロック状態となり
音声がミュートされてしまうため、通常は適当な感度に
調整されている。

【００１３】

【発明が解決しようとする課題】しかるに、パッケージ
メディア（例えばディジタル・オーディオ・ディスクな
ど）を再生から停止させた場合のように、入力データが
無くなる瞬間においては誤りが極めて多く発生するた
め、従来は誤り検出情報自体が誤り、誤りが発生してい
るにも拘らず誤りが発生してないと判断してしまうこと
がある。この場合には、誤ったデータが音声として再生
されてしまうために、クリック音や過大音等の異常音が
発生してしまう。

【００１４】また、従来、前記したフレーム同期をアン
ロックさせる感度を調整することも行なわれているが、
上記のデータの存在そのものがなくなる状況では、フレ
ーム同期の感度調整だけではクリック音等の異常音発生
を防止することができない。本発明は以上の点に鑑みて
なされたもので、訂正不可能な誤りのあることを示すフ
ラグの時系列発生パターンに基づいて強制エラー状態と
するか否か選択することにより、上記の課題を解決した
誤り訂正処理方法を提供することを目的とする。

【００１５】

【課題を解決するための手段】図１は本発明方法の原理
説明用フローチャートを示す。本発明は、ディジタルデ
ータ複数個と誤り訂正符号とを一単位として単位毎に伝
送されるデータを受信又は再生し、前記誤り訂正符号と
その生成要素の複数個のディジタルデータとを用いて誤
りのあるディジタルデータを訂正復元し、該訂正復元不
可能な誤りのあるディジタルデータに対しては補間処理
を行なう誤り訂正処理方法において、ステップ１１〜ス
テップ１５の処理を含むものである。

【００１６】第１のステップ１１は前記訂正不可能な誤
りのあるディジタルデータを検出したとき第１の論理
値、該訂正不可能な誤り未検出のとき第２の論理値を示
す誤りフラグが順次入力されてこれを時系列的に記憶す
る。第２のステップ１２は記憶された誤りフラグの連続
する列の中から少なくとも前記第１の論理値の誤りフラ
グを計数する。第３のステップ１３は誤り検出フラグの
計数値が複数の条件のいずれかを満たすかを判定する。

【００１７】第４のステップ１４は複数の条件のいずれ
かを満たしたときのみ、その満足した条件に応じて所定
区間の前記誤りフラグの各値をすべて強制的に前記第１
の論理値に変更する。第５のステップ１５は第４のステ
ップ１４により値が変更された誤りフラグ、又は前記第
３のステップ１３により前記複数の条件のいずれも満た
さないと判定されたときの誤りのフラグの値が前記第１
の論理値のとき、誤りフラグと共に伝送される前記ディ
ジタルデータの前記補間処理を行なう。

【００１８】

【作用】本発明では、誤りフラグの値が前記第１の論理
値のときに、この誤りフラグと共に伝送されるディジタ
ルデータの補間処理を行なう誤り訂正方法において、誤
りフラグ列のパターンが複数の条件のいずれかに合致し
ているときに、誤りフラグの本来の値に無関係に強制的
に所定区間の誤りフラグの各値をすべて第１の論理値に
変更する（ステップ１３，１４）。

【００１９】従って、本発明では上記の複数の条件を訂
正不可能な誤りが多数発生するときの誤りフラグのパタ
ーンに設定しておくことにより、誤りが発生しているの
に誤りフラグが第２の論理値で出力されてしまうことを
防止することができる。

【００２０】

【実施例】本発明は前記したように、誤りフラグの列の
各値の計数値が複数の条件を満たすとき、誤りフラグを
強制的に訂正不可能な誤り検出時と同じ第１の論理値に
したものであるが、上記の複数の条件は下記の４つのう
ちの１又は２つの組合わせである。

【００２１】連続した誤りフラグ数Ｍ₁の中に、第
１の論理値（ここでは“１”とする）の誤りフラグがＮ
₁（ただし、Ｍ₁≧Ｎ₁）以上ある。

【００２２】所定数Ｎ₂以上連続して誤りフラグが
“１”の状態である。

【００２３】連続した誤りフラグ数Ｍ₃の中に、第
２の論理値（ここでは“０”とする）の誤りフラグがＮ
₃（ただし、Ｍ₃≧Ｎ₃）以上ある（換言すると、所定
数Ｍ ₃の中に“１”の誤りフラグがＮ₃未満ある）。

【００２４】所定数Ｎ₄以上連続して誤りフラグが
“０”の状態である。

【００２５】次に上記の条件又は〜の２つの組み
合わせに基づく各実施例について説明する。

【００２６】図２は本発明方法の第１実施例の説明図を
示す。本実施例及び後述の各実施例では、例えば図９
（Ａ）又は（Ｂ）に示すフォーマットで音声信号を送信
し、これを受信する受信機側に適用される。ここで、図
９（Ａ）に示すＡモードのディジタルデータは、１フレ
ーム（１ｍｓ）が１３５０ビットよりなり、そのうち１
６ビットがフレーム同期信号、２２ビットが制御符号、
３２ビットがレンジデータ、１２８ビットがデータ、１
２８ビットが誤り訂正符号（例えばＢＣＨ符号）、残り
の１０２４ビットが４チャンネルの音声データ（差分圧
縮データ）である。

【００２７】音声データは各８ビットで、図中、水平方
向に、かつ、上から下方向に順番に、伝送される。誤り
訂正符号は同じ行に位置する２つのレンジデータと８個
の音声データと１個のデータとを生成要素として生成さ
れており、受信時にはこれを生成要素として所定の演算
を行なって誤りデータを訂正復元する。

【００２８】また、図９（Ｂ）に示すＢモードのディジ
タルデータは、１フレーム（１ｍｓ）が１３５０ビット
であり、音声データに１６ビットのフレーム同期信号と
２２ビットの制御符号とが付加されている点はＡモード
と同じであるが、音声データが２チャンネルで、かつ、
各々１１ビットである点がＡモードと異なる。なお、Ａ
モード及びＢモード共に誤り訂正符号は通常は８ビット
であるが、誤り訂正処理の強化モードのときにはカッコ
で示したように１５ビットとされる。

【００２９】１フレーム中に１６個ある誤り訂正符号が
各８ビットのノーマルモードでは、誤り訂正・検出の能
力は１ビット誤り訂正（ＳＥＣ）、２ビット誤り検出
（ＤＥＤ）で、１ビット誤りは訂正復元でき、また、２
ビット以上の誤りは訂正復元できない。一方、誤り訂正
符号が各１５ビットの強化モードでは、誤り訂正・検出
の能力は２ビット誤り訂正（ＤＥＣ）、３ビット誤り検
出（ＴＥＤ）で、３ビット以上の誤りは訂正復元できな
い。誤り訂正処理部において、誤り訂正復元できないブ
ロック（８２ビット）のデータには値が“１”の誤りフ
ラグが付加されて後段の回路へ転送され、誤り訂正がさ
れた、又は誤り訂正不要な正常データのみからなるブロ
ック（８２ビット）のデータには値が“０”の誤りフラ
グが付加されて後段の回路へ転送される。

【００３０】本実施例はこの誤りフラグを記憶し、連続
する音声データがＭ₁個、すなわち、連続する誤りフラ
グがＭ₁個入力される毎に、その中に値が“１”の誤り
フラグが何個あるか判定し、図２の２１，２２で示す各
期間で値が“１”の誤りフラグがＮ₁個以上あったもの
とすると、前記条件が成立したものと判断し、この期
間２１，２２で伝送される誤りフラグＭ₁個の値をすべ
て強制的に“１”とする。

【００３１】この状態を強制エラー状態といい、期間２
１，２２で伝送されるＭ₁個の音声データは、上記の誤
りフラグの値の強制的な変更によって、すべて補間処理
を行なわれる。なお、この補間処理は、前後のデータの
平均値処理、前の値の保持などのいずれでもよく、更に
はミュート処理でもよい。

【００３２】図３は条件が成立するときに強制的にエ
ラー状態とする本発明の第１実施例の構成図を示す。同
図中、３１₀〜３１_M+1はＭ＋２個のＤ型フリップフロ
ップで、互いに縦続接続されてＭ＋２段のシフトレジス
タを構成しており、前記した誤りフラグが入力され、こ
れを一時記憶する。

【００３３】カウンタ３２はＤ型フリップフロップ３１
_Mの出力フラグがカウントイネーブル端子に印加され、
その値が“１”のときクロックを計数し、またＭ進カウ
ンタ３３のキャリー出力がクリア端子に印加され、その
キャリー出力でクリアされる。カウンタ３２、Ｍ進カウ
ンタ３３及びＤ型フリップフロップ３１₀〜３１_M+1の
各クロック端子には、図示を省略したマスタークロック
発生器よりのマスタークロックが共通に入力されてい
る。

【００３４】従って、入力誤りフラグがＤ型フリップフ
ロップ３１_M+1から３１₀方向へ１つシフトされる毎に
Ｍ進カウンタ３３は１つカウントアップされ、最初の入
力誤りフラグがＤ型フリップフロップ３１₀でラッチさ
れた直後にＭ進カウンタ３３よりキャリー出力が取り出
されてカウンタ３２がクリアされる。

【００３５】従って、カウンタ３２の計数値はＭ（＝Ｍ
₁）個の誤りフラグのうち値が“１”の誤りフラグがい
くつあるかを示している。このカウンタ３２の計数値は
比較器３４に入力され、ここで予め設定されているしき
い値Ｎ₁以上であるか否か比較される。上記計数値がＮ
₁以上のときは比較器３４より値“１”の条件成立信
号が取り出されてＤ型フリップフロップ（レジスタ）３
５に印加され、Ｍ進カウンタ３３よりのキャリー出力で
Ｄ型フリップフロップ３５にラッチされる。

【００３６】条件が成立したときは、Ｄ型フリップフ
ロップ３５のＱ出力端子より“１”の論理値の信号が２
入力ＯＲ回路３６の一方の入力端子に入力されるので、
Ｄ型フリップフロップ３１₀よりＯＲ回路３６の他方の
入力端子に入力される誤りフラグの値に無関係に、ＯＲ
回路３６より取り出される誤りフラグはすべて“１”と
される。すなわち、Ｍ進カウンタ３３よりキャリー出力
が取り出される時点でＤ型フリップフロップ３１₀〜３
１_M-1に格納されているＭ個の誤りフラグ列は、条件
成立時にはすべて値が“１”とされてＯＲ回路３６より
出力されることになる。

【００３７】以下、上記と同様にして入力誤りフラグは
Ｍ個毎に、値が“１”の個数がＮ₁以上あるか否か検出
され、Ｎ₁未満のときには比較器３４の出力が“０”と
なり、Ｍ進カウンタ３３のキャリー出力によりＤ型フリ
ップフロップ３５に“０”がラッチされるため、そのと
きのＤ型フリップフロップ３１₀〜３１_M-1に格納され
ているＭ個の誤りフラグは、条件不成立であり、その
ままの値でＯＲ回路３６を通過出力される。

【００３８】次に本発明の第２実施例について説明す
る。図４は本発明の第２実施例の説明図を示す。本実施
例は連続する入力誤りフラグＭ₁個の中に、値が“１”
の誤りフラグがＮ₁個以上存在するという条件が成立
した期間４１から、連続する入力誤りフラグＭ₃個の中
に、値が“０”の誤りフラグがＮ₃以上存在するという
条件が成立する期間４２までを強制エラー状態にする
ものである。

【００３９】ここで、上記の強制エラー状態は、図４に
示す如く、期間４１の最初から期間４２の最初までの期
間（ａ）、期間４１の最後から期間４２の最後までの期
間（ｂ）、期間４１の最後から期間４２の最初までの期
間（ｃ）、及び期間４１の最初から期間４２の最後まで
の期間（ｄ）の、いずれかの期間であり、任意に設定で
きる。

【００４０】図５は本発明の第２実施例の構成図を示
す。同図中、図３と同一構成部分には同一符号を付して
その説明を省略する。本実施例は図４の第２実施例を実
現するハードウェア構成で、Ｍ₁＝Ｍ₃＝Ｍの場合であ
る。図５に示す回路は、カウンタ３２、比較器３４及び
Ｄ型フリップフロップ３５よりなる回路部を、もう一系
統並列に設けたもので、カウンタ５１、比較器５２及び
Ｄ型フリップフロップ（レジスタ）５３よりなる回路部
が設けられ、またＤ型フリップフロップ３５，５３のＱ
出力が夫々セット端子、リセット端子に入力されるフリ
ップフロップ（レジスタ）５４が設けられている。

【００４１】ここで、カウンタ５１はＤ型フリップフロ
ップ３１_Mの出力値が“０”のときにイネーブル状態と
され、また比較器５２は入力値がＮ₃以上のときのみ出
力値“１”を出力する構成とされている。これにより、
Ｄ型フリップフロップ３１₀〜３１_M-1に格納されてい
る全部でＭ個の誤りフラグのうち、値が“１”の誤りフ
ラグがいくつあるかをカウンタ３２が示しており、値が
“０”の誤りフラグがいくつあるかをカウンタ５１が示
している。

【００４２】従って、条件が成立した場合には比較器
３４の出力が“１”、比較器５２の出力が“０”でＭ進
カウンタ３３からキャリー出力が出力された時点でその
比較器３４，５２出力値がＤ型フリップフロップ３５，
５３にラッチされた後、フリップフロップ５４がセット
状態とされる。これにより、フリップフロップ５４のＱ
出力が“１”となるので、ＯＲ回路３６より順次出力さ
れるＤ型フリップフロップ３１₀〜３１_M-1に格納され
ているＭ個の誤りフラグはすべて値が“１”に強制的に
変更されて出力される。

【００４３】フリップフロップ５４のＱ出力はリセット
されない限り“１”に保持されているから、その後条件
が成立しなくなっても、上記の強制エラー状態が継続
される。そして、その後あるＭ個の誤りフラグ列で条件
が成立すると、比較器３４の出力が“０”、比較器５
２の出力が“１”と変化し、Ｄ型フリップフロップ５３
を通してフリップフロップ５４のリセット端子に“１”
の信号が印加されて、フリップフロップ５４がリセット
状態とされる。

【００４４】これにより、フリップフロップ５４のＱ出
力が“０”となるので、そのときのＤ型フリップフロッ
プ３１₀〜３１_M-1に格納されているＭ個の誤りフラグ
は夫々そのままの値でＯＲ回路３６を通して後段へ出力
される。従って、図５の回路構成によれば、図４（ａ）
に示した期間、強制エラー状態とされる。

【００４５】次に本発明の第３実施例について説明す
る。図６は本発明の第３実施例の説明図を示す。本実施
例は連続する入力誤りフラグＭ₁の中に、値が“１”の
誤りフラグがＮ₁個以上存在するという条件が成立し
た期間６１から、値が“０”の誤りフラグが連続して所
定数Ｎ₄以上入力されるという条件が成立する期間６
２までを強制エラー状態とするものである。

【００４６】すなわち、本実施例は条件の成立によっ
て誤り訂正不可能なデータが多い受信不良状態と判定
し、条件成立によって正常な受信状態と判断できるま
での期間は強制エラー状態とし、これによって誤りの誤
検出による異常音発生を防止するものである。

【００４７】ここで、上記の強制エラー状態は、図６に
示す如く、期間６１の最初から期間６２の最初までの期
間（ａ）、期間６１の最後から期間６２の最後までの期
間（ｂ）、期間６１の最後から期間６２の最初までの期
間（ｃ）、及び期間６１の最初から期間６２の最後まで
の期間（ｄ）の、いずれかの期間であり、任意に設定で
きる。

【００４８】次に本発明の第４実施例について説明す
る。図７は本発明の第４実施例の説明図を示す。本実施
例は値“１”の誤りフラグが連続してＮ₂以上入力され
るという条件が成立した期間７１から、連続して入力
された誤りフラグＭ₃個の中に、値が“０”の誤りフラ
グが所定数Ｎ₃以上存在するという条件が成立する期
間７２までを強制エラー状態とするものである。

【００４９】すなわち、本実施例は条件成立によって
誤り訂正不可能なデータが多い受信不良状態と判断し、
条件成立によって正常な受信状態と判断できるまでの
期間は強制エラー状態とし、これによって誤りの誤検出
による異常音発生を防止するものである。

【００５０】ここで、上記の強制エラー状態は、図７に
示す如く、期間７１の最初から期間７２の最初までの期
間（ａ）、期間７１の最後から期間７２の最後までの期
間（ｂ）、期間７１の最後から期間７２の最初までの期
間（ｃ）、及び期間７１の最初から期間７２の最後まで
の期間（ｄ）の、いずれかの期間であり、任意に設定で
きる。

【００５１】次に本発明の第５実施例について説明す
る。図８は本発明の第５実施例の説明図を示す。本実施
例は値“１”の誤りフラグが連続してＮ₂個以上入力さ
れるという条件が成立した期間８１から、値が“０”
の誤りフラグが連続して所定数Ｎ₄以上連続して入力さ
れるという条件が成立する期間８２までを強制エラー
状態とするものである。

【００５２】すなわち、本実施例は条件成立によって
誤り訂正不可能なデータが多い受信不良状態と判定し、
条件成立によって正常な受信状態と判断できるまでの
期間は強制エラー状態とし、これによって誤りの誤検出
による異常音発生を防止するものである。

【００５３】本実施例も前記第２乃至第４実施例と同様
に、上記の強制エラー状態の期間は、図８（ａ）〜
（ｄ）に示す如く、期間８１及び８２の一方又は両方を
含むか含まないかに応じて４種類考えられる。

【００５４】

【発明の効果】上述の如く、本発明によれば、訂正不可
能な誤りが発生するときの誤りフラグパターンの条件を
満足するときに、誤りフラグの値を補間処理をするとき
の第１の論理値に強制的に変更するようにしたので、受
信又は再生不良状態のようにデータに多数の誤りが存在
するときに、たまたま訂正不能な誤りがあるにも拘らず
誤りがなしと判定されてしまって異常音が発生されてし
まうことを確実に防止することができる等の特長を有す
るものである。

【図面の簡単な説明】

【図１】本発明方法の原理説明用フローチャートであ
る。

【図２】本発明の第１実施例の説明図である。

【図３】本発明の第１実施例の構成図である。

【図４】本発明の第２実施例の説明図である。

【図５】本発明の第２実施例の構成図である。

【図６】本発明の第３実施例の説明図である。

【図７】本発明の第４実施例の説明図である。

【図８】本発明の第５実施例の説明図である。

【図９】音声信号のフォーマットの一例を示す図であ
る。

【図１０】音声データのデコード処理説明図である。

【図１１】補間処理回路の一例の構成図である。

【符号の説明】

１１第１のステップ１２第２のステップ１３第３のステップ１４第４のステップ１５第５のステップ２１，２２，４１，６１条件の成立期間４２，７２条件の成立期間６２，８２条件の成立期間７１，８１条件の成立期間３１₀〜３１_M+1，３５，５３Ｄ型フリップフロップ３２，５１カウンタ３３Ｍ進カウンタ３４，５２比較器５４フリップフロップ

Claims

【特許請求の範囲】

【請求項１】ディジタルデータ複数個と誤り訂正符号
とを一単位として単位毎に伝送されるデータを受信又は
再生し、前記誤り訂正符号とその生成要素の複数個のデ
ィジタルデータとを用いて誤りのあるディジタルデータ
を訂正復元し、該訂正復元不可能な誤りのあるディジタ
ルデータに対しては補間処理を行なう誤り訂正処理方法
において、前記訂正不可能な誤りのあるディジタルデータを検出し
たとき第１の論理値、該訂正不可能な誤り未検出のとき
第２の論理値を示す誤りフラグが順次入力されてこれを
時系列的に記憶する第１のステップ（１１）と、該記憶された誤りフラグの連続する列の中から少なくと
も前記第１の論理値の誤りフラグを計数する第２のステ
ップ（１２）と、該誤りフラグの計数値が複数の条件のいずれを満たすか
を判定する第３のステップ（１３）と、該複数の条件のいずれかを満たしたときのみ、その満足
した条件に応じて所定区間の前記誤りフラグの各値をす
べて強制的に前記第１の論理値に変更する第４のステッ
プ（１４）と、該第４のステップ（１４）により値が変更された誤りフ
ラグ、又は前記第３のステップ（１３）により前記複数
の条件のいずれも満たさないと判定されたときの誤りフ
ラグの値が前記第１の論理値のとき、該誤りフラグと共
に伝送される前記ディジタルデータの前記補間処理を行
なう第５のステップ（１５）とを含むことを特徴とする
誤り訂正処理方法。
【請求項２】前記第３のステップ（１３）で判定され
る前記複数の条件のうちの第１の条件は、前記誤りフラ
グの列のうち連続した一定数Ｍ₁の中で、前記第１の論
理値の誤りフラグが所定数Ｎ₁（ただし、Ｍ₁≧Ｎ₁）
以上検出されることであり、前記第４のステップ（１
４）は、この条件成立時に該一定数Ｍ₁の誤りフラグの
値をすべて前記第１の論理値に強制的に変更することを
特徴とする請求項１記載の誤り訂正処理方法。
【請求項３】前記第３のステップ（１３）で判定され
る前記複数の条件は、前記誤りフラグの列のうち連続し
た一定数Ｍ₁の中で、前記第１の論理値の誤りフラグが
所定数Ｎ₁（ただし、Ｍ₁≧Ｎ₁）以上検出される第１
の条件と、前記誤りフラグのうち連続した一定数Ｍ₃の
中で、前記第１の論理値の誤りフラグが所定数Ｎ₃（た
だし、Ｍ₃≧Ｎ₃）未満検出される第２の条件であり、前記第４のステップ（１４）は、前記第１の条件が成立
してから該第２の条件が成立するまでの間に入力される
前記誤りフラグの値をすべて前記第１の論理値に強制的
に変更することを特徴とする請求項１記載の誤り訂正処
理方法。
【請求項４】前記第３のステップ（１３）で判定され
る前記複数の条件は、前記誤りフラグの列のうち連続し
た一定数Ｍ₁の中で、前記第１の論理値の誤りフラグが
所定数Ｎ₁（ただし、Ｍ₁≧Ｎ₁）以上検出される第１
の条件と、前記誤りフラグが連続して所定数Ｎ₄以上連
続して前記第２の論理値で検出される第２の条件であ
り、前記第４のステップ（１４）は前記第１の条件が成立し
てから該第２の条件が成立するまでの間に入力される前
記誤りフラグの値をすべて前記第１の論理値に強制的に
変更することを特徴とする請求項１記載の誤り訂正処理
方法。
【請求項５】前記第３のステップ（１３）で判定され
る前記複数の条件は、前記誤りフラグが連続して所定数
Ｎ₂以上連続して前記第１の論理値で検出される第１の
条件と、前記誤りフラグの列のうち連続した一定数Ｍ₃
の中で、前記第１の論理値の誤りフラグが所定数Ｎ
₃（ただし、Ｍ₃≧Ｎ₃）未満検出される第２の条件で
あり、前記第４のステップ（１４）は該第１の条件が成立して
から該第２の条件が成立するまでの間に入力される前記
誤りフラグの値をすべて前記第１の論理値に強制的に変
更することを特徴とする請求項１記載の誤り訂正処理方
法。
【請求項６】前記第３のステップ（１３）で判定され
る前記複数の条件は、前記誤りフラグが連続して所定値
Ｎ₂以上連続して前記第１の論理値で検出される第１の
条件と、前記誤りフラグが連続して所定値Ｎ₄以上連続
して前記第２の論理値で検出される第２の条件であり、前記第４のステップ（１４）は該第１の条件が成立して
から該第２の条件が成立するまでの間に入力される前記
誤りフラグの値をすべて前記第１の論理値に強制的に変
更することを特徴とする請求項１記載の誤り訂正処理方
法。