JPH05259551A - 高電圧スイッチ - Google Patents
高電圧スイッチInfo
- Publication number
- JPH05259551A JPH05259551A JP5452992A JP5452992A JPH05259551A JP H05259551 A JPH05259551 A JP H05259551A JP 5452992 A JP5452992 A JP 5452992A JP 5452992 A JP5452992 A JP 5452992A JP H05259551 A JPH05259551 A JP H05259551A
- Authority
- JP
- Japan
- Prior art keywords
- voltage switch
- capacitor
- snubber
- semiconductors
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Lasers (AREA)
- Generation Of Surge Voltage And Current (AREA)
Abstract
(57)【要約】
【目的】 タイミング遅れが繰り返し発生しても、安定
なスナバ機能を維持することができる、信頼性の高い高
電圧スイッチを得る。 【構成】 複数の半導体を直列接続し、各半導体の両端
にダイオード１２とコンデンサ１３との直列回路を並列
に接続し、コンデンサ１３の両端に抵抗１４を並列に接
続して構成される高電圧スイッチにおいて、Ｌ1 をスイ
ッチ回路のインダクタンス、ｔonを高電圧スイッチのス
イッチング時間、τc を複数の半導体の導通タイミング
のばらつきの最大値、ｋを半導体の直列数、ｆをスイッ
チングの繰り返し周波数とした時、抵抗１４の大きさを
６Ｌ1・ｔon ／（τc 3ｆ(ｋ−１)）より小さく構成す
る。
なスナバ機能を維持することができる、信頼性の高い高
電圧スイッチを得る。 【構成】 複数の半導体を直列接続し、各半導体の両端
にダイオード１２とコンデンサ１３との直列回路を並列
に接続し、コンデンサ１３の両端に抵抗１４を並列に接
続して構成される高電圧スイッチにおいて、Ｌ1 をスイ
ッチ回路のインダクタンス、ｔonを高電圧スイッチのス
イッチング時間、τc を複数の半導体の導通タイミング
のばらつきの最大値、ｋを半導体の直列数、ｆをスイッ
チングの繰り返し周波数とした時、抵抗１４の大きさを
６Ｌ1・ｔon ／（τc 3ｆ(ｋ−１)）より小さく構成す
る。
Description
【０００１】
【産業上の利用分野】この発明は、パルスレーザ等のパ
ルス発生回路を構成する高電圧スイッチに関するもので
ある。
ルス発生回路を構成する高電圧スイッチに関するもので
ある。
【０００２】
【従来の技術】以下説明においては高電圧スイッチが使
われる銅蒸気レーザの回路を用いて説明する。図１、図
２は例えば特開平３−２２６１１４号公報に記載の、銅
蒸気レーザのパルス発生回路を示すもので、１は高圧電
源、２は充電用リアクトル、３は充電用ダイオード、４
はコンデンサ、５はピーキングコンデンサ、６はレーザ
放電管、７は充電用抵抗、８は高電圧スイッチ、９はス
ナバ回路、１０はトリガ回路、１１は回路配線のインダ
クタンス、１２はスナバダイオード、１３はスナバコン
デンサ、１４はスナバ抵抗、１５はＦＥＴである。
われる銅蒸気レーザの回路を用いて説明する。図１、図
２は例えば特開平３−２２６１１４号公報に記載の、銅
蒸気レーザのパルス発生回路を示すもので、１は高圧電
源、２は充電用リアクトル、３は充電用ダイオード、４
はコンデンサ、５はピーキングコンデンサ、６はレーザ
放電管、７は充電用抵抗、８は高電圧スイッチ、９はス
ナバ回路、１０はトリガ回路、１１は回路配線のインダ
クタンス、１２はスナバダイオード、１３はスナバコン
デンサ、１４はスナバ抵抗、１５はＦＥＴである。
【０００３】次に動作について説明する。高圧電源１に
よって発生される高圧電圧は充電リアクトル２、充電用
ダイオード３、充電用抵抗７を通して、放電用コンデン
サ４に高圧電圧を充電する。トリガ回路１０によって発
生されたトリガ信号が高電圧スイッチ８を構成するＦＥ
Ｔ１５に入力されると高電圧スイッチ８が導通し、放電
用コンデンサ４に蓄えられた電圧が回路配線のインダク
タンス１１を通りレーザ放電管６に供給され、レーザ発
振を得る。上記の動作を数ｋＨｚにて繰り返す。銅蒸気
レーザはパルスレーザであり一般的に、レーザ放電管６
内に流れる電流は急峻であればあるほどレーザ効率が上
昇する。そのため、回路配線のインダクタンス１１等は
できるだけ小さく（約３００ｎＨ程度）することが必要
である。ピーキングコンデンサ５は回路配線のインダク
タンス１１によるレーザ放電管６に流れる電流のなまり
を解消するために設けられている。また、スナバ回路９
は直列接続されたＦＥＴ１５の特定の並列段の導通タイ
ミングが遅れた場合に、その段に過電圧が印加されてＦ
ＥＴ１５が破壊するのを防止するために設けられたもの
である。図２はスナバ回路９の詳細を示すものであり、
導通タイミングが遅れた場合には、スナバダイオード１
２を通してスナバコンデンサ１３に回路電流ｉs をバイ
パスする。スナバコンデンサ１３を十分に大きくしてお
くことでｉs の流入による電圧上昇を小さくでき、ＦＥ
Ｔ１５を過電圧から保護することができる。スナバコン
デンサ１３に流入した電荷は繰り返し周期の休止期間中
に放出する。なお、タイミングの遅れはトリガ回路１０
内の配線のばらつきや部品のばらつき等によって生じ
る。
よって発生される高圧電圧は充電リアクトル２、充電用
ダイオード３、充電用抵抗７を通して、放電用コンデン
サ４に高圧電圧を充電する。トリガ回路１０によって発
生されたトリガ信号が高電圧スイッチ８を構成するＦＥ
Ｔ１５に入力されると高電圧スイッチ８が導通し、放電
用コンデンサ４に蓄えられた電圧が回路配線のインダク
タンス１１を通りレーザ放電管６に供給され、レーザ発
振を得る。上記の動作を数ｋＨｚにて繰り返す。銅蒸気
レーザはパルスレーザであり一般的に、レーザ放電管６
内に流れる電流は急峻であればあるほどレーザ効率が上
昇する。そのため、回路配線のインダクタンス１１等は
できるだけ小さく（約３００ｎＨ程度）することが必要
である。ピーキングコンデンサ５は回路配線のインダク
タンス１１によるレーザ放電管６に流れる電流のなまり
を解消するために設けられている。また、スナバ回路９
は直列接続されたＦＥＴ１５の特定の並列段の導通タイ
ミングが遅れた場合に、その段に過電圧が印加されてＦ
ＥＴ１５が破壊するのを防止するために設けられたもの
である。図２はスナバ回路９の詳細を示すものであり、
導通タイミングが遅れた場合には、スナバダイオード１
２を通してスナバコンデンサ１３に回路電流ｉs をバイ
パスする。スナバコンデンサ１３を十分に大きくしてお
くことでｉs の流入による電圧上昇を小さくでき、ＦＥ
Ｔ１５を過電圧から保護することができる。スナバコン
デンサ１３に流入した電荷は繰り返し周期の休止期間中
に放出する。なお、タイミングの遅れはトリガ回路１０
内の配線のばらつきや部品のばらつき等によって生じ
る。
【０００４】
【発明が解決しようとする課題】従来の銅蒸気レーザ用
に用いられる高電圧スイッチは上記のように構成されて
いるため、特定の並列段のタイミング遅れが繰り返し発
生すると、繰り返し周期の休止期間中にスナバコンデン
サ１３に流入した電荷が完全に放出できず、スナバコン
デンサ１３の電圧が上昇して、スナバの本来の機能が低
下するという問題があった。
に用いられる高電圧スイッチは上記のように構成されて
いるため、特定の並列段のタイミング遅れが繰り返し発
生すると、繰り返し周期の休止期間中にスナバコンデン
サ１３に流入した電荷が完全に放出できず、スナバコン
デンサ１３の電圧が上昇して、スナバの本来の機能が低
下するという問題があった。
【０００５】この発明は上記のような問題点を解消する
ためになされたもので、特定の並列段のタイミング遅れ
が繰り返し発生しても、スナバコンデンサ１３の電圧が
異常に上昇せず、スナバの本来の機能を維持することが
可能な高電圧スイッチを得ることを目的とする。
ためになされたもので、特定の並列段のタイミング遅れ
が繰り返し発生しても、スナバコンデンサ１３の電圧が
異常に上昇せず、スナバの本来の機能を維持することが
可能な高電圧スイッチを得ることを目的とする。
【０００６】
【課題を解決するための手段】この発明に係る高電圧ス
イッチは、スイッチ回路のインダクタンスをＬ1 、高電
圧スイッチのスイッチング時間をｔon、複数の半導体の
導通タイミングのばらつきの最大値をτc 、半導体の直
列数をｋ、スイッチングの繰り返し周波数をｆとした
時、スナバ抵抗の大きさを６Ｌ1・ｔon ／（τc 3ｆ(ｋ
−１)）より小さくしたものである。
イッチは、スイッチ回路のインダクタンスをＬ1 、高電
圧スイッチのスイッチング時間をｔon、複数の半導体の
導通タイミングのばらつきの最大値をτc 、半導体の直
列数をｋ、スイッチングの繰り返し周波数をｆとした
時、スナバ抵抗の大きさを６Ｌ1・ｔon ／（τc 3ｆ(ｋ
−１)）より小さくしたものである。
【０００７】
【作用】この発明に係わる高電圧スイッチにおいては、
スナバ抵抗の大きさを ６Ｌ1・ｔon／（τc 3ｆ(ｋ−１)） より小さくしたため、タイミングの遅れによってスナバ
コンデンサに流入した電荷を繰り返し周期の休止期間中
に十分に放出できる。
スナバ抵抗の大きさを ６Ｌ1・ｔon／（τc 3ｆ(ｋ−１)） より小さくしたため、タイミングの遅れによってスナバ
コンデンサに流入した電荷を繰り返し周期の休止期間中
に十分に放出できる。
【０００８】
【実施例】実施例１．以下、請求項１に示したスナバ抵
抗１４の制限条件について説明する。高電圧スイッチ８
はＦＥＴ１５がｋ段直列に接続されているものとする。
特定の並列段のタイミングが遅れた場合の等価回路を図
３に示す。Ｖd は放電用コンデンサ４に蓄えられた電
圧、１３a はタイミングが遅れた並列段のスナバコンデ
ンサであり、容量をＣs とする。放電用コンデンサ４に
Ｖｄが充電された際には、ｋ個直列されたＦＥＴ１５の
両端には均等に電圧が分配されているものとする。この
とき、高電圧スイッチ８のスイッチング時（スイッチン
グ時間ｔon中には特定の段以外のＦＥＴ１５は図４に示
されるように単調に電圧が低下するものとする）にスナ
バコンデンサ１３a に流れ込む電流ｉ( t)は以下のよう
になる。
抗１４の制限条件について説明する。高電圧スイッチ８
はＦＥＴ１５がｋ段直列に接続されているものとする。
特定の並列段のタイミングが遅れた場合の等価回路を図
３に示す。Ｖd は放電用コンデンサ４に蓄えられた電
圧、１３a はタイミングが遅れた並列段のスナバコンデ
ンサであり、容量をＣs とする。放電用コンデンサ４に
Ｖｄが充電された際には、ｋ個直列されたＦＥＴ１５の
両端には均等に電圧が分配されているものとする。この
とき、高電圧スイッチ８のスイッチング時（スイッチン
グ時間ｔon中には特定の段以外のＦＥＴ１５は図４に示
されるように単調に電圧が低下するものとする）にスナ
バコンデンサ１３a に流れ込む電流ｉ( t)は以下のよう
になる。
【０００９】
【数１】
【００１０】よって、タイミング遅れの時間をτcとす
れば、τcまでにスナバコンデンサ１３に流入した電荷
量は
れば、τcまでにスナバコンデンサ１３に流入した電荷
量は
【００１１】
【数２】
【００１２】となる。流入した電荷量を繰り返し周期の
休止期間中に放出するためには、
休止期間中に放出するためには、
【００１３】
【数３】
【００１４】となる。よって、左辺の第２項を展開して
Ｒcの許容値を求めれば Ｒc＜６Ｌ1・ｔon／（τc 3ｆ(ｋ−１)） となる。つまり、図５に示すように、τc にて流入した
電荷が約１／ｆの期間にて放出され、スナバコンデンサ
１３a の電圧をＶd ／ｋまで下げることで、タイミング
遅れが繰り返し発生しても、スナバコンデンサ１３の電
圧がＶd ／ｋ以上にならず、確実にスナバ機能を維持す
ることができる。もし、休止期間中にスナバコンデンサ
１３a への流入電荷を放出できない場合には図５の点線
に示したように、電圧が除々に増加して、スナバ機能が
低下してしまう。
Ｒcの許容値を求めれば Ｒc＜６Ｌ1・ｔon／（τc 3ｆ(ｋ−１)） となる。つまり、図５に示すように、τc にて流入した
電荷が約１／ｆの期間にて放出され、スナバコンデンサ
１３a の電圧をＶd ／ｋまで下げることで、タイミング
遅れが繰り返し発生しても、スナバコンデンサ１３の電
圧がＶd ／ｋ以上にならず、確実にスナバ機能を維持す
ることができる。もし、休止期間中にスナバコンデンサ
１３a への流入電荷を放出できない場合には図５の点線
に示したように、電圧が除々に増加して、スナバ機能が
低下してしまう。
【００１５】
【発明の効果】以上のように、この発明によればスナバ
抵抗の大きさを ６Ｌ1・ｔon／（τc 3ｆ(ｋ−１)） より小さくしたので、タイミング遅れが繰り返し発生し
ても、スナバコンデンサの電圧が異常に上昇せず、安定
なスナバ機能を維持することができ、信頼性の高い高電
圧スイッチが得られる効果がある。
抵抗の大きさを ６Ｌ1・ｔon／（τc 3ｆ(ｋ−１)） より小さくしたので、タイミング遅れが繰り返し発生し
ても、スナバコンデンサの電圧が異常に上昇せず、安定
なスナバ機能を維持することができ、信頼性の高い高電
圧スイッチが得られる効果がある。
【図１】パルスレーザ用パルス発生回路を示す回路図で
ある。
ある。
【図２】高電圧スイッチのスナバ回路を示す回路図であ
る。
る。
【図３】タイミング遅れ時の等価回路を示す回路図であ
る。
る。
【図４】ＦＥＴのスイッチング特性を示す特性図であ
る。
る。
【図５】この発明の一実施例による高電圧スイッチの動
作を説明する説明図である。
作を説明する説明図である。
８ 高電圧スイッチ ９ スナバ回路 １０ トリガ回路 １１ 回路配線のインダクタンス １２ スナバダイオード １３ スナバコンデンサ １４ スナバ抵抗 １５ ＦＥＴ
Claims (1)
- 【請求項１】 複数の半導体を直列接続し、各半導体の
両端にダイオードとコンデンサとの直列回路を並列に接
続し、上記コンデンサの両端に抵抗を並列に接続して構
成され、上記複数の半導体を外部からのトリガ信号によ
って一斉に導通する高電圧スイッチにおいて、Ｌ1 をス
イッチ回路のインダクタンス、ｔonを上記高電圧スイッ
チのスイッチング時間、τc を上記複数の半導体の導通
タイミングのばらつきの最大値、ｋを上記半導体の直列
数、ｆをスイッチングの繰り返し周波数とした時、上記
抵抗の大きさを６Ｌ1・ｔon ／（τc 3ｆ(ｋ−１)）より
小さく構成したことを特徴とする高電圧スイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5452992A JP2953178B2 (ja) | 1992-03-13 | 1992-03-13 | 高電圧スイッチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5452992A JP2953178B2 (ja) | 1992-03-13 | 1992-03-13 | 高電圧スイッチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05259551A true JPH05259551A (ja) | 1993-10-08 |
| JP2953178B2 JP2953178B2 (ja) | 1999-09-27 |
Family
ID=12973195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5452992A Expired - Lifetime JP2953178B2 (ja) | 1992-03-13 | 1992-03-13 | 高電圧スイッチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2953178B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008301088A (ja) * | 2007-05-30 | 2008-12-11 | Toshiba Mitsubishi-Electric Industrial System Corp | 半導体スイッチ装置 |
-
1992
- 1992-03-13 JP JP5452992A patent/JP2953178B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008301088A (ja) * | 2007-05-30 | 2008-12-11 | Toshiba Mitsubishi-Electric Industrial System Corp | 半導体スイッチ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2953178B2 (ja) | 1999-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0894349B1 (en) | Method and apparatus for eliminating reflected energy due to stage mismatch in nonlinear magnetic compression module | |
| CA2186899C (en) | Pulse power generating circuit with energy recovery | |
| EP0044663A2 (en) | Improvements in or relating to d.c. converters | |
| JP2953178B2 (ja) | 高電圧スイッチ | |
| JP3201809B2 (ja) | パルスレーザ装置 | |
| JP2747109B2 (ja) | パルスレーザ電源 | |
| US7221100B2 (en) | Gas discharge lamp power supply | |
| JP3687424B2 (ja) | パルス電源装置 | |
| RU2063103C1 (ru) | Генератор импульсов высокого напряжения | |
| JPH03236623A (ja) | パルス発生回路 | |
| SU945956A1 (ru) | Импульсный модул тор | |
| JPH0316414A (ja) | パルス発生回路 | |
| SU1018202A1 (ru) | Импульсный модул тор | |
| JP2722704B2 (ja) | パルスレーザ装置 | |
| SU771865A1 (ru) | Импульсный модул тор | |
| SU957418A1 (ru) | Генератор импульсов | |
| SU913580A1 (ru) | Импульсный м0дулят0р 1 | |
| JPS6140075A (ja) | 充電回路 | |
| SU1193781A1 (ru) | Генератор импульсов | |
| JP2647525B2 (ja) | パルス発生回路 | |
| SU1495986A1 (ru) | Импульсный модул тор | |
| SU1053279A2 (ru) | Импульсный модул тор | |
| JP2569043B2 (ja) | 放電管用駆動回路 | |
| JPH0318073A (ja) | 金属蒸気レーザ装置 | |
| JP2002521995A (ja) | パルス電力の改善 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20070716 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20090716 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20100716 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20110716 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20110716 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 13 |