JPH05259289A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH05259289A JPH05259289A JP4054970A JP5497092A JPH05259289A JP H05259289 A JPH05259289 A JP H05259289A JP 4054970 A JP4054970 A JP 4054970A JP 5497092 A JP5497092 A JP 5497092A JP H05259289 A JPH05259289 A JP H05259289A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- internal circuit
- voltage
- power supply
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体装置に関し、よ
り詳しくは、ＭＯＳトランジスタを有する半導体装置に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a semiconductor device having a MOS transistor.
【０００２】[0002]
【従来の技術】半導体装置は、市場からの大容量・高速
化・低消費電力等が要求されている。テクノロジードラ
イバーとなっているＤＲＡＭを例にとると、１６Ｍbit
から６４Ｍbit という大容量へ開発が進行中である。こ
の６４Ｍbit における技術動向は、電源電圧が３．３Ｖ
になるという見方が一般的であり、この電源電圧３．３
Ｖは５Ｖと比較して高速化・低消費電力化等に有利であ
る。2. Description of the Related Art Semiconductor devices are required to have large capacity, high speed, low power consumption, etc. from the market. Taking the DRAM that is the technology driver as an example, 16 Mbit
From 64 Mbit to a large capacity is under development. The technical trend in this 64Mbit is that the power supply voltage is 3.3V.
The general view is that this power supply voltage 3.3
V is advantageous in speeding up and reducing power consumption as compared with 5V.
【０００３】ところが、電源電圧の切換えの時期は明確
でないのが現状で、開発側としてはその流れに注意を払
わなければならない。これは５Ｖから３．３Ｖへの変化
というだけではなく、今後もその大きさを変えることは
起こりうることである。However, it is the current situation that the timing of switching the power supply voltage is not clear, and the developer must pay attention to the flow. This is not only a change from 5V to 3.3V, but it is possible that the magnitude will change in the future.
【０００４】例えばＤＲＡＭにおいては転送トランジス
タに電源電圧が印加されるために、その電圧に耐えられ
るゲート絶縁膜の厚さが必要となる。つまり、電源電圧
が大きくなるほどゲート絶縁膜を厚くしなければならな
い。For example, in a DRAM, since a power supply voltage is applied to the transfer transistor, the thickness of the gate insulating film that can withstand the voltage is required. That is, the thicker the power supply voltage, the thicker the gate insulating film must be.
【０００５】また、トランジスタにかかる電圧が違って
くると、それに合わせてトランジスタのディメンジョン
ひいては設計ルールを決定する必要があり、これは当然
チップサイズにも影響がでてくる。Further, when the voltage applied to the transistor is different, it is necessary to determine the dimension of the transistor and thus the design rule in accordance with it, which naturally affects the chip size.
【０００６】[0006]
【発明が解決しようとする課題】しかし、開発時に５Ｖ
と３．３Ｖの両電源に対応させるためには、例えば図６
(a) (b) に示すような２通りのデバイスＤ1,Ｄ2 の開発
を並行に進めなければならない、といった膨大に手間の
かかる設計作業・プロセス作業を強いられるといった問
題が生じる。However, at the time of development, 5V
In order to support both power sources of 3.3V and 3.3V, for example, see FIG.
(a) The development of two types of devices D 1 and D 2 as shown in (b) must be carried out in parallel, which causes a problem of enormously complicated design work and process work.
【０００７】本発明はこのような問題に鑑みてなされた
ものであって、電源電圧の変化にも対応でき、しかも、
設計・プロセスの作業を軽減できる半導体装置を提供す
ることを目的とする。The present invention has been made in view of the above problems, and can cope with a change in power supply voltage.
It is an object of the present invention to provide a semiconductor device that can reduce design / process work.
【０００８】[0008]
【課題を解決するための手段】上記した課題は、図１に
例示するように、入力端子又は出力端子に、印加電圧が
異なるワイヤボンディングパッド2,3,5,6,7,8 が複数並
列に接続され、前記入力端子側の前記ワイヤボンディン
グパッド2,3,5 の各々の少なくとも一部と内部回路１と
の間には降圧能力の異なる降圧回路9,10が形成されると
ともに、前記出力端子側の前記ワイヤボンディングパッ
ド6,7,8 の各々の少なくとも一部と内部回路１との間に
は昇圧能力の異なる昇圧回路11,12 が設けられているこ
とを特徴とする半導体装置によって達成する。As shown in FIG. 1, a plurality of wire bonding pads 2,3,5,6,7,8 having different applied voltages are connected in parallel to an input terminal or an output terminal. And a step-down circuit 9 or 10 having a different step-down capability is formed between at least a part of each of the wire bonding pads 2, 3 and 5 on the input terminal side and the internal circuit 1, and Achieved by a semiconductor device characterized in that booster circuits 11, 12 having different boosting capabilities are provided between at least a part of each of the wire bonding pads 6, 7, 8 on the terminal side and the internal circuit 1. To do.
【０００９】または、図４，５に例示するように、前記
降圧回路9,10又は前記昇圧回路11,12 がＭＯＳトランジ
スタにより形成されるとともに、該ＭＯＳトランジスタ
のゲート絶縁膜は、前記内部回路１におけるＭＯＳトラ
ンジスタのゲート絶縁膜よりも厚く形成されていること
を特徴とする半導体装置により達成する。Alternatively, as illustrated in FIGS. 4 and 5, the step-down circuits 9 and 10 or the step-up circuits 11 and 12 are formed by MOS transistors, and the gate insulating film of the MOS transistors is the internal circuit 1 It is achieved by a semiconductor device characterized in that it is formed thicker than the gate insulating film of the MOS transistor.
【００１０】[0010]
【作 用】本発明によれば、印加電圧の異なる入力パッ
ド2,3,5 と出力パッド6,7,8 を複数並列に形成するとと
もに、少なくとも一部の入力バッド3,5 と内部回路１の
間に降圧回路9,10を設けまた、少なくとも一部の出力パ
ッド3,5 と内部回路6,7,8の間に昇圧回路11,12 を形成
するようにしている。[Operation] According to the present invention, a plurality of input pads 2, 3, 5 and output pads 6, 7, 8 having different applied voltages are formed in parallel, and at least a part of the input pads 3, 5 and the internal circuit 1 are formed. The step-down circuits 9 and 10 are provided between them, and the step-up circuits 11 and 12 are formed between at least a part of the output pads 3 and 5 and the internal circuits 6, 7 and 8.
【００１１】このため、外部の電源電圧に応じた入力パ
ッド2,3,5 、出力パッド6,7,8 を選択してワイヤボンデ
ィングを行えば、電源電圧の変化にも対応でき、しか
も、設計・プロセスの作業も軽減される。Therefore, if the wire bonding is performed by selecting the input pads 2, 3, 5 and the output pads 6, 7, 8 according to the external power supply voltage, the power supply voltage can be changed and the design -Process work is also reduced.
【００１２】例えば、図１に示すように、仮に、内部回
路１のトランジスタが1.５Ｖで動作し、しかも使用電源
電圧のバリエーションが５Ｖ、３．３Ｖ、1.５Ｖとなっ
ている場合、５Ｖ入出力電源電圧用パッド５, ８には1.
５Ｖまで降圧及び昇圧できる回路10, 12を形成し、３Ｖ
入出力電源電圧用パッド３，７にも1.５Ｖまで降圧及び
昇圧できる回路11, 12が設けられている。For example, as shown in FIG. 1, if the transistor of the internal circuit 1 operates at 1.5V and the power supply voltage variations used are 5V, 3.3V, and 1.5V, then 5V is used. Input / output power supply voltage pads 5 and 8 are 1.
Forming circuits 10 and 12 that can step down and boost up to 5V
Input / output power supply voltage pads 3 and 7 are also provided with circuits 11 and 12 capable of stepping down and boosting to 1.5V.
【００１３】なお、1.５Ｖ入出力電源電圧用パッド２，
６には、降圧及び昇圧回路は設けられていない。内部ト
ランジスタが１．５Ｖで動作するからである。この構成
によれば、５Ｖと３Ｖ電源で用いる降圧、昇圧回路９〜
12において、各々の電源電圧がかかるＭＯＳトランジス
タのゲート絶縁膜の膜厚は５Ｖの電源電圧に耐え得るよ
うな膜厚に設定する。It should be noted that the pad for input / output power supply voltage of 1.5 V 2,
6, the step-down and step-up circuits are not provided. This is because the internal transistor operates at 1.5V. According to this configuration, the step-down / step-up circuits 9 to 5 used for the 5V and 3V power supplies
In 12, the thickness of the gate insulating film of the MOS transistor to which each power supply voltage is applied is set to a thickness that can withstand the power supply voltage of 5V.
【００１４】このように、半導体装置を作成しておけ
ば、ボンディングオプションにて３種の電源電圧のどれ
にでも対応が可能になる。しかも、使用する電源電圧の
選択肢が２種以上存在する場合、プロセス設計と回路設
計は一番低い電源電圧の使用のみを考えて設計すればよ
く、開発のスループットが向上する。As described above, if the semiconductor device is prepared, the bonding option can be applied to any of the three types of power supply voltages. Moreover, when there are two or more options of the power supply voltage to be used, the process design and the circuit design need only be designed considering the use of the lowest power supply voltage, and the development throughput is improved.
【００１５】[0015]
【実施例】そこで、以下に本発明の実施例を図面に基づ
いて説明する。図１〜５は、本発明の一実施例を示す回
路構成図である。Embodiments of the present invention will be described below with reference to the drawings. 1 to 5 are circuit configuration diagrams showing an embodiment of the present invention.
【００１６】図１において符号１は、例えばＤＲＡＭを
構成するメイン内部回路で、このメイン内部回路１は、
電圧1.５Ｖに対応させた構造の素子を有し、例えばＤＲ
ＡＭセルの転送トランジスタのゲート絶縁膜が閾値電圧
1.５Ｖで動作するような膜厚となっている。そして、メ
イン内部回路１の入力側にある電源配線端や各信号配線
端には、それぞれ1.５Ｖ用パッド２と、３．３Ｖ用パッ
ド３と、５Ｖ用パッド５が分岐して接続され、これらの
パッド２，３，５を介して外部から電源、信号を入力す
るように構成されている。In FIG. 1, reference numeral 1 is a main internal circuit which constitutes, for example, a DRAM, and the main internal circuit 1 is
It has an element with a structure corresponding to a voltage of 1.5V, for example DR
The gate insulating film of the transfer transistor of the AM cell has a threshold voltage
The film thickness is such that it operates at 1.5V. A 1.5V pad 2, a 3.3V pad 3 and a 5V pad 5 are branched and connected to the power supply wiring end and each signal wiring end on the input side of the main internal circuit 1. A power supply and a signal are input from the outside via these pads 2, 3 and 5.
【００１７】一方、メイン内部回路１の出力側の各信号
配線端には、それぞれ1.５Ｖ用パッド６と、３．３Ｖ用
パッド７と、5 Ｖ用パッド８が分岐して接続され、これ
らのパッド６〜８を介して信号を外部に出力するように
構成されている。On the other hand, a 1.5V pad 6, a 3.3V pad 7 and a 5V pad 8 are branched and connected to each signal wiring end on the output side of the main internal circuit 1. It is configured to output a signal to the outside via the pads 6 to 8.
【００１８】なお、図においては、１組のパッド２，
３，５を代表して描いているのであって、各配線端にも
同様なパッドが形成される。また、上記した入力側の
３．３Ｖ用パッド３とメイン内部回路１の間には３．３
Ｖ用内部降圧回路９が形成され、また、５Ｖ用パッド５
とメイン内部回路１の間には５Ｖ用内部降圧回路１０が
設けられている。一方、出力側の３．３Ｖ用パッド７と
メイン内部回路１との間には３．３Ｖ用内部昇圧回路１
１が形成され、また、５Ｖ用パッド８とメイン内部回路
１の間には５Ｖ用内部昇圧回路１２が設けられている。In the figure, a pair of pads 2,
3 and 5 are drawn as representatives, and similar pads are formed at each wiring end. Further, 3.3 is provided between the input side 3.3V pad 3 and the main internal circuit 1.
The internal V down converter 9 is formed, and the 5V pad 5 is formed.
An internal step-down circuit 10 for 5 V is provided between the main internal circuit 1 and the main internal circuit 1. On the other hand, between the 3.3V pad 7 on the output side and the main internal circuit 1, a 3.3V internal booster circuit 1 is provided.
1 is formed, and a 5V internal boosting circuit 12 is provided between the 5V pad 8 and the main internal circuit 1.
【００１９】次に、上記した降圧回路の一例を図２に基
づいて説明する。図２(a) において、３．３Ｖ用内部降
圧回路９は、例えば閾値電圧1.８ＶのＮＭＯＳトランジ
スタのドレインとゲートを短絡した素子９ａからなり、
この素子９ａにより電圧を1.８Ｖ低下させて、1.５Ｖの
電源或いは信号をメイン内部回路１に入力させるもので
ある。Next, an example of the above step-down circuit will be described with reference to FIG. In FIG. 2 (a), the 3.3V internal step-down circuit 9 is composed of, for example, an element 9a in which the drain and gate of an NMOS transistor having a threshold voltage of 1.8V are short-circuited,
The element 9a lowers the voltage by 1.8 V and inputs the power or signal of 1.5 V to the main internal circuit 1.
【００２０】また、５Ｖ用内部降圧回路１０は、例えば
閾値電圧1.７５ＶのＮＭＯＳトランジスタのドレインと
ゲートを短絡した素子１０ａ，１０ｂを２個直列に接続
し、各素子１０ａ，１０ｂにより電圧を1 . ７５Ｖずつ
低下させ、これらにより1.５Ｖの電源或いは信号をメイ
ン内部回路１に入力するものである。Further, the 5V internal step-down circuit 10 has, for example, two elements 10a and 10b in which the drain and the gate of the NMOS transistor having a threshold voltage of 1.75V are short-circuited are connected in series, and the voltage is set to 1 by each element 10a and 10b. The voltage is reduced by 75 V and the power or signal of 1.5 V is input to the main internal circuit 1 by these.
【００２１】ところで、降圧回路９，１０をシリコン基
板に形成した場合の平面は例えば図２(b) に示すように
なり、シリコン基板２０では表面が絶縁膜２１に囲まれ
た複数の活性領域X1,X2,X3にはゲート電極g1,g2,g3が形
成され、それらの両側にはソース層s1,s2,s3、ドレイン
層d1,d2,d3が形成され、これらによりＭＯＳトランジス
タT1,T2,T3が構成される。By the way, when the step-down circuits 9 and 10 are formed on a silicon substrate, the plane is as shown in FIG. 2B, for example, and the silicon substrate 20 has a plurality of active regions X whose surface is surrounded by an insulating film 21. Gate electrodes g 1 , g 2 and g 3 are formed on 1 , X 2 and X 3 , and source layers s 1 , s 2 and s 3 and drain layers d 1 , d 2 and d 3 are formed on both sides of them. The MOS transistors T 1 , T 2 and T 3 are formed by these components.
【００２２】そして、ゲート電極g1,g2,g3とこれに隣接
する各ソース層s1,s2,s3は、ＭＯＳトランジスタを覆う
層間絶縁膜（不図示）に形成されたコンタクトホールCH
1 〜CH9 を通して配線L11,L12,L21 により短絡され、こ
れにより素子９ａ，１０ａ，１０ｂが構成される。The gate electrodes g 1 , g 2 , g 3 and the respective source layers s 1 , s 2 , s 3 adjacent to the gate electrodes g 1 , g 2 , g 3 are contact holes formed in an interlayer insulating film (not shown) covering the MOS transistor. CH
It is short-circuited by the wirings L 11 , L 12 , and L 21 through 1 to CH 9 , and thus the elements 9a, 10a, 10b are formed.
【００２３】また、５Ｖ用内部降圧回路１０では、配線
L12 を介して２個の素子１０ａ，１０ｂが接続され、し
かも、配線L10,L11 を介してメイン内部回路１と５Ｖ用
パッド５に接続されている。さらに、３．３Ｖ用内部降
圧回路９を構成する素子９ａは、配線L20,L21 により
３．３Ｖ用パッド３とメイン内部回路１に接続されてい
る。In the 5V internal step-down circuit 10, the wiring is
Through L 12 2 pieces of element 10a, 10b is connected, moreover, it is connected to the main internal circuit 1 and 5V pad 5 through the wiring L 10, L 11. Further, the element 9a forming the 3.3V internal step-down circuit 9 is connected to the 3.3V pad 3 and the main internal circuit 1 by the wirings L 20 and L 21 .
【００２４】なお、1.５Ｖ用パッド２とメイン内部回路
１の間には降圧回路は存在せず、1.５Ｖ用パッド２とメ
イン内部回路１は配線L0により直に接続されている。次
に、降圧回路１１，１２の一例を図３に基づいて説明す
る。There is no step-down circuit between the 1.5V pad 2 and the main internal circuit 1, and the 1.5V pad 2 and the main internal circuit 1 are directly connected by the wiring L 0 . Next, an example of the step-down circuits 11 and 12 will be described with reference to FIG.
【００２５】昇圧回路は、図３(a) に例示するように、
デプレッション型の負荷ＮＭＯＳトランジスタt11,t
12(t13,t14)のゲートとソースとを短絡し、そのソース
にエンハンスメント型の駆動ＮＭＯＳトランジスタt21,
t22(t23,t24)のドレインを接続してなるバッファ31a,31
b(32a,32b)を２段接続して構成されている。この場合、
駆動ＮＭＯＳトランジスタt21,t22(t23,t24)のゲートを
入力端、そのドレインを出力端とする。The booster circuit is, as illustrated in FIG.
Depletion type load NMOS transistor t 11 , t
The gate and the source of 12 (t 13 , t 14 ) are short-circuited, and the enhancement type driving NMOS transistor t 21 ,
t 22 (t 23, t 24 ) formed by connecting the drain of the buffer 31a, 31
It is configured by connecting b (32a, 32b) in two stages. in this case,
The gates of the driving NMOS transistors t 21 , t 22 (t 23 , t 24 ) are used as input ends, and the drains thereof are used as output ends.
【００２６】そして、負荷ＮＭＯＳトランジスタt11,t
12(t13,t14)のソースには入力側に接続される電源電圧
（３．３Ｖ或いは５Ｖ）が印加され、また、駆動ＮＭＯ
Ｓトランジスタt21,t22(t23,t24)のソースにはそれより
も低い接地電圧が印加される。The load NMOS transistors t 11 , t
The power supply voltage (3.3 V or 5 V) connected to the input side is applied to the source of 12 (t 13 , t 14 ), and the driving NMO
A ground voltage lower than that is applied to the sources of the S transistors t 21 , t 22 (t 23 , t 24 ).
【００２７】上記した３．３Ｖ用内部昇圧回路１１にお
いては、前段のバッファ31a の駆動ＮＭＯＳトランジス
タt21 の閾値電圧が1.５Ｖであって、その入力端がメイ
ン内部回路１に接続され、また、後段バッファ31b の駆
動ＮＭＯＳトランジスタt22の閾値電圧が３Ｖであっ
て、その出力端は３．３Ｖ用パッド７に接続される。In the 3.3V internal booster circuit 11 described above, the threshold voltage of the driving NMOS transistor t 21 of the buffer 31a in the preceding stage is 1.5V, and its input terminal is connected to the main internal circuit 1. The threshold voltage of the driving NMOS transistor t 22 of the rear buffer 31b is 3V, and its output terminal is connected to the 3.3V pad 7.
【００２８】これによれば、前段のバッファ31a に電圧
1.５Ｖが入力すると、後段のバッファ31b のＮＭＯＳト
ランジスタt22 がＯＦＦしてその出力の高レベル電圧は
３．３Ｖとなり、３．３Ｖ用出力パッド７に出力される
ことになる。According to this, the voltage is applied to the buffer 31a in the previous stage.
When 1.5V is input, the NMOS transistor t 22 of the buffer 31b in the subsequent stage is turned off, and the high level voltage of its output becomes 3.3V, which is output to the 3.3V output pad 7.
【００２９】他方、５Ｖ用内部昇圧回路１２は、３．３
Ｖ用内部昇圧回路１１と同様にバッファ32a, 32bを２段
接続して構成されるもので、各バッファ32a, 32bの負荷
ＮＭＯＳトランジスタt13, t14のドレインに５Ｖの電圧
を印加して、後段バッファ32b の出力の高レベル電圧が
５Ｖとなるように構成されている。On the other hand, the internal voltage boosting circuit 12 for 5V is 3.3.
V internal booster circuit 11 similarly to the buffer 32a, 32b in which the being constructed by connecting two stages, by applying a voltage of 5V to the drain of the load NMOS transistor t 13, t 14 of each buffer 32a, 32b, The high level voltage of the output of the rear buffer 32b is set to 5V.
【００３０】次に、上記した実施例の作用について説明
する。上記した実施例において、メイン内部回路１の入
出力端には、印加電圧の異なる複数のパッド２〜８を並
列に接続しているが、アセンブリ工程におけるワイヤボ
ンディングの際には、入力電圧、出力電圧に対応したパ
ッド２〜８にボンディングを行えばよい。Next, the operation of the above embodiment will be described. In the embodiment described above, a plurality of pads 2 to 8 having different applied voltages are connected in parallel to the input / output terminals of the main internal circuit 1. However, during wire bonding in the assembly process, input voltage and output Bonding may be performed on the pads 2 to 8 corresponding to the voltage.
【００３１】この場合、１．５Ｖ以外の入出力側のパッ
ド３，５、７，８とメイン内部回路１の間には降圧回路
９，１０、昇圧回路１１，１２を介在させているので、
電源電圧が変更される毎にメイン内部回路１を変える必
要はなくなり、設計変更が不要となる。In this case, since the step-down circuits 9 and 10 and the step-up circuits 11 and 12 are interposed between the main input / output side pads 3, 5, 7, and 8 other than 1.5 V and the main internal circuit 1,
It is not necessary to change the main internal circuit 1 every time the power supply voltage is changed, and the design change is unnecessary.
【００３２】ところで、降圧回路９，１０、昇圧回路１
１，１２の中のＭＯＳトランジスタの閾値は、メイン内
部回路内のＭＯＳトランジスタの閾値と相違するものが
多く、ゲート絶縁膜を厚くしたり薄くしたりする必要が
生じる。例えば、５Ｖ用内部降圧回路１０や５Ｖ用内部
昇圧回路１２では、５Ｖ動作に対応したゲート絶縁膜の
膜厚とする。By the way, the step-down circuits 9 and 10 and the step-up circuit 1
The thresholds of the MOS transistors in 1 and 12 are often different from the thresholds of the MOS transistors in the main internal circuit, and it is necessary to thicken or thin the gate insulating film. For example, in the 5V internal step-down circuit 10 and the 5V internal step-up circuit 12, the film thickness of the gate insulating film corresponding to the 5V operation is set.
【００３３】そこで次に、ゲート絶縁膜の膜厚が異なる
複数のＭＯＳトランジスタの形成工程を説明する。ま
ず、図４(a) に示すように、ｐ型シリコン基板２０の表
面を選択酸化法により酸化してSiO2よりなる絶縁膜２１
を約５０００Åの厚さに形成し、これにより複数の活性
領域X1、Xnを囲む。ここで、第１の活性領域X1には上記
した５Ｖ用内部昇圧回路１０のＮＭＯＳトランジスタT1
を形成し、その閾値を1.７５Ｖとする一方、メイン内部
回路１のＮＭＯＳトランジスタ（不図示）の閾値を1.５
Ｖとしてこれを第２の活性領域Xnに形成する。Then, a process of forming a plurality of MOS transistors having different gate insulating film thicknesses will be described next. First, as shown in FIG. 4A, the surface of the p-type silicon substrate 20 is oxidized by a selective oxidation method to form an insulating film 21 made of SiO 2.
To a thickness of about 5000Å, which surrounds the plurality of active regions X 1 and Xn. Here, in the first active region X 1 , the NMOS transistor T 1 of the 5V internal booster circuit 10 described above is provided.
And the threshold value is set to 1.75V, while the threshold value of the NMOS transistor (not shown) in the main internal circuit 1 is set to 1.5.
This is formed as V in the second active region Xn.
【００３４】次に、図４(b) に示すように、シリコン基
板２０の活性領域X1、Xnを熱酸化してその表面に膜厚５
０Å程度のSiO2膜２２を形成した後に、硼素をイオン注
入し、閾値電圧調整を行う。Next, as shown in FIG. 4B, the active regions X 1 and Xn of the silicon substrate 20 are thermally oxidized to form a film thickness 5 on the surface thereof.
After forming the SiO 2 film 22 of about 0 Å, boron is ion-implanted to adjust the threshold voltage.
【００３５】この後に、図４(c) に示すように、少なく
とも第１の活性領域X1をレジストマスク２３によって覆
い、第２の活性領域Xnの表面のSiO2膜２２を弗酸により
除去する。After this, as shown in FIG. 4C, at least the first active region X 1 is covered with a resist mask 23, and the SiO 2 film 22 on the surface of the second active region Xn is removed by hydrofluoric acid. ..
【００３６】ついで、レジストマスク２３を除去した後
に、再び活性領域X1、Xnを熱酸化することにより、図４
(d) に示すように、レジストマスク２３により覆われて
いた第１の活性領域X1の表面のSiO2膜２２を１５０Åの
厚さに増加するとともに、第２の活性領域Xnの表面に膜
厚１００ÅのSiO2膜２４を形成する。Then, after removing the resist mask 23, the active regions X 1 and Xn are thermally oxidized again, to thereby form the structure shown in FIG.
As shown in (d), the SiO 2 film 22 on the surface of the first active region X 1 covered by the resist mask 23 is increased to a thickness of 150Å, and the film is formed on the surface of the second active region Xn. A SiO 2 film 24 having a thickness of 100Å is formed.
【００３７】次に、全体に膜厚１０００Å程度の多結晶
シリコン膜を形成し、これをフォトリソグラフィー法に
よりパターニングし、活性領域X1、Xnの中央を通るゲー
ト電極g1,gn を形成した後に、ゲート電極g1,gn をマス
クにしてシリコン基板２０にドーズ量１×１０15atom／
cm2 の条件で砒素をイオン注入してその両側にｎ型のソ
ース層s1,sn とドレイン層d1,dn を形成する（図４
(e))。Next, a polycrystalline silicon film having a film thickness of about 1000 Å is formed on the entire surface, and this is patterned by photolithography to form gate electrodes g 1 and gn passing through the centers of the active regions X 1 and Xn. , The gate electrodes g 1 and gn are used as masks to the silicon substrate 20 at a dose of 1 × 10 15 atom /
Arsenic is ion-implanted under the condition of cm 2 to form n-type source layers s 1 and sn and drain layers d 1 and dn on both sides thereof (FIG. 4).
(e)).
【００３８】つづいて、全体にPSG,SiO2等の層間絶縁膜
２５をＣＶＤ法により形成した後に（図５(f))、、第１
の活性領域X1のゲート電極g1、ソース層s1、ドレイン層
d1の上にコンタクトホールCH1 〜CH3 を形成するとも
に、第二の活性領域Xnのドレイン層dnの上にコンタクト
ホールCHn を形成する。Subsequently, after the interlayer insulating film 25 of PSG, SiO 2 or the like is formed on the entire surface by the CVD method (FIG. 5 (f)), the first
Gate electrode g 1 , source layer s 1 , drain layer of active region X 1 of
Contact holes CH 1 to CH 3 are formed on d 1 and a contact hole CHn is formed on the drain layer dn of the second active region Xn.
【００３９】次に、アルミニウム膜を形成し、これをフ
ォトリソグラフィー法によりパターニングして配線を形
成し、図２(b) に示すような配線Ｌ11, Ｌ12を形成し、
これにより降圧回路１０を形成するとともに、メイン内
部回路１内の配線を行い（図５(g))、その上をPSG/SiN
よりなるカバー膜２６で覆う（図５(h))。Next, an aluminum film is formed, and this is patterned by photolithography to form wiring, and wirings L 11 and L 12 as shown in FIG. 2B are formed,
As a result, the step-down circuit 10 is formed, and wiring inside the main internal circuit 1 is performed (Fig. 5 (g)), and the PSG / SiN
It is covered with a cover film 26 (FIG. 5 (h)).
【００４０】この後に、アセンプリ工程に進むが、この
工程では、電源電圧に対応したパッド２〜８にワイヤを
ボンディングすればよい。なお、上記した実施例では、
メイン内部回路１内のＭＯＳトランジスタの閾値電圧を
１．５Ｖとして説明したが、それ以下であってもよく、
少なくとも使用電源電圧の種類の中で最も低い電圧にし
てもゲート絶縁膜の耐圧が保証される以上の膜厚として
もよい。After that, the assembly process is performed. In this process, the wires may be bonded to the pads 2 to 8 corresponding to the power supply voltage. In the above-mentioned embodiment,
Although the threshold voltage of the MOS transistor in the main internal circuit 1 has been described as 1.5V, it may be less than that.
Even if the voltage is at least the lowest among the types of power supply voltage used, the film thickness may be such that the breakdown voltage of the gate insulating film is guaranteed.
【００４１】この場合には、降圧後の電圧をその最も低
い電圧となり、また、昇圧回路の降圧前の電圧をその電
圧とすることになる。In this case, the voltage after the step-down becomes the lowest voltage, and the voltage before the step-down of the step-up circuit becomes that voltage.
【００４２】[0042]
【発明の効果】以上述べたように本発明によれば、印加
電圧の異なる入力パッドと出力パッドを複数並列に形成
するとともに、少なくとも一部の入力バッドと内部回路
の間に降圧回路を設けまた、少なくとも一部の出力パッ
ドと内部回路の間に昇圧回路を形成するようにしたの
で、外部の電源電圧に応じた入力パッド、出力パッドを
選択してワイヤボンディングを行えば、電源電圧の変化
にも対応でき、しかも、設計・プロセスの作業を軽減す
ることができる。As described above, according to the present invention, a plurality of input pads and output pads having different applied voltages are formed in parallel, and a step-down circuit is provided between at least a part of the input pads and the internal circuit. Since a booster circuit is formed between at least a part of the output pads and the internal circuit, it is possible to change the power supply voltage by selecting the input pad and output pad according to the external power supply voltage and performing wire bonding. It is also possible to deal with, and it is possible to reduce the work of design and process.
【図１】本発明の一実施例を示す回路構成図である。FIG. 1 is a circuit configuration diagram showing an embodiment of the present invention.
【図２】本発明の一実施例装置における昇圧回路の一例
を示す回路図、平面図である。FIG. 2 is a circuit diagram and a plan view showing an example of a booster circuit in an apparatus according to an embodiment of the present invention.
【図３】本発明の一実施例装置における降圧回路の一例
を示す回路図である。FIG. 3 is a circuit diagram showing an example of a step-down circuit in a device according to an embodiment of the present invention.
【図４】本発明の一実施例装置におけるＭＯＳＦＥＴの
形成工程を示す断面図（その１）である。FIG. 4 is a cross-sectional view (No. 1) showing the process of forming a MOSFET in the device of one embodiment of the present invention.
【図５】本発明の一実施例装置におけるＭＯＳＦＥＴの
形成工程を示す断面図（その２）である。FIG. 5 is a sectional view (No. 2) showing the process of forming the MOSFET in the device of one embodiment of the present invention.
【図６】従来装置の一例を示す構成図である。FIG. 6 is a configuration diagram showing an example of a conventional device.
１ メイン内部回路 ２ １．５用パッド ３ ３Ｖ用パッド ５ ５Ｖ用パッド ６ １．５用パッド ７ ３Ｖ用パッド ８ ５Ｖ用パッド ９ ３．３Ｖ用内部降圧回路 １０ ５Ｖ用内部降圧回路 １１ ３．３Ｖ用内部昇圧回路 １２ ５Ｖ用内部昇圧回路 1 Main internal circuit 2 1.5 pad 3 3V pad 5 5V pad 6 1.5 pad 7 3V pad 8 5V pad 9 3.3V internal step-down circuit 10 5V internal step-down circuit 11 3.3V Internal booster circuit for 125V internal booster circuit
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04 Ｇ 8427−4Ｍ 27/108 Ｈ０２Ｍ 3/07 8726−5Ｈ 6628−5Ｌ Ｇ１１Ｃ 11/34 ３７１ Ｋ 8728−4Ｍ Ｈ０１Ｌ 27/10 ３２５ Ｖ ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Internal reference number FI Technical indication H01L 27/04 G 8427-4M 27/108 H02M 3/07 8726-5H 6628-5L G11C 11/34 371 K 8728-4M H01L 27/10 325 V
Claims (2)
るワイヤボンディングパッド（2,3,5,6,7,8)が複数並列
に接続され、 前記入力端子側の前記ワイヤボンディングパッド(2,3,
5) の各々の少なくとも一部と内部回路（１）との間に
は降圧能力の異なる降圧回路(9,10)が形成されるととも
に、 前記出力端子側の前記ワイヤボンディングパッド(6,7,
8) の各々の少なくとも一部と内部回路（１）との間に
は昇圧能力の異なる昇圧回路（11,12)が設けられている
ことを特徴とする半導体装置。1. A wire bonding pad (2,3,5,6,7,8) having different applied voltages is connected in parallel to an input terminal or an output terminal, and the wire bonding pad (2 , 3,
A step-down circuit (9, 10) having a different step-down capability is formed between at least a part of each of (5) and the internal circuit (1), and the wire bonding pad (6, 7,
A semiconductor device, characterized in that booster circuits (11, 12) having different boosting capabilities are provided between at least a part of each of (8) and the internal circuit (1).
1,12)がＭＯＳトランジスタにより形成されるととも
に、該ＭＯＳトランジスタのゲート絶縁膜は、前記内部
回路（１）におけるＭＯＳトランジスタのゲート絶縁膜
よりも厚く形成されていることを特徴とする請求項１記
載の半導体装置。2. The step-down circuit (9, 10) or the step-up circuit (1
The gate insulating film of the MOS transistor is thicker than the gate insulating film of the MOS transistor in the internal circuit (1). The semiconductor device described.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4054970A JP2966183B2 (en) | 1992-03-13 | 1992-03-13 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4054970A JP2966183B2 (en) | 1992-03-13 | 1992-03-13 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05259289A true JPH05259289A (en) | 1993-10-08 |
| JP2966183B2 JP2966183B2 (en) | 1999-10-25 |
Family
ID=12985519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4054970A Expired - Fee Related JP2966183B2 (en) | 1992-03-13 | 1992-03-13 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2966183B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999026290A1 (en) * | 1997-11-13 | 1999-05-27 | Seiko Epson Corporation | Semiconductor integrated circuit, operating status detector, and electronic equipment |
| WO1999054937A1 (en) * | 1998-04-23 | 1999-10-28 | Matsushita Electric Industrial Co., Ltd. | Method of designing power supply circuit and semiconductor chip |
| JP2003115540A (en) * | 2001-10-04 | 2003-04-18 | Fujitsu Ltd | Semiconductor integrated circuit and method of manufacturing the same |
| US6972446B1 (en) | 1997-02-26 | 2005-12-06 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device and flash EEPROM |
| JP2008243281A (en) * | 2007-03-27 | 2008-10-09 | Elpida Memory Inc | Power voltage generating circuit |
| JP2009224817A (en) * | 2009-07-08 | 2009-10-01 | Renesas Technology Corp | Semiconductor circuit device |
-
1992
- 1992-03-13 JP JP4054970A patent/JP2966183B2/en not_active Expired - Fee Related
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6972446B1 (en) | 1997-02-26 | 2005-12-06 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device and flash EEPROM |
| US6388509B2 (en) | 1997-11-13 | 2002-05-14 | Seiko Epson Corporation | Semiconductor integrated circuit, operating state detector, and electronic equipment |
| WO1999026290A1 (en) * | 1997-11-13 | 1999-05-27 | Seiko Epson Corporation | Semiconductor integrated circuit, operating status detector, and electronic equipment |
| US6285248B1 (en) | 1997-11-13 | 2001-09-04 | Seiko Epson Corporation | Semiconductor integrated circuit, operating state detector, and electronic equipment |
| EP0997945A4 (en) * | 1998-04-23 | 2007-08-01 | Matsushita Electric Ind Co Ltd | Method of designing power supply circuit and semiconductor chip |
| US6460168B1 (en) | 1998-04-23 | 2002-10-01 | Matsushita Electric Industrial Co., Ltd. | Method of designing power supply circuit and semiconductor chip |
| US6684378B2 (en) | 1998-04-23 | 2004-01-27 | Matsushita Electric Industrial Co., Ltd. | Method for designing power supply circuit and semiconductor chip |
| EP0997945A1 (en) * | 1998-04-23 | 2000-05-03 | Matsushita Electric Industrial Co., Ltd. | Method of designing power supply circuit and semiconductor chip |
| WO1999054937A1 (en) * | 1998-04-23 | 1999-10-28 | Matsushita Electric Industrial Co., Ltd. | Method of designing power supply circuit and semiconductor chip |
| JP2003115540A (en) * | 2001-10-04 | 2003-04-18 | Fujitsu Ltd | Semiconductor integrated circuit and method of manufacturing the same |
| JP2008243281A (en) * | 2007-03-27 | 2008-10-09 | Elpida Memory Inc | Power voltage generating circuit |
| US8493132B2 (en) | 2007-03-27 | 2013-07-23 | Elpida Memory, Inc. | Supply voltage generating circuit |
| US8860499B2 (en) | 2007-03-27 | 2014-10-14 | Ps4 Luxco S.A.R.L. | Supply voltage generating circuit |
| JP2009224817A (en) * | 2009-07-08 | 2009-10-01 | Renesas Technology Corp | Semiconductor circuit device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2966183B2 (en) | 1999-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7564104B2 (en) | Low ohmic layout technique for MOS transistors | |
| EP0644594B1 (en) | Power supply wiring for semiconductor device | |
| JPH05259289A (en) | Semiconductor device | |
| EP0151870A2 (en) | Gate array integrated circuit using schottky-barrier FETs | |
| JP2682397B2 (en) | Cell-based design semiconductor integrated circuit device | |
| JP2602974B2 (en) | CMOS semiconductor integrated circuit device | |
| JPS61144875A (en) | Mos integrated circuit | |
| JPH039555A (en) | Semiconductor integrated circuit | |
| JP2635577B2 (en) | Semiconductor device | |
| JPH04365373A (en) | Semiconductor intrgtrated circuit device | |
| JP2004140133A (en) | Semiconductor integrated circuit and its manufacturing method | |
| KR0147776B1 (en) | Wiring method of cmos inverter | |
| JP2000012841A (en) | Semiconductor device | |
| JP3464802B2 (en) | Semi-custom integrated circuits | |
| JPH03105968A (en) | Integrated circuit device | |
| JP3010911B2 (en) | Semiconductor device | |
| JPS5935477A (en) | Semiconductor device | |
| JPH09172169A (en) | Semiconductor device | |
| JPS592363A (en) | Complementary insulated gate field effect device | |
| JPH07153926A (en) | Semiconductor integrated circuit device | |
| JPS6221072Y2 (en) | ||
| JPH05251562A (en) | Integrated circuit device | |
| JPS61137360A (en) | Complementary mos integrated circuit device | |
| JPS6331106B2 (en) | ||
| JPH06216383A (en) | Semiconductor integrated circuit device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990803 |
|
| LAPS | Cancellation because of no payment of annual fees |