JPH05257838A - Lan回線接続方式 - Google Patents

Lan回線接続方式

Info

Publication number
JPH05257838A
JPH05257838A JP4054599A JP5459992A JPH05257838A JP H05257838 A JPH05257838 A JP H05257838A JP 4054599 A JP4054599 A JP 4054599A JP 5459992 A JP5459992 A JP 5459992A JP H05257838 A JPH05257838 A JP H05257838A
Authority
JP
Japan
Prior art keywords
file
lan
processor
data
received data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4054599A
Other languages
English (en)
Inventor
Yuichiro Nishizono
裕一郎 西園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Solution Innovators Ltd
Original Assignee
NEC Software Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Software Kyushu Ltd filed Critical NEC Software Kyushu Ltd
Priority to JP4054599A priority Critical patent/JPH05257838A/ja
Publication of JPH05257838A publication Critical patent/JPH05257838A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Information Transfer Between Computers (AREA)
  • Computer And Data Communications (AREA)

Abstract

(57)【要約】 【目的】 ファイル転送を高速化するLAN接続方式を
提供する。 【構成】 LAN接続部1がLAN回線10を通して受
信したデータに特定のファイルを指定する識別子が存在
するか否かを判別するファイル出力判断部2を備える。
そして、更に特定のファイルをLAN接続部1で占有す
るためにプロセッサー5からのアクセスを排除する制御
部3と、データをハードデスク記憶部7にある特定のフ
ァイルへ直接格納するファイル出力部4とを設ける。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はLAN回線接続方式に関
する。
【0002】
【従来の技術】従来、LAN接続部はコンピュータシス
テムのプロセッサーの制御によってLAN回線からデー
タの受信とコンピュータシステムの内部記憶部への受信
データの移送とプロセッサーからの送信要求で内部記憶
部にあるデータの受け取りとそのデータのLAN回線へ
の送信とを含む通信制御の機能を受け持っている。その
ため、他のコンピュータシステムからのファイル転送
は、プロセッサーの制御によって一旦、受信データをL
AN接続部から内部記憶部に移送してからコンピュータ
システムのハードディスク記憶部における格納先のファ
イルに再出力する上位プロトコルの動作に依って行れて
いる。
【0003】
【発明が解決しようとする課題】したがって、ファイル
転送時にプロセッサーに搭載した上位プロトコルが動作
することによる負荷およびデータ転送時間の増大を免れ
なかった。
【0004】本発明の目的は受信データをハードディス
ク記憶部に直接格納するLAN接続部を設けて、ファイ
ル転送の高速化を図ることにある。
【0005】
【課題を解決するための手段】本発明のLAN回線接続
方式はプロセッサー,内部記憶部およびハードディスク
記憶部を含むコンピュータシステムをLAN(ローカル
エリアネットワーク)回線に接続するLAN接続部を備
え、前記LAN接続部が、前記LAN回線を通して受信
したデータに前記ハードディスク記憶部の特定のファイ
ルを指定する識別子が存在するか否かを判別するファイ
ル出力判断手段と、前記特定のファイルを占有するため
に前記プロセッサーからのアクセスを排除する制御手段
と、前記データを前記特定のファイルへ格納するファイ
ル出力手段とから構成される。
【0006】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【0007】本発明の一実施例の構成を示す図1を参照
すると、LAN接続部1は受信したデータに含まれる特
定のファイルを指定する識別子を検出するファイル出力
判断部2と、LAN接続部1が特定のファイルへのアク
セスを占有して行うため他からのアクセスを排除する制
御を行う制御部3と、特定のファイルの格納場所をファ
イル制御データから読み取り受信データを特定のファイ
ルに格納するファイル出力部4とを有する。
【0008】次に、LAN接続部1の動作を図1および
図2を参照して説明する。LAN接続部1はデータ処理
を行うプロセッサー5とプログラムおよびデータを記憶
する内部記憶部6とファイルを格納するハードディスク
記憶部7とこれらを接続する内部バス8とで構成される
コンピュータシステム9をLAN回線10に接続する。
また、LAN接続部1はLAN回線10に接続し、他の
コンピュータシステムとデータ転送を行う。LAN回線
10を通して転送される受信データにはプロトコルによ
って規定されるヘッダーが含まれる。そして、LAN接
続部1はヘッダーに含まれる宛先のアドレスによってデ
ータを受信し(図3の処理ステップ21)、同じくヘッ
ダーに含まれる特定のファイルへの出力であるか否かを
示す特定のファイル名をファイル出力判断部2で検出す
る(処理ステップ22)。特定のファイル名が検出され
た受信データは直接ハードディスク記憶部7へのファイ
ル出力であることが判定される(処理ステップ23)。
制御部3は、プロセッサー5が上述の特定のファイルに
アクセスすることを防ぐため、プロセッサー5に対して
特定のファイルの占有を通知して排他制御を行う(処理
ステップ24)。次に、ファイル出力部4はハードディ
スク記憶部7のファイル制御データを読み出し、特定の
ファイル名から受信データを格納する格納場所を示すフ
ァイルアドレスを得る。そして、受信データをファイル
アドレスによって、特定のファイルに格納する(処理ス
テップ25)。LAN回線10からの受信でない場合
(処理ステップ21)、あるいは特定のファイルに出力
しない場合(処理ステップ23)、LAN接続部1はハ
ードディスク記憶部7に直接アクセスしないで、内部記
憶部6に受信データを移送し、通常のLAN回線10か
らのデータ受信処理を行う(処理ステップ26)。そし
て、次の事象を待つ(処理ステップ20)。このような
LAN接続部1によると、LAN回線10からの受信デ
ータはLAN接続部1から内部バス8を通してハードデ
ィスク記憶部7に格納される。そして、プロセッサー5
に搭載されるアプリケーションプログラム11,12お
よび13は内部記憶部6を利用してファイル転送に妨げ
られずに実行することができる。
【0009】
【発明の効果】以上説明したように本発明によれば、L
AN接続部からコンピュータシステムのハードディスク
記憶部に直接に受信データを転送し、コンピュータシス
テムのプロセッサーの上位プロトコルを動作させないた
め、プロセッサーの負荷を軽減し、かつLAN回線から
受信するファイルを高速転送することができる。
【図面の簡単な説明】
【図1】本発明の一実施例の構成を示す図である。
【図2】図1に示すLAN接続部の動作を説明する流れ
図である。
【符号の説明】
1 LAN接続部 2 ファイル出力判断部 3 制御部 4 ファイル出力部 5 プロセッサー 6 内部記憶部 7 ハードディスク記憶部 8 内部バス 9 コンピュータシステム 10 LAN回線 11 アプリケーションプログラム 12 アプリケーションプログラム 13 アプリケーションプログラム

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 プロセッサー,内部記憶部およびハード
    ディスク記憶部を含むコンピュータシステムをLAN
    (ローカルエリアネットワーク)回線に接続するLAN
    接続部を備え、前記LAN接続部が、前記LAN回線を
    通して受信したデータに前記ハードディスク記憶部の特
    定のファイルを指定する識別子が存在するか否かを判別
    するファイル出力判断手段と、前記特定のファイルを占
    有するために前記プロセッサーからのアクセスを排除す
    る制御手段と、前記データを前記特定のファイルへ格納
    するファイル出力手段とを有することを特徴とするLA
    N回線接続方式。
JP4054599A 1992-03-13 1992-03-13 Lan回線接続方式 Withdrawn JPH05257838A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4054599A JPH05257838A (ja) 1992-03-13 1992-03-13 Lan回線接続方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4054599A JPH05257838A (ja) 1992-03-13 1992-03-13 Lan回線接続方式

Publications (1)

Publication Number Publication Date
JPH05257838A true JPH05257838A (ja) 1993-10-08

Family

ID=12975200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4054599A Withdrawn JPH05257838A (ja) 1992-03-13 1992-03-13 Lan回線接続方式

Country Status (1)

Country Link
JP (1) JPH05257838A (ja)

Similar Documents

Publication Publication Date Title
AU637543B2 (en) Receiving buffer control system
US6236658B1 (en) Method and apparatus for message routing, including a content addressable memory
US6687763B2 (en) ATAPI command receiving method
JPH04328936A (ja) 通信システム
US5311510A (en) Data storing system for a communication control circuit
US6061748A (en) Method and apparatus for moving data packets between networks while minimizing CPU intervention using a multi-bus architecture having DMA bus
JPH07262151A (ja) 並列プロセッサシステムおよびそれに適したパケット廃棄方法
US6108694A (en) Memory disk sharing method and its implementing apparatus
JPH05257838A (ja) Lan回線接続方式
JP2002366427A (ja) プロセッサ間通信システム及びそれに用いるプロセッサ間通信方法
US5623630A (en) Data processor with application program buffer to cache buffer copy capability to prevent mismatches
JPH04274535A (ja) 複数os上ファイルアクセス方式
JP3163526B2 (ja) Lanのブロードキャストフレーム処理方法および装置
JPS61165170A (ja) バス制御方式
AU768395B2 (en) Large-scale integrated circuit(LSI), circuit for controlling electronic device including LSI, and method of controlling the circuit
JP3145765B2 (ja) 情報処理装置
JP2728591B2 (ja) 情報処理装置
JP3356110B2 (ja) 機能拡張システム及びそれに用いるデータ転送方法
JP2001320385A (ja) 計算機システムのパケット送受信方法、装置及びパケット送受信プログラム
JPH05108477A (ja) メモリアクセス方式
JP3216659B2 (ja) 記憶装置及びこれを用いた情報処理システム
JPH0198057A (ja) 中継装置
US5926630A (en) Communication device including a receiving data processor and a bus interface having a data storage area
JPH05225114A (ja) Io制御装置
JPH06188909A (ja) 異常パケット処理方式

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990518