JPH05257728A - 二重化構成装置 - Google Patents
二重化構成装置Info
- Publication number
- JPH05257728A JPH05257728A JP4089946A JP8994692A JPH05257728A JP H05257728 A JPH05257728 A JP H05257728A JP 4089946 A JP4089946 A JP 4089946A JP 8994692 A JP8994692 A JP 8994692A JP H05257728 A JPH05257728 A JP H05257728A
- Authority
- JP
- Japan
- Prior art keywords
- act
- switching
- task
- act switching
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hardware Redundancy (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】
【目的】 タスク処理を停止することなくＡＣＴ切替を
行なうとともに、上位装置におけるＡＣＴ系の誤認を防
止する。 【構成】 上位装置からＡＣＴ切替要求３１，３２が発
生すると、ＡＣＴ系のＣＰＵはＡＣＴ切替準備３３とし
て監視タスクを起動する。同監視タスクは処理タスクが
処理を完了するごとに起動し、キューデータの有無を監
視する。キューデータがなくなると、バス制御回路１５
または２０にＡＣＴ切替準備完了３４を出力する。バス
制御回路１５または２０は適当なバストランシーバを制
御してＡＣＴ切替３５を行なった後、ＣＰＵにＡＣＴ切
替の報告３６を行ない、同時に上位装置に対してＡＣＴ
切替完了３７を通知する。ＣＰＵはＡＣＴ切替の報告を
受けると、通常の処理を開始する。
行なうとともに、上位装置におけるＡＣＴ系の誤認を防
止する。 【構成】 上位装置からＡＣＴ切替要求３１，３２が発
生すると、ＡＣＴ系のＣＰＵはＡＣＴ切替準備３３とし
て監視タスクを起動する。同監視タスクは処理タスクが
処理を完了するごとに起動し、キューデータの有無を監
視する。キューデータがなくなると、バス制御回路１５
または２０にＡＣＴ切替準備完了３４を出力する。バス
制御回路１５または２０は適当なバストランシーバを制
御してＡＣＴ切替３５を行なった後、ＣＰＵにＡＣＴ切
替の報告３６を行ない、同時に上位装置に対してＡＣＴ
切替完了３７を通知する。ＣＰＵはＡＣＴ切替の報告を
受けると、通常の処理を開始する。
Description
【０００１】
【産業上の利用分野】本発明は、二重化構成装置に関
し、特に、キューにデータを積み込むことによって複数
のタスクを起動するオペレーティングシステムを持つフ
ァームウェアを備えた二重化構成装置に関する。
し、特に、キューにデータを積み込むことによって複数
のタスクを起動するオペレーティングシステムを持つフ
ァームウェアを備えた二重化構成装置に関する。
【０００２】
【従来の技術】従来の二重化構成装置におけるＡＣＴ切
替のシーケンスを図３に示す。なお、ＡＣＴ系のＣＰＵ
バスと非ＡＣＴ系のＣＰＵバスとのそれぞれにはキュー
データを保持する非同期ＲＡＭが備えられるとともに、
両ＣＰＵバスはバストランシーバを介して接続され、さ
らに両ＣＰＵバスを接続するバスにはそれぞれの非同期
ＲＡＭのデータを他の系のＣＰＵバスにおける非同期Ｒ
ＡＭへ転送する際の一時記憶領域となる同期ＲＡＭが備
えられているものとする。
替のシーケンスを図３に示す。なお、ＡＣＴ系のＣＰＵ
バスと非ＡＣＴ系のＣＰＵバスとのそれぞれにはキュー
データを保持する非同期ＲＡＭが備えられるとともに、
両ＣＰＵバスはバストランシーバを介して接続され、さ
らに両ＣＰＵバスを接続するバスにはそれぞれの非同期
ＲＡＭのデータを他の系のＣＰＵバスにおける非同期Ｒ
ＡＭへ転送する際の一時記憶領域となる同期ＲＡＭが備
えられているものとする。
【０００３】上位装置からＡＣＴ切替要求１，２が発生
すると、ＣＰＵはＡＣＴ切替準備３として非同期ＲＡＭ
上のキューデータを同期ＲＡＭにコピーしてからバス制
御回路にＡＣＴ切替準備完了４を出力する。バス制御回
路は、適当なバストランシーバを制御してＡＣＴ切替５
を行なった後、ＣＰＵにＡＣＴ切替６の報告を行なう。
ＣＰＵはＡＣＴ切替後処理７として同期ＲＡＭ上のキュ
ーデータを非同期ＲＡＭにコピーして上位装置にＡＣＴ
切替完了８，９を通知する。
すると、ＣＰＵはＡＣＴ切替準備３として非同期ＲＡＭ
上のキューデータを同期ＲＡＭにコピーしてからバス制
御回路にＡＣＴ切替準備完了４を出力する。バス制御回
路は、適当なバストランシーバを制御してＡＣＴ切替５
を行なった後、ＣＰＵにＡＣＴ切替６の報告を行なう。
ＣＰＵはＡＣＴ切替後処理７として同期ＲＡＭ上のキュ
ーデータを非同期ＲＡＭにコピーして上位装置にＡＣＴ
切替完了８，９を通知する。
【０００４】
【発明が解決しようとする課題】上述した従来の二重化
構成装置においては、キューデータをＡＣＴ切替前のＡ
ＣＴ系非同期ＲＡＭから同期ＲＡＭを介してＡＣＴ切替
後のＡＣＴ系非同期ＲＡＭへコピーする必要があり、そ
の間のタスク処理は全て停止するという課題があった。
また、ＡＣＴ切替と上位装置へのＡＣＴ切替完了の通知
とが時間的に一致しないためにその間に障害発生などの
理由で装置が停止すると、上位装置のＡＣＴ系認識と実
際のＡＣＴ系装置が異なってしまうことになるという課
題もあった。
構成装置においては、キューデータをＡＣＴ切替前のＡ
ＣＴ系非同期ＲＡＭから同期ＲＡＭを介してＡＣＴ切替
後のＡＣＴ系非同期ＲＡＭへコピーする必要があり、そ
の間のタスク処理は全て停止するという課題があった。
また、ＡＣＴ切替と上位装置へのＡＣＴ切替完了の通知
とが時間的に一致しないためにその間に障害発生などの
理由で装置が停止すると、上位装置のＡＣＴ系認識と実
際のＡＣＴ系装置が異なってしまうことになるという課
題もあった。
【０００５】本発明は、上記課題にかんがみてなされた
もので、タスク処理を停止することなくＡＣＴ切替を行
なうとともに、上位装置におけるＡＣＴ系の誤認を防止
することが可能な二重化構成装置の提供を目的とする。
もので、タスク処理を停止することなくＡＣＴ切替を行
なうとともに、上位装置におけるＡＣＴ系の誤認を防止
することが可能な二重化構成装置の提供を目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、請求項１にかかる発明は、キューにデータを積み込
むことによって複数のタスクを起動するオペレーティン
グシステムを備えた二重化構成装置において、ＡＣＴ切
替要求が発生したときにタスクが処理を完了するごとに
キューデータの有無を監視するタスクを起動させる監視
タスク起動手段と、この監視タスク起動手段にてキュー
データがないと判断されたときにＡＣＴ切替を許可する
切替許可制御手段とを備えた構成としてある。
め、請求項１にかかる発明は、キューにデータを積み込
むことによって複数のタスクを起動するオペレーティン
グシステムを備えた二重化構成装置において、ＡＣＴ切
替要求が発生したときにタスクが処理を完了するごとに
キューデータの有無を監視するタスクを起動させる監視
タスク起動手段と、この監視タスク起動手段にてキュー
データがないと判断されたときにＡＣＴ切替を許可する
切替許可制御手段とを備えた構成としてある。
【０００７】
【作用】上記のように構成した請求項１にかかる発明に
おいては、監視タスク起動手段はＡＣＴ切替要求が発生
したときにタスクが処理を完了するごとにキューデータ
の有無を監視するタスクを起動させ、この監視タスク起
動手段にてキューデータがないと判断されたときに切替
許可制御手段がＡＣＴ切替を許可する。すなわち、キュ
ーデータがなくなったときに初めてＡＣＴ切替が許可さ
れる。
おいては、監視タスク起動手段はＡＣＴ切替要求が発生
したときにタスクが処理を完了するごとにキューデータ
の有無を監視するタスクを起動させ、この監視タスク起
動手段にてキューデータがないと判断されたときに切替
許可制御手段がＡＣＴ切替を許可する。すなわち、キュ
ーデータがなくなったときに初めてＡＣＴ切替が許可さ
れる。
【０００８】
【実施例】以下、図面にもとづいて本発明の実施例を説
明する。図１は、本発明の一実施例にかかる二重化構成
装置のブロック図である。同図において、ＣＰＵ１１の
バスにはＲＯＭ１２と非同期ＲＡＭ１３とバス制御回路
１５とが接続され、ＣＰＵ１６のバスにはＲＯＭ１７と
非同期ＲＡＭ１８とバス制御回路２０とが接続されてい
る。また、それぞれのバスはバストランシーバ２１〜２
３を介して接続され、かつ、バストランシーバ２１とバ
ストランシーバ２３との間には同期ＲＡＭ１４が接続さ
れ、バストランシーバ２３とバストランシーバ２２との
間には同期ＲＡＭ１９が接続されている。
明する。図１は、本発明の一実施例にかかる二重化構成
装置のブロック図である。同図において、ＣＰＵ１１の
バスにはＲＯＭ１２と非同期ＲＡＭ１３とバス制御回路
１５とが接続され、ＣＰＵ１６のバスにはＲＯＭ１７と
非同期ＲＡＭ１８とバス制御回路２０とが接続されてい
る。また、それぞれのバスはバストランシーバ２１〜２
３を介して接続され、かつ、バストランシーバ２１とバ
ストランシーバ２３との間には同期ＲＡＭ１４が接続さ
れ、バストランシーバ２３とバストランシーバ２２との
間には同期ＲＡＭ１９が接続されている。
【０００９】ファームウェアのプログラムはＲＯＭ１
２，１７上に位置し、タスクを起動するキューデータは
非同期ＲＡＭ１３，１８上に位置する。同期ＲＡＭ１
４，１９はタイミングを取ってタスクを起動する場合に
非同期ＲＡＭ１３，１８のキューデータを一時的に記憶
する。また、バス制御回路１５，２０はバストランシー
バ２１〜２３を制御して同期ＲＡＭ１４，１９の属する
系装置を決定する。すなわち、ＣＰＵ１１がＡＣＴ系で
ある場合は、バストランシーバ２２を切り離し、ＣＰＵ
１６がＡＣＴ系である場合は、バストランシーバ２１を
切り離し、ＣＰＵ１１とＣＰＵ１６が独立する場合はバ
ストランシーバ２３を切り離す。
２，１７上に位置し、タスクを起動するキューデータは
非同期ＲＡＭ１３，１８上に位置する。同期ＲＡＭ１
４，１９はタイミングを取ってタスクを起動する場合に
非同期ＲＡＭ１３，１８のキューデータを一時的に記憶
する。また、バス制御回路１５，２０はバストランシー
バ２１〜２３を制御して同期ＲＡＭ１４，１９の属する
系装置を決定する。すなわち、ＣＰＵ１１がＡＣＴ系で
ある場合は、バストランシーバ２２を切り離し、ＣＰＵ
１６がＡＣＴ系である場合は、バストランシーバ２１を
切り離し、ＣＰＵ１１とＣＰＵ１６が独立する場合はバ
ストランシーバ２３を切り離す。
【００１０】次に、上記構成からなる本実施例の動作を
説明する。図２は、ＡＣＴ切替の際のシーケンス図であ
る。上位装置からＡＣＴ切替要求３１，３２が発生する
と、ＡＣＴ系のＣＰＵはＡＣＴ切替準備３３として監視
タスクを起動する。同監視タスクは処理タスクが処理を
完了するごとに起動し、キューデータの有無を監視す
る。キューデータがなくなると、バス制御回路１５また
は２０にＡＣＴ切替準備完了３４を出力する。
説明する。図２は、ＡＣＴ切替の際のシーケンス図であ
る。上位装置からＡＣＴ切替要求３１，３２が発生する
と、ＡＣＴ系のＣＰＵはＡＣＴ切替準備３３として監視
タスクを起動する。同監視タスクは処理タスクが処理を
完了するごとに起動し、キューデータの有無を監視す
る。キューデータがなくなると、バス制御回路１５また
は２０にＡＣＴ切替準備完了３４を出力する。
【００１１】バス制御回路１５または２０は、適当なバ
ストランシーバを制御してＡＣＴ切替３５を行なった
後、ＣＰＵにＡＣＴ切替の報告３６を行ない、同時に上
位装置に対してＡＣＴ切替完了３７を通知する。ＣＰＵ
はＡＣＴ切替の報告を受けると、通常の処理を開始す
る。
ストランシーバを制御してＡＣＴ切替３５を行なった
後、ＣＰＵにＡＣＴ切替の報告３６を行ない、同時に上
位装置に対してＡＣＴ切替完了３７を通知する。ＣＰＵ
はＡＣＴ切替の報告を受けると、通常の処理を開始す
る。
【００１２】
【発明の効果】以上説明したように本発明は、キューデ
ータがなくなってからＡＣＴ切替を行なうので、キュー
データをコピーする必要がなく、タスク処理を停止させ
ることなくＡＣＴ切替を行なうことが可能な二重化構成
装置を提供することができる。また、ＡＣＴ切替と上位
装置へのＡＣＴ切替完了通知とが時間的に一致するの
で、上位装置のＡＣＴ系認識と実際のＡＣＴ系装置が異
なることはない。
ータがなくなってからＡＣＴ切替を行なうので、キュー
データをコピーする必要がなく、タスク処理を停止させ
ることなくＡＣＴ切替を行なうことが可能な二重化構成
装置を提供することができる。また、ＡＣＴ切替と上位
装置へのＡＣＴ切替完了通知とが時間的に一致するの
で、上位装置のＡＣＴ系認識と実際のＡＣＴ系装置が異
なることはない。
【図１】本発明の一実施例にかかる二重化構成装置のブ
ロック図である。
ロック図である。
【図２】本発明におけるＡＣＴ系切替のシーケンスを示
す図である。
す図である。
【図３】従来におけるＡＣＴ系切替のシーケンスを示す
図である。
図である。
１１，１６…ＣＰＵ １２，１７…ＲＯＭ １３，１８…非同期ＲＡＭ １４，１９…同期ＲＡＭ １５，２０…バス制御回路 ２１〜２３…バストランシーバ ３１，３２…ＡＣＴ切替要求 ３３…ＡＣＴ切替準備 ３４…ＡＣＴ切替準備完了 ３５…ＡＣＴ切替 ３６…ＡＣＴ切替報告 ３７…ＡＣＴ切替完了
Claims (1)
- 【請求項１】 キューにデータを積み込むことによって
複数のタスクを起動するオペレーティングシステムを備
えた二重化構成装置において、 ＡＣＴ切替要求が発生したときにタスクが処理を完了す
るごとにキューデータの有無を監視するタスクを起動さ
せる監視タスク起動手段と、 この監視タスク起動手段にてキューデータがないと判断
されたときにＡＣＴ切替を許可する切替許可制御手段と
を具備することを特徴とする二重化構成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4089946A JPH05257728A (ja) | 1992-03-13 | 1992-03-13 | 二重化構成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4089946A JPH05257728A (ja) | 1992-03-13 | 1992-03-13 | 二重化構成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05257728A true JPH05257728A (ja) | 1993-10-08 |
Family
ID=13984875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4089946A Pending JPH05257728A (ja) | 1992-03-13 | 1992-03-13 | 二重化構成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05257728A (ja) |
-
1992
- 1992-03-13 JP JP4089946A patent/JPH05257728A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2552651B2 (ja) | 再構成可能なデュアル・プロセッサ・システム | |
| JPH10207855A (ja) | 共有ディスク型多重系システム | |
| JPH05257728A (ja) | 二重化構成装置 | |
| JP2503663B2 (ja) | ホットスタンバイシステム | |
| JP2985188B2 (ja) | 二重化計算機システム | |
| JP2000148525A (ja) | サービスプロセッサ二重化システムの現用系負荷軽減方法 | |
| JP2545763B2 (ja) | ホットスタンバイシステムにおけるバッチ処理の再起動方式 | |
| JPS6113627B2 (ja) | ||
| JPS62296264A (ja) | デ−タ処理システムの構成制御方式 | |
| JPS63228311A (ja) | 電源制御方式 | |
| JPH07200334A (ja) | 二重化同期運転方式 | |
| JP2778691B2 (ja) | バス監視回路 | |
| JPH064453A (ja) | 計算機サブシステム | |
| JPH02299048A (ja) | 転送制御方式 | |
| JPH0713792A (ja) | ホットスタンバイシステムにおけるエラー制御方式 | |
| JPH0193219A (ja) | 系切替方法 | |
| JPS60201447A (ja) | サ−ビスプロセツサ切り替え回路 | |
| JPS62106564A (ja) | 情報処理システムの現用／予備切り替え制御方式 | |
| JPH0594326A (ja) | バス障害検出時のアダプタ処理方式 | |
| JPS61221941A (ja) | プログラマブルコントロ−ラのバツクアツプ装置 | |
| JPH0254358A (ja) | 入出力アダプタにおけるエラー処理方式 | |
| JPS5987527A (ja) | 初期プログラムロ−ド方式 | |
| JPS63155332A (ja) | マイクロプログラム制御方式 | |
| JPH04320540A (ja) | ２重化システム | |
| JPS6318229B2 (ja) |