JPH05257437A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPH05257437A JPH05257437A JP4055768A JP5576892A JPH05257437A JP H05257437 A JPH05257437 A JP H05257437A JP 4055768 A JP4055768 A JP 4055768A JP 5576892 A JP5576892 A JP 5576892A JP H05257437 A JPH05257437 A JP H05257437A
- Authority
- JP
- Japan
- Prior art keywords
- display device
- input
- output
- display
- display devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
- G06F3/1446—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display display composed of modules, e.g. video walls
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S345/00—Computer graphics processing and selective visual display systems
- Y10S345/903—Modular display
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Controls And Circuits For Display Device (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】 複数の表示装置を隣接して配置しその各表示
装置に異なった表示をさせる際において、専用の信号線
の配線が複雑になることを防止し、かつ、多数のディッ
プスイッチの設定等の労力を削減する。 【構成】 各表示装置２内において表示装置制御部３は
データ信号を除く各信号を入力し、セレクタ４はデータ
信号を入力する。また、各表示装置２内における論理発
生部５，６は、隣接する他の表示装置２内における論理
発生部５，６の出力を入力してそのデータをプラス１又
はマイナス１して出力する。更に、論理発生部５，６の
出力は各表示装置２内においてセレクタ４に入力され、
セレクタ４は表示装置２の配置されている位置と対応す
るデータ信号を表示装置制御部３に送る。
装置に異なった表示をさせる際において、専用の信号線
の配線が複雑になることを防止し、かつ、多数のディッ
プスイッチの設定等の労力を削減する。 【構成】 各表示装置２内において表示装置制御部３は
データ信号を除く各信号を入力し、セレクタ４はデータ
信号を入力する。また、各表示装置２内における論理発
生部５，６は、隣接する他の表示装置２内における論理
発生部５，６の出力を入力してそのデータをプラス１又
はマイナス１して出力する。更に、論理発生部５，６の
出力は各表示装置２内においてセレクタ４に入力され、
セレクタ４は表示装置２の配置されている位置と対応す
るデータ信号を表示装置制御部３に送る。
Description
【０００１】
【産業上の利用分野】本発明は、表示装置に関し、特に
複数の表示装置が隣接して配置されたときにその中のあ
る表示装置がどの位置にあるのかを認識する方法に関す
る。
複数の表示装置が隣接して配置されたときにその中のあ
る表示装置がどの位置にあるのかを認識する方法に関す
る。
【０００２】
【従来の技術】従来の表示装置としては、複数の表示装
置を隣接して配置しその各表示装置に異なった表示をさ
せる際において、大きく分類して下記の２つの方法があ
る。 各表示装置毎に専用の信号線を接続する方法。 表示装置の台数分のデータ線と他の必要な信号線と
でバスラインを形成し、このバスラインに対して各表示
装置を接続する。そして、各表示装置内では、セレクタ
及びディップスイッチを用いて選択すべきデータ線を選
択する方法。
置を隣接して配置しその各表示装置に異なった表示をさ
せる際において、大きく分類して下記の２つの方法があ
る。 各表示装置毎に専用の信号線を接続する方法。 表示装置の台数分のデータ線と他の必要な信号線と
でバスラインを形成し、このバスラインに対して各表示
装置を接続する。そして、各表示装置内では、セレクタ
及びディップスイッチを用いて選択すべきデータ線を選
択する方法。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
た従来の表示装置では、上記のの方法を用いた場合
は、隣接して配置される表示装置の台数分だけ専用の信
号線が必要となり、その表示装置の台数が増加するのに
伴い専用の信号線の配線が大変複雑になってしまうとい
う問題点がある。また、上記のの方法を用いた場合
は、各表示装置毎に設けられたディップスイッチを所定
の状態に夫々設定しなければならず、保守及び修理等に
おいて各表示装置を移動及び交換等する際に再設定する
のに大変手間がかかってしまうという問題点がある。
た従来の表示装置では、上記のの方法を用いた場合
は、隣接して配置される表示装置の台数分だけ専用の信
号線が必要となり、その表示装置の台数が増加するのに
伴い専用の信号線の配線が大変複雑になってしまうとい
う問題点がある。また、上記のの方法を用いた場合
は、各表示装置毎に設けられたディップスイッチを所定
の状態に夫々設定しなければならず、保守及び修理等に
おいて各表示装置を移動及び交換等する際に再設定する
のに大変手間がかかってしまうという問題点がある。
【０００４】本発明はかかる問題点に鑑みてなされたも
のであって、複数の表示装置を隣接して配置しその各表
示装置に異なった表示をさせる際において、専用の信号
線の配線が複雑になることを防ぎ、かつ、多数のディッ
プスイッチの設定等の労力を削減することができる表示
装置を提供することを目的とする。
のであって、複数の表示装置を隣接して配置しその各表
示装置に異なった表示をさせる際において、専用の信号
線の配線が複雑になることを防ぎ、かつ、多数のディッ
プスイッチの設定等の労力を削減することができる表示
装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明に係る表示装置
は、複数個の表示器を有する表示装置において、ディジ
タル信号を入力する入力部と、この入力部が入力した前
記ディジタル信号を所定数だけ加算又は減算する論理部
と、この論理部の演算結果を出力する出力部とを前記複
数個の表示器が夫々有し、前記出力部の出力は他の前記
表示器における前記入力部に入力されることを特徴とす
る。
は、複数個の表示器を有する表示装置において、ディジ
タル信号を入力する入力部と、この入力部が入力した前
記ディジタル信号を所定数だけ加算又は減算する論理部
と、この論理部の演算結果を出力する出力部とを前記複
数個の表示器が夫々有し、前記出力部の出力は他の前記
表示器における前記入力部に入力されることを特徴とす
る。
【０００６】
【作用】本発明に係る表示装置においては、複数個の表
示器を有する表示装置において、各表示器は、入力部，
論理部及び出力部により、ディジタル信号を入力しこの
入力したディジタル信号を所定数だけ加算又は減算して
この演算結果を出力する。この演算結果は、隣接する他
の表示器のディジタル入力信号になると共に、その演算
結果を出力した表示器の配置されている位置を示すデー
タ信号となる。従って、本発明に係る表示装置は、複数
の表示器を隣接して配置しその各表示装置に異なった表
示をさせる際において、専用の信号線の配線が複雑にな
ることを防ぎ、かつ、多数のディップスイッチ等を設け
ることなく自動的に各表示器の位置に対応した表示をす
ることができる。
示器を有する表示装置において、各表示器は、入力部，
論理部及び出力部により、ディジタル信号を入力しこの
入力したディジタル信号を所定数だけ加算又は減算して
この演算結果を出力する。この演算結果は、隣接する他
の表示器のディジタル入力信号になると共に、その演算
結果を出力した表示器の配置されている位置を示すデー
タ信号となる。従って、本発明に係る表示装置は、複数
の表示器を隣接して配置しその各表示装置に異なった表
示をさせる際において、専用の信号線の配線が複雑にな
ることを防ぎ、かつ、多数のディップスイッチ等を設け
ることなく自動的に各表示器の位置に対応した表示をす
ることができる。
【０００７】
【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。
参照して説明する。
【０００８】図１は、本発明の実施例に係る表示装置を
示すブロック図である。図１において、表示装置２は４
×４＝１６台配置されている。信号発生器１は、バスラ
イン７を介して１６台の表示装置２における表示装置制
御部３及びセレクタ４に夫々接続されている。各表示装
置２における論理発生部５，６は、図１に示すように他
の表示装置２における論理発生部５，６と直列に接続さ
れている。
示すブロック図である。図１において、表示装置２は４
×４＝１６台配置されている。信号発生器１は、バスラ
イン７を介して１６台の表示装置２における表示装置制
御部３及びセレクタ４に夫々接続されている。各表示装
置２における論理発生部５，６は、図１に示すように他
の表示装置２における論理発生部５，６と直列に接続さ
れている。
【０００９】図２は、図１に示す表示装置２における２
ビットで動作する論理発生部５，６の実施例を示す回路
図である。図２に示すように、入力端子Ａはプルアップ
用抵抗１０ａ及びイクスクルシブオアゲート８の一方の
入力端に接続され、入力端子Ｂはプルアップ用抵抗１０
ｂ，イクスクルシブオアゲート８の他方の入力端及びイ
ンバータゲート９ａの入力端に接続され、インバータゲ
ート９ａの出力端はデータセレクタＩＣ１１の入力端Ａ
2，Ｂ2に接続され、イクスクルシブオアゲート８の出力
端はデータセレクタＩＣ１１の入力端Ａ1，Ｂ1に接続さ
れ、データセレクタＩＣ１１の出力端Ｙ1は出力端子Ｃ
に接続され、データセレクタＩＣ１１の出力端Ｙ2は出
力端子Ｄに接続され、データセレクタＩＣ１１のセレク
ト端Ｓは保護用抵抗１３及びスイッチ１２に接続されて
いる。
ビットで動作する論理発生部５，６の実施例を示す回路
図である。図２に示すように、入力端子Ａはプルアップ
用抵抗１０ａ及びイクスクルシブオアゲート８の一方の
入力端に接続され、入力端子Ｂはプルアップ用抵抗１０
ｂ，イクスクルシブオアゲート８の他方の入力端及びイ
ンバータゲート９ａの入力端に接続され、インバータゲ
ート９ａの出力端はデータセレクタＩＣ１１の入力端Ａ
2，Ｂ2に接続され、イクスクルシブオアゲート８の出力
端はデータセレクタＩＣ１１の入力端Ａ1，Ｂ1に接続さ
れ、データセレクタＩＣ１１の出力端Ｙ1は出力端子Ｃ
に接続され、データセレクタＩＣ１１の出力端Ｙ2は出
力端子Ｄに接続され、データセレクタＩＣ１１のセレク
ト端Ｓは保護用抵抗１３及びスイッチ１２に接続されて
いる。
【００１０】次に、上述の如く構成された本実施例に係
る表示装置の動作について説明する。図２に示すプルア
ップ用抵抗１０ａ，１０ｂは、入力端子Ａ，Ｂがオープ
ン状態となった場合等においてイクスクルシブオアゲー
ト８の入力端をハイレベルに固定するためのプルアップ
抵抗であり、本実施例では５．１ＫΩとした。イクスク
ルシブオアゲート８は、２つの入力端のレベルが一致の
ときはローレベル，不一致のときはハイレベルを出力す
る。インバータゲート９ａ，９ｂは、入力した信号のレ
ベルを反転して出力する。データセレクタＩＣ１１は、
例えばロジックＩＣ７４ＬＳ１５７とすると、スイッチ
１２をＯＮしたときは入力端Ａ1，Ａ2に印加されている
データが出力端Ｙ1，Ｙ2に夫々出力され、スイッチ１２
をＯＦＦしたときは入力端Ｂ1，Ｂ2に印加されているデ
ータが出力端Ｙ1，Ｙ2に夫々出力される。保護用抵抗１
３は、スイッチ１２がＯＦＦのときにセレクト端Ｓを所
定のレベルに固定する保護用の抵抗である。
る表示装置の動作について説明する。図２に示すプルア
ップ用抵抗１０ａ，１０ｂは、入力端子Ａ，Ｂがオープ
ン状態となった場合等においてイクスクルシブオアゲー
ト８の入力端をハイレベルに固定するためのプルアップ
抵抗であり、本実施例では５．１ＫΩとした。イクスク
ルシブオアゲート８は、２つの入力端のレベルが一致の
ときはローレベル，不一致のときはハイレベルを出力す
る。インバータゲート９ａ，９ｂは、入力した信号のレ
ベルを反転して出力する。データセレクタＩＣ１１は、
例えばロジックＩＣ７４ＬＳ１５７とすると、スイッチ
１２をＯＮしたときは入力端Ａ1，Ａ2に印加されている
データが出力端Ｙ1，Ｙ2に夫々出力され、スイッチ１２
をＯＦＦしたときは入力端Ｂ1，Ｂ2に印加されているデ
ータが出力端Ｙ1，Ｙ2に夫々出力される。保護用抵抗１
３は、スイッチ１２がＯＦＦのときにセレクト端Ｓを所
定のレベルに固定する保護用の抵抗である。
【００１１】上述により図２に示す論理発生部５，６に
おける入力端子Ａ，Ｂより入力するデータと出力端子
Ｃ，Ｄに出力されるデータとの関係は、下記表１で表わ
される真理値表となる。
おける入力端子Ａ，Ｂより入力するデータと出力端子
Ｃ，Ｄに出力されるデータとの関係は、下記表１で表わ
される真理値表となる。
【００１２】
【表１】
【００１３】ここで、Ａ，Ｃを上位ビット、Ｂ，Ｄを下
位ビットとし、１０進数表示に直して上記表１をみる
と、スイッチ１２がＯＮのときは０，１，２，３の入力
に対して１，２，３，０が夫々出力されており、一方ス
イッチ１２がＯＦＦのときは０，１，２，３の入力に対
して３，０，１，２が夫々出力されていることがわか
る。即ち、論理発生部５，６は、スイッチ１２をＯＮ又
はＯＦＦすることで、２つの入力端子から２ビットのデ
ータを入力しそのデータをプラス１又はマイナス１して
出力する。
位ビットとし、１０進数表示に直して上記表１をみる
と、スイッチ１２がＯＮのときは０，１，２，３の入力
に対して１，２，３，０が夫々出力されており、一方ス
イッチ１２がＯＦＦのときは０，１，２，３の入力に対
して３，０，１，２が夫々出力されていることがわか
る。即ち、論理発生部５，６は、スイッチ１２をＯＮ又
はＯＦＦすることで、２つの入力端子から２ビットのデ
ータを入力しそのデータをプラス１又はマイナス１して
出力する。
【００１４】図１において、各表示装置２内において表
示装置制御部３はデータ信号を除く各信号を入力し、セ
レクタ４はデータ信号を入力する。各表示装置２内にお
ける論理発生部５，６の出力は、図１に示す上端の行を
第１行とし左端の列を第１列とすると、第１行の表示装
置２の論理発生部６から順に０，１，２，３となり、第
１列の表示装置２の論理発生部５から順に０，１，２，
３となる。これらの論理発生部５，６の出力は各表示装
置２内においてセレクタ４に入力され、セレクタ４は表
示装置２の配置されている位置と対応するデータを表示
装置制御部３に送ることが可能となる。
示装置制御部３はデータ信号を除く各信号を入力し、セ
レクタ４はデータ信号を入力する。各表示装置２内にお
ける論理発生部５，６の出力は、図１に示す上端の行を
第１行とし左端の列を第１列とすると、第１行の表示装
置２の論理発生部６から順に０，１，２，３となり、第
１列の表示装置２の論理発生部５から順に０，１，２，
３となる。これらの論理発生部５，６の出力は各表示装
置２内においてセレクタ４に入力され、セレクタ４は表
示装置２の配置されている位置と対応するデータを表示
装置制御部３に送ることが可能となる。
【００１５】従って、本実施例に係る表示装置における
論理発生部５，６は、従来の技術の項において説明した
従来の表示装置におけるディップスイッチと同様の機能
を有して、かつ信号線の配線が複雑になることを防ぎ、
多数のディップスイッチの設定をする労力を無くすこと
ができる。
論理発生部５，６は、従来の技術の項において説明した
従来の表示装置におけるディップスイッチと同様の機能
を有して、かつ信号線の配線が複雑になることを防ぎ、
多数のディップスイッチの設定をする労力を無くすこと
ができる。
【００１６】次に、本発明の他の実施例について説明す
る。図３は、図１に示す表示装置２における３ビットで
動作する論理発生部５，６の実施例を示す回路図であ
る。図３に示す論理発生部５，６は、イクスクルシブオ
アゲート８ａ，８ｂ、インバータゲート９ａ，９ｂ，９
ｃ，９ｄ、プルアップ用抵抗１０ａ，１０ｂ，１０ｃ、
スイッチ１２、保護用抵抗１３、アンドゲート１４ａ，
１４ｂ，１４ｃ、オアゲート１５ａ，１５ｂ、データセ
レクタＩＣ２１、入力端子Ａ，Ｂ，Ｃ及び出力端子Ｄ，
Ｅ，Ｆより構成されている。
る。図３は、図１に示す表示装置２における３ビットで
動作する論理発生部５，６の実施例を示す回路図であ
る。図３に示す論理発生部５，６は、イクスクルシブオ
アゲート８ａ，８ｂ、インバータゲート９ａ，９ｂ，９
ｃ，９ｄ、プルアップ用抵抗１０ａ，１０ｂ，１０ｃ、
スイッチ１２、保護用抵抗１３、アンドゲート１４ａ，
１４ｂ，１４ｃ、オアゲート１５ａ，１５ｂ、データセ
レクタＩＣ２１、入力端子Ａ，Ｂ，Ｃ及び出力端子Ｄ，
Ｅ，Ｆより構成されている。
【００１７】図３に示す論理発生部５，６における入力
端子Ａ，Ｂ，Ｃより入力するデータと出力端子Ｄ，Ｅ，
Ｆに出力されるデータとの関係は、下記表２で表わされ
る真理値表となる。
端子Ａ，Ｂ，Ｃより入力するデータと出力端子Ｄ，Ｅ，
Ｆに出力されるデータとの関係は、下記表２で表わされ
る真理値表となる。
【００１８】
【表２】
【００１９】従って、図３に示す論理発生部５，６は、
上述の図２に示す論理発生部５，６と同様の機能を有し
て、（２の３乗）×（２の３乗）＝６４台まで表示装置
２を接続することができる。
上述の図２に示す論理発生部５，６と同様の機能を有し
て、（２の３乗）×（２の３乗）＝６４台まで表示装置
２を接続することができる。
【００２０】
【発明の効果】以上説明したように本発明に係る表示装
置によれば、複数個の表示器を有する表示装置におい
て、ディジタルデータを入力しそのデータを所定数だけ
プラス又はマイナスして出力する機能を有するので、複
数の表示器を隣接して配置しその各表示装置に異なった
表示をさせる際において、専用の信号線の配線が複雑に
なることを防ぎ、かつ、多数のディップスイッチ等を設
けることなく自動的に各表示器の位置に対応した表示を
することができる。
置によれば、複数個の表示器を有する表示装置におい
て、ディジタルデータを入力しそのデータを所定数だけ
プラス又はマイナスして出力する機能を有するので、複
数の表示器を隣接して配置しその各表示装置に異なった
表示をさせる際において、専用の信号線の配線が複雑に
なることを防ぎ、かつ、多数のディップスイッチ等を設
けることなく自動的に各表示器の位置に対応した表示を
することができる。
【図１】本発明の実施例に係る表示装置を示すブロック
図である。
図である。
【図２】図１に示す表示装置２における２ビットで動作
する論理発生部５，６の実施例を示す回路図である。
する論理発生部５，６の実施例を示す回路図である。
【図３】図１に示す表示装置２における３ビットで動作
する論理発生部５，６の実施例を示す回路図である。
する論理発生部５，６の実施例を示す回路図である。
１ ；信号発生器 ２ ；表示装置 ３ ；表示装置制御部 ４ ；セレクタ ５，６ ；論理発生部 ７ ；バスライン
Claims (1)
- 【請求項１】 複数個の表示器を有する表示装置におい
て、ディジタル信号を入力する入力部と、この入力部が
入力した前記ディジタル信号を所定数だけ加算又は減算
する論理部と、この論理部の演算結果を出力する出力部
とを前記複数個の表示器が夫々有し、前記出力部の出力
は他の前記表示器における前記入力部に入力されること
を特徴とする表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4055768A JPH05257437A (ja) | 1992-03-13 | 1992-03-13 | 表示装置 |
| US08/027,256 US5394165A (en) | 1992-03-13 | 1993-03-05 | Indication device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4055768A JPH05257437A (ja) | 1992-03-13 | 1992-03-13 | 表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05257437A true JPH05257437A (ja) | 1993-10-08 |
Family
ID=13008049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4055768A Pending JPH05257437A (ja) | 1992-03-13 | 1992-03-13 | 表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5394165A (ja) |
| JP (1) | JPH05257437A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006350341A (ja) * | 2005-06-15 | 2006-12-28 | Chi Mei Electronics Corp | ディスプレイおよびその駆動方法 |
| JP2007164060A (ja) * | 2005-12-16 | 2007-06-28 | Sharp Corp | 多画面表示装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2479399A (en) * | 1998-01-31 | 1999-08-16 | Don William Lindsay | Multiscreen display system and method |
| US5990802A (en) * | 1998-05-18 | 1999-11-23 | Smartlite Communications, Inc. | Modular LED messaging sign panel and display system |
| DE10121177A1 (de) * | 2001-04-30 | 2002-11-14 | Aeg Ges Moderne Inf Sys Mbh | LCD-Zelle |
| DE20108797U1 (de) * | 2001-05-25 | 2001-08-02 | Aeg Ges Moderne Inf Sys Mbh | Großflächige Anzeigevorrichtung |
| CA2567113A1 (en) * | 2006-05-16 | 2007-11-16 | Tribar Industries Inc. | Large scale flexible led video display and control system therefor |
| US7495576B2 (en) * | 2006-07-29 | 2009-02-24 | Donald D Maskeny | Modular electronic sign and method of assigning a unique identifier to common modules of said sign |
| JP5119655B2 (ja) * | 2006-12-13 | 2013-01-16 | 株式会社日立製作所 | マルチスクリーン表示装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0468393A (ja) * | 1990-07-09 | 1992-03-04 | Nec Corp | 表示装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4357671A (en) * | 1980-06-17 | 1982-11-02 | Sunrise Systems, Inc. | Display generation apparatus |
| US4511894A (en) * | 1981-12-17 | 1985-04-16 | Westinghouse Electric Corp. | Electronic display apparatus using time multiplexed data and control signals |
| GB2143985B (en) * | 1983-07-26 | 1987-01-28 | Ferranti Plc | Two dimensional visual display |
| JP2513180B2 (ja) * | 1986-01-13 | 1996-07-03 | ソニー株式会社 | ビデオテックス表示装置 |
| KR900008072B1 (ko) * | 1986-07-15 | 1990-10-31 | 미쓰비시전기 주식회사 | 표시장치 |
| US4771278A (en) * | 1986-07-28 | 1988-09-13 | Charles Pooley | Modular large-size forming lamp matrix system |
| US4887074A (en) * | 1988-01-20 | 1989-12-12 | Michael Simon | Light-emitting diode display system |
-
1992
- 1992-03-13 JP JP4055768A patent/JPH05257437A/ja active Pending
-
1993
- 1993-03-05 US US08/027,256 patent/US5394165A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0468393A (ja) * | 1990-07-09 | 1992-03-04 | Nec Corp | 表示装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006350341A (ja) * | 2005-06-15 | 2006-12-28 | Chi Mei Electronics Corp | ディスプレイおよびその駆動方法 |
| JP2007164060A (ja) * | 2005-12-16 | 2007-06-28 | Sharp Corp | 多画面表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5394165A (en) | 1995-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3715746A (en) | Keyboard input device | |
| US3950743A (en) | Keying input apparatus having a reduced number of output terminals | |
| JPH05257437A (ja) | 表示装置 | |
| US4567592A (en) | Method and apparatus for the stepwise static testing of the respective connections and integrated subsystems of a microprocessor-based system for use by the general public | |
| US4408184A (en) | Keyboard switch circuit | |
| KR0134659B1 (ko) | 고속화한 시험패턴 발생기 | |
| KR940001150A (ko) | 부분적으로 디코드된 테스트 어드레스 발생기 및 카운트 발생 방법 | |
| JP3430231B2 (ja) | 論理セル及びこれを用いた半導体集積回路 | |
| JPH0535230A (ja) | 表示装置 | |
| JP3134449B2 (ja) | シリアル・パラレル変換回路 | |
| JP3028562B2 (ja) | 表示装置 | |
| JP2009063621A (ja) | 表示パネル駆動装置 | |
| US3987437A (en) | Key switch signal multiplexer circuit | |
| US6185714B1 (en) | Address trap comparator capable of carrying out high speed fault detecting test | |
| KR860002147B1 (ko) | 모니터의 혼합회로 | |
| JP5208080B2 (ja) | シーケンス制御回路及び制御回路 | |
| EP0308061A2 (en) | Mask generation circuit | |
| JP3055639B2 (ja) | 論理集積回路 | |
| SU964618A1 (ru) | Устройство дл ввода информации | |
| SU858107A1 (ru) | Регистр сдвига | |
| JPS575112A (en) | Sequence display device | |
| JPH0376314A (ja) | カウンタテスト方法 | |
| JPS61156355A (ja) | 電子計算機システム | |
| JPS63174529A (ja) | 電力系統監視表示装置 | |
| JPS63121906A (ja) | シミユレ−シヨン装置 |