JPH05240921A - アドレス・データ発生器 - Google Patents
アドレス・データ発生器Info
- Publication number
- JPH05240921A JPH05240921A JP4078576A JP7857692A JPH05240921A JP H05240921 A JPH05240921 A JP H05240921A JP 4078576 A JP4078576 A JP 4078576A JP 7857692 A JP7857692 A JP 7857692A JP H05240921 A JPH05240921 A JP H05240921A
- Authority
- JP
- Japan
- Prior art keywords
- address
- signal
- data
- output
- shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 スキャンパス構造をもつメモリを自在かつ効
率よく測定するためのアルゴリズミックなアドレスとデ
ータを任意のビットシーケンスで直列にかつリアルタイ
ムに発生する。 【構成】 ビット選択回路3A・3Bはアドレス発生回
路1のアドレス信号14・データ発生回路3のデータ信
号24のビット列を変更する。シフトレジスタ4A・4
Bはビット選択回路3A・3Bの出力をアドレスロード
信号11・データロード信号21で入力し、アドレスシ
フト信号12・データシフト信号22で出力する。選択
器6A・選択器6Bはシフトレジスタ4A・4Bの出力
とアドレス信号14・データ信号24を入力とし、OR
ゲート5A・5Bの出力で2入力の一方を選択して出力
する。
率よく測定するためのアルゴリズミックなアドレスとデ
ータを任意のビットシーケンスで直列にかつリアルタイ
ムに発生する。 【構成】 ビット選択回路3A・3Bはアドレス発生回
路1のアドレス信号14・データ発生回路3のデータ信
号24のビット列を変更する。シフトレジスタ4A・4
Bはビット選択回路3A・3Bの出力をアドレスロード
信号11・データロード信号21で入力し、アドレスシ
フト信号12・データシフト信号22で出力する。選択
器6A・選択器6Bはシフトレジスタ4A・4Bの出力
とアドレス信号14・データ信号24を入力とし、OR
ゲート5A・5Bの出力で2入力の一方を選択して出力
する。
Description
【0001】
【産業上の利用分野】この発明は、スキャンパス構造を
もつメモリを測定する場合に、アルゴリズミックパター
ンアドレス及びアルゴリズミックパターンデータを、直
列にかつリアルタイムに発生することができるアドレス
・データ発生器についてのものである。
もつメモリを測定する場合に、アルゴリズミックパター
ンアドレス及びアルゴリズミックパターンデータを、直
列にかつリアルタイムに発生することができるアドレス
・データ発生器についてのものである。
【0002】
【従来の技術】次に、従来技術によるアドレス・データ
発生器の構成を図3により説明する。図3の10はCP
U、20Aはアルゴリズミックパタン発生回路であり、
アルゴリズミックパタン発生回路20Aはアドレス発生
回路30とデータ発生回路40で構成される。図3の構
成では、アドレス信号14、データ信号24はそれぞれ
並列に出力される。
発生器の構成を図3により説明する。図3の10はCP
U、20Aはアルゴリズミックパタン発生回路であり、
アルゴリズミックパタン発生回路20Aはアドレス発生
回路30とデータ発生回路40で構成される。図3の構
成では、アドレス信号14、データ信号24はそれぞれ
並列に出力される。
【0003】次に、従来技術によるアドレス・データ発
生器の他の構成を図4により説明する。図4の2はアド
レス発生回路、40はデータ発生回路、4はシフトレジ
スタ、5はORゲート、6は選択器である。アドレス発
生回路2は、レジスタ2A、演算器2B、レジスタ2
C、及びアドレス制御回路2Dから構成される。データ
発生回路40は、レジスタ4A、演算器4B、レジスタ
4Cから構成されている。アドレス発生回路2とデータ
発生回路40でアルゴリズミックパターン発生回路20
Bを構成する。
生器の他の構成を図4により説明する。図4の2はアド
レス発生回路、40はデータ発生回路、4はシフトレジ
スタ、5はORゲート、6は選択器である。アドレス発
生回路2は、レジスタ2A、演算器2B、レジスタ2
C、及びアドレス制御回路2Dから構成される。データ
発生回路40は、レジスタ4A、演算器4B、レジスタ
4Cから構成されている。アドレス発生回路2とデータ
発生回路40でアルゴリズミックパターン発生回路20
Bを構成する。
【0004】次に、図4を参照してアドレス発生回路の
動作を説明する。アドレス制御回路2Dは、アドレスロ
ード信号11、アドレスシフト信号12及びレジスタア
ドレス演算制御信号13を発生する。レジスタ2Aは、
CPU10より演算器2Bで加減算するデータをセット
される。演算器2Bは、加減算データとしてレジスタ2
Aの出力を第1の入力とし、レジスタ2Cの出力である
アドレス信号14を第2の入力にとし、アドレス制御回
路2Dのアドレス演算制御信号13により加減算し、レ
ジスタ2Cに出力する。
動作を説明する。アドレス制御回路2Dは、アドレスロ
ード信号11、アドレスシフト信号12及びレジスタア
ドレス演算制御信号13を発生する。レジスタ2Aは、
CPU10より演算器2Bで加減算するデータをセット
される。演算器2Bは、加減算データとしてレジスタ2
Aの出力を第1の入力とし、レジスタ2Cの出力である
アドレス信号14を第2の入力にとし、アドレス制御回
路2Dのアドレス演算制御信号13により加減算し、レ
ジスタ2Cに出力する。
【0005】アドレス発生回路2は、アドレスロード信
号11とアドレスシフト信号12とアドレス信号14を
出力する。シフトレジスタ4はアドレスロード信号11
とアドレスシフト信号12をモード入力に接続する。O
Rゲート5には、アドレスロード信号11とアドレスシ
フト信号12が入力される。選択器6は、シフトレジス
タ4の出力を第1の入力とし、アドレス信号14の最下
位ビットを第2の入力とし、ORゲート5の出力により
シフトレジスタ4から出力されるデータか、アドレス信
号14の最下位ビットのデータかを選択して出力する。
号11とアドレスシフト信号12とアドレス信号14を
出力する。シフトレジスタ4はアドレスロード信号11
とアドレスシフト信号12をモード入力に接続する。O
Rゲート5には、アドレスロード信号11とアドレスシ
フト信号12が入力される。選択器6は、シフトレジス
タ4の出力を第1の入力とし、アドレス信号14の最下
位ビットを第2の入力とし、ORゲート5の出力により
シフトレジスタ4から出力されるデータか、アドレス信
号14の最下位ビットのデータかを選択して出力する。
【0006】
【発明が解決しようとする課題】図3の構成では、アル
ゴリズミックパターンアドレスとアルゴリズミックパタ
ーンデータを直列に発生することができない。直列発生
するためには、直列アドレスと直列データをパターンと
して作成し、ランダムパターンとして被測定デバイスに
加えなければならない。したがって、直列アドレスと直
列データを発生させるには、大容量メモリユニットが必
要となる。
ゴリズミックパターンアドレスとアルゴリズミックパタ
ーンデータを直列に発生することができない。直列発生
するためには、直列アドレスと直列データをパターンと
して作成し、ランダムパターンとして被測定デバイスに
加えなければならない。したがって、直列アドレスと直
列データを発生させるには、大容量メモリユニットが必
要となる。
【0007】図4の構成では、データ発生については、
データ発生回路40からデータ信号34がパラレルに出
力されるだけなので、アルゴリズミックパターンデータ
を直列発生することはできず、図3の場合と同様にラン
ダムパターンとして発生するための大容量メモリユニッ
トが必要となる。また、アドレス信号の発生について
は、シフトレジスタ4、ORゲート5及び選択器6を備
えているので、アルゴリズミックパターンアドレスを直
列発生することはできるが、その直列アドレスの直列ビ
ットシーケンスは固定であり、シフトレジスタ4からL
SB〜MSBの順で、LSBから出力されるものであ
る。スキャンパス構造をもったメモリでは、直列アドレ
スと直列データの直列ビットシーケンスは、デバイスご
とに異なっているはずであり、図4の構成では、スキャ
ンパス構造をもつデバイスの測定は困難である。
データ発生回路40からデータ信号34がパラレルに出
力されるだけなので、アルゴリズミックパターンデータ
を直列発生することはできず、図3の場合と同様にラン
ダムパターンとして発生するための大容量メモリユニッ
トが必要となる。また、アドレス信号の発生について
は、シフトレジスタ4、ORゲート5及び選択器6を備
えているので、アルゴリズミックパターンアドレスを直
列発生することはできるが、その直列アドレスの直列ビ
ットシーケンスは固定であり、シフトレジスタ4からL
SB〜MSBの順で、LSBから出力されるものであ
る。スキャンパス構造をもったメモリでは、直列アドレ
スと直列データの直列ビットシーケンスは、デバイスご
とに異なっているはずであり、図4の構成では、スキャ
ンパス構造をもつデバイスの測定は困難である。
【0008】この発明は、スキャンパス構造をもつメモ
リを自在かつ効率よく測定するためのアルゴリズミック
なアドレスとデータを、任意のビットシーケンスで直列
にかつリアルタイムに発生することができるアドレス・
データ発生器の提供を目的とする。
リを自在かつ効率よく測定するためのアルゴリズミック
なアドレスとデータを、任意のビットシーケンスで直列
にかつリアルタイムに発生することができるアドレス・
データ発生器の提供を目的とする。
【0009】
【課題を解決するための手段】この目的を達成するた
め、この発明では、CPU10に接続され、アドレスロ
ード信号11とアドレスシフト信号12とアドレス信号
14を出力するアドレス発生回路1と、アドレス発生回
路1のアドレス信号14を入力とし、CPU10の指示
によりアドレス信号14のビット列を変更するビット選
択回路3Aと、ビット選択回路3Aの出力をアドレスロ
ード信号11で入力し、アドレスシフト信号12で出力
するシフトレジスタ4Aと、アドレスロード信号11と
アドレスシフト信号12を入力とするORゲート5A
と、シフトレジスタ4Aの出力とアドレス発生回路1の
アドレス信号14を入力とし、ORゲート5Aの出力に
より2入力の一方を選択して出力する選択器6Aと、C
PU10に接続され、データロード信号21とデータシ
フト信号22とデータ信号24を出力するデータ発生回
路2と、データ発生回路2のデータ信号24を入力と
し、CPU10の指示によりデータ信号24のビット列
を変更するビット選択回路3Bと、ビット選択回路3B
の出力をデータロード信号21で入力し、データシフト
信号22で出力するシフトレジスタ4Bと、データロー
ド信号21とデータシフト信号22を入力とするORゲ
ート5Bと、シフトレジスタ4Bの出力とデータ発生回
路3のデータ信号24を入力とし、ORゲート5Bの出
力により2入力の一方を選択して出力する選択器6Bと
を備える。
め、この発明では、CPU10に接続され、アドレスロ
ード信号11とアドレスシフト信号12とアドレス信号
14を出力するアドレス発生回路1と、アドレス発生回
路1のアドレス信号14を入力とし、CPU10の指示
によりアドレス信号14のビット列を変更するビット選
択回路3Aと、ビット選択回路3Aの出力をアドレスロ
ード信号11で入力し、アドレスシフト信号12で出力
するシフトレジスタ4Aと、アドレスロード信号11と
アドレスシフト信号12を入力とするORゲート5A
と、シフトレジスタ4Aの出力とアドレス発生回路1の
アドレス信号14を入力とし、ORゲート5Aの出力に
より2入力の一方を選択して出力する選択器6Aと、C
PU10に接続され、データロード信号21とデータシ
フト信号22とデータ信号24を出力するデータ発生回
路2と、データ発生回路2のデータ信号24を入力と
し、CPU10の指示によりデータ信号24のビット列
を変更するビット選択回路3Bと、ビット選択回路3B
の出力をデータロード信号21で入力し、データシフト
信号22で出力するシフトレジスタ4Bと、データロー
ド信号21とデータシフト信号22を入力とするORゲ
ート5Bと、シフトレジスタ4Bの出力とデータ発生回
路3のデータ信号24を入力とし、ORゲート5Bの出
力により2入力の一方を選択して出力する選択器6Bと
を備える。
【0010】
【作用】次に、この発明によるアドレス・データ発生器
の構成を図2により説明する。図2の1はアドレス発生
回路、2はデータ発生回路、3Aと3Bはビット選択回
路、4Aと4Bはシフトレジスタ、5Aと5BはORゲ
ート、6Aと6Bは選択器である。図2のアドレス発生
回路1と3A〜6Aはアドレス発生用の回路であり、デ
ータ発生回路2と3B〜6Bはデータ発生用の回路であ
る。次に、図2の動作をアドレス発生用の回路を参照し
て説明する。アドレス発生用の回路のうち、アドレス発
生回路1の動作は図4の説明と同じである。
の構成を図2により説明する。図2の1はアドレス発生
回路、2はデータ発生回路、3Aと3Bはビット選択回
路、4Aと4Bはシフトレジスタ、5Aと5BはORゲ
ート、6Aと6Bは選択器である。図2のアドレス発生
回路1と3A〜6Aはアドレス発生用の回路であり、デ
ータ発生回路2と3B〜6Bはデータ発生用の回路であ
る。次に、図2の動作をアドレス発生用の回路を参照し
て説明する。アドレス発生用の回路のうち、アドレス発
生回路1の動作は図4の説明と同じである。
【0011】レジスタ1Cから出力されるアドレス信号
14はビット選択回路3Aに入力するとともに、選択器
6Aの第2の入力にアドレス信号14Lとして入力す
る。アドレス信号14Lは、アドレス信号14の最下位
ビットである。最下位ビットを除いた残りのビットは、
アドレス信号14Mとして、そのまま並列に出力する。
ビット選択回路3Aは、CPU10によってあらかじめ
設定されたビット選択情報により、LSBからMSBの
順に並んでレジスタ1Cより入力されるアドレス信号1
4のビットを任意のビット配列に並びかえ、シフトレジ
スタ4Aにアドレス出力信号14Sとして出力する。
14はビット選択回路3Aに入力するとともに、選択器
6Aの第2の入力にアドレス信号14Lとして入力す
る。アドレス信号14Lは、アドレス信号14の最下位
ビットである。最下位ビットを除いた残りのビットは、
アドレス信号14Mとして、そのまま並列に出力する。
ビット選択回路3Aは、CPU10によってあらかじめ
設定されたビット選択情報により、LSBからMSBの
順に並んでレジスタ1Cより入力されるアドレス信号1
4のビットを任意のビット配列に並びかえ、シフトレジ
スタ4Aにアドレス出力信号14Sとして出力する。
【0012】アドレス制御回路1Dのアドレスロード信
号11とアドレスシフト信号12は、シフトレジスタ4
Aのモード入力に接続され、アドレスロード信号11が
「1」のとき、シフトレジスタ4Aはロードモードとな
り、アドレスシフト信号12が「1」のときシフトモー
ドとなる。シフトレジスタ4Aは、アドレス制御回路1
Dのアドレスロード信号11でビット選択回路3Aより
入力されるアドレス出力信号14Sを入力データとして
ロードする。また、アドレス制御回路1Dのアドレスシ
フト信号12でシフトレジスタ4Aに入力したアドレス
出力信号14Sをシフトし、LSBからMSBに向かっ
て順次出力する。
号11とアドレスシフト信号12は、シフトレジスタ4
Aのモード入力に接続され、アドレスロード信号11が
「1」のとき、シフトレジスタ4Aはロードモードとな
り、アドレスシフト信号12が「1」のときシフトモー
ドとなる。シフトレジスタ4Aは、アドレス制御回路1
Dのアドレスロード信号11でビット選択回路3Aより
入力されるアドレス出力信号14Sを入力データとして
ロードする。また、アドレス制御回路1Dのアドレスシ
フト信号12でシフトレジスタ4Aに入力したアドレス
出力信号14Sをシフトし、LSBからMSBに向かっ
て順次出力する。
【0013】選択器6Aはシフトレジスタ4Aの出力を
第1の入力とし、レジスタ1Cの最下位ビット信号14
Lを第2の入力として、ORゲート5Aの出力により第
1の入力と第2の入力のどちらかを選択して出力する。
アドレスロード信号11とアドレスシフト信号12のど
ちらも「0」のとき、すなわちORゲート5Aの出力が
「0」のときは、選択器6Aは第2の入力を選択し出力
する。通常のメモリの測定時は、この動作によりアルゴ
リズミックなアドレスを並列に発生する。
第1の入力とし、レジスタ1Cの最下位ビット信号14
Lを第2の入力として、ORゲート5Aの出力により第
1の入力と第2の入力のどちらかを選択して出力する。
アドレスロード信号11とアドレスシフト信号12のど
ちらも「0」のとき、すなわちORゲート5Aの出力が
「0」のときは、選択器6Aは第2の入力を選択し出力
する。通常のメモリの測定時は、この動作によりアルゴ
リズミックなアドレスを並列に発生する。
【0014】ORゲート5Aの出力が「1」のとき、す
なわち、シフトレジスタ4Aがアドレスロード信号11
またはアドレスシフト信号12のどちらかが「1」のと
き、選択器6Aは第1の入力を選択して出力する。スキ
ャンパス構造のメモリを測定するときは、この動作によ
りアルゴリズミックなアドレスを直列に発生する。
なわち、シフトレジスタ4Aがアドレスロード信号11
またはアドレスシフト信号12のどちらかが「1」のと
き、選択器6Aは第1の入力を選択して出力する。スキ
ャンパス構造のメモリを測定するときは、この動作によ
りアルゴリズミックなアドレスを直列に発生する。
【0015】
【実施例】次に、図2のビット選択回路3Aの構成を図
6により説明する。図6は例としてビット長が4ビット
の場合の構成図である。図6で、ビット選択回路3Aは
複数のセレクタで構成され、図6ではビット選択回路3
Aに出力するレジスタ1Cのビット数が4ビットなの
で、4入力から1出力を選択する4→1セレクタを4個
使用する。各セレクタはレジスタ1Cより並列にデータ
を入力し、CPU10から各セレクタがどのビットを出
力するかあらかじめ設定し、設定によりそれぞれのビッ
トをシフトレジスタ4Aに出力する。これにより、シフ
トレジスタ4Aに入力するレジスタ1Cのアドレス信号
出力14は任意のビット配列に並び変えられる。
6により説明する。図6は例としてビット長が4ビット
の場合の構成図である。図6で、ビット選択回路3Aは
複数のセレクタで構成され、図6ではビット選択回路3
Aに出力するレジスタ1Cのビット数が4ビットなの
で、4入力から1出力を選択する4→1セレクタを4個
使用する。各セレクタはレジスタ1Cより並列にデータ
を入力し、CPU10から各セレクタがどのビットを出
力するかあらかじめ設定し、設定によりそれぞれのビッ
トをシフトレジスタ4Aに出力する。これにより、シフ
トレジスタ4Aに入力するレジスタ1Cのアドレス信号
出力14は任意のビット配列に並び変えられる。
【0016】ビット選択回路3Bは、ビット選択回路3
Aと同様の構成であるが、シフトレジスタ4Aとシフト
レジスタ4Bのビット数が異なるときには、シフトレジ
スタ4Bのビット数に合わせて構成する。また、選択器
6Aと選択器6Bには2→1セレクタを使用する。
Aと同様の構成であるが、シフトレジスタ4Aとシフト
レジスタ4Bのビット数が異なるときには、シフトレジ
スタ4Bのビット数に合わせて構成する。また、選択器
6Aと選択器6Bには2→1セレクタを使用する。
【0017】次に、例としてシフトレジスタ4Aが4ビ
ットで、アルゴリズミックなアドレスを直列に発生する
場合の動作を図5のタイミングチャートにより説明す
る。必要な直列アドレスビットシーケンス、すなわち、
アドレス出力信号14Sのビット配列は、A0、A2、
A1、A3の順に並んでおり、A0が最下位ビットLS
Bであるとする。アドレスロード信号11でアドレス出
力信号14Sをシフトレジスタ4Aにロードし、選択器
6AからA0を出力する。アドレスシフト信号12でシ
フトレジスタ4Aはシフト動作をし、選択器6AからA
2を出力する。さらに、アドレスシフト信号12が加わ
ると、シフトレジスタ4Aは、またシフト動作をし、選
択器6AからA1が出力され、次のアドレスシフト信号
で、選択器6AからA3を出力する。
ットで、アルゴリズミックなアドレスを直列に発生する
場合の動作を図5のタイミングチャートにより説明す
る。必要な直列アドレスビットシーケンス、すなわち、
アドレス出力信号14Sのビット配列は、A0、A2、
A1、A3の順に並んでおり、A0が最下位ビットLS
Bであるとする。アドレスロード信号11でアドレス出
力信号14Sをシフトレジスタ4Aにロードし、選択器
6AからA0を出力する。アドレスシフト信号12でシ
フトレジスタ4Aはシフト動作をし、選択器6AからA
2を出力する。さらに、アドレスシフト信号12が加わ
ると、シフトレジスタ4Aは、またシフト動作をし、選
択器6AからA1が出力され、次のアドレスシフト信号
で、選択器6AからA3を出力する。
【0018】図5に示すように、アドレスロード信号1
1とアドレスシフト信号12をシフトレジスタ4Aに入
力することにより、シフトレジスタ4Aのデータは選択
器6Aから直列にアドレスを出力する。
1とアドレスシフト信号12をシフトレジスタ4Aに入
力することにより、シフトレジスタ4Aのデータは選択
器6Aから直列にアドレスを出力する。
【0019】アルゴリズミックなデータの直列発生につ
いても、図2のレジスタ2A、演算器2B、レジスタ2
C、データ制御回路2D、ビット選択回路3B、シフト
レジスタ4B、ORゲート5B、選択器6Bと、データ
ロード信号21、データシフト信号22、データ演算制
御信号23、データ信号24により、アドレスの直列発
生と同様の作用で実行される。
いても、図2のレジスタ2A、演算器2B、レジスタ2
C、データ制御回路2D、ビット選択回路3B、シフト
レジスタ4B、ORゲート5B、選択器6Bと、データ
ロード信号21、データシフト信号22、データ演算制
御信号23、データ信号24により、アドレスの直列発
生と同様の作用で実行される。
【0020】データの発生についても、アドレスの発生
の場合と同様の接続と動作によって、アルゴリズミック
なデータを並列又は直列に発生する。
の場合と同様の接続と動作によって、アルゴリズミック
なデータを並列又は直列に発生する。
【0021】
【発明の効果】この発明によれば、アドレス発生回路と
データ発生回路のそれぞれに対して、ビット選択回路と
シフトレジスタと選択器を設けているので、データの直
列発生に関して、大容量メモリユニットが不要となる。
また、シフトレジスタのロードとシフトを制御するだけ
で、アルゴリズミックなアドレス及びデータを直列にリ
アルタイムに、任意の直列ビットシーケンスで発生する
ことができる。これにより、スキャンパス構造をもつメ
モリをより効率よく、自在に測定することができる。ま
た、従来技術のように、直列データパターンを大容量メ
モリに書き込んでおき、このメモリを読み出すことによ
り、データを発生していたのに比べ、回路規模も小さく
することができる。
データ発生回路のそれぞれに対して、ビット選択回路と
シフトレジスタと選択器を設けているので、データの直
列発生に関して、大容量メモリユニットが不要となる。
また、シフトレジスタのロードとシフトを制御するだけ
で、アルゴリズミックなアドレス及びデータを直列にリ
アルタイムに、任意の直列ビットシーケンスで発生する
ことができる。これにより、スキャンパス構造をもつメ
モリをより効率よく、自在に測定することができる。ま
た、従来技術のように、直列データパターンを大容量メ
モリに書き込んでおき、このメモリを読み出すことによ
り、データを発生していたのに比べ、回路規模も小さく
することができる。
【図1】この発明による原理図である。
【図2】この発明による実施例の構成図である。
【図3】従来技術の構成図である。
【図4】従来技術の他の構成図である。
【図5】図2の構成図の動作を説明するタイムチャート
である。
である。
【図6】ビット選択回路の構成図である。
1 アドレス発生回路 2 データ発生回路 3A ビット選択回路 3B ビット選択回路 4A シフトレジスタ 4B シフトレジスタ 5A ORゲート 5B ORゲート 6A 選択器 6B 選択器 10 CPU 11 アドレスロード信号 12 アドレスシフト信号 13 アドレス演算制御信号 14 アドレス信号 21 データロード信号 22 データシフト信号 23 データ演算制御信号 24 データ信号
Claims (1)
- 【請求項1】 CPU(10)に接続され、アドレスロード
信号(11)とアドレスシフト信号(12)とアドレス信号(14)
を出力するアドレス発生回路(1) と、 アドレス発生回路(1) のアドレス信号(14)を入力とし、
CPU(10)の指示によりアドレス信号(14)のビット列を
変更する第1のビット選択回路(3A)と、 第1のビット選択回路(3A)の出力をアドレスロード信号
(11)で入力し、アドレスシフト信号(12)で出力する第1
のシフトレジスタ(4A)と、 アドレスロード信号(11)とアドレスシフト信号(12)を入
力とする第1のORゲート(5A)と、 第1のシフトレジスタ(4A)の出力とアドレス発生回路
(1) のアドレス信号(14)を入力とし、第1のORゲート
(5A)の出力により2入力の一方を選択して出力する第1
の選択器(6A)と、 CPU(10)に接続され、データロード信号(21)とデータ
シフト信号(22)とデータ信号(24)を出力するデータ発生
回路(2) と、 データ発生回路(2) のデータ信号(24)を入力とし、CP
U(10)の指示によりデータ信号(24)のビット列を変更す
る第2のビット選択回路(3B)と、 第2のビット選択回路(3B)の出力をデータロード信号(2
1)で入力し、データシフト信号(22)で出力する第2のシ
フトレジスタ(4B)と、 データロード信号(21)とデータシフト信号(22)を入力と
する第2のORゲート(5B)と、 第2のシフトレジスタ(4B)の出力とデータ発生回路(3)
のデータ信号(24)を入力とし、第2のORゲート(5B)の
出力により2入力の一方を選択して出力する第2の選択
器(6B)とを備えることを特徴とするアドレス・データ発
生器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4078576A JP2962032B2 (ja) | 1992-02-28 | 1992-02-28 | アドレス・データ発生器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4078576A JP2962032B2 (ja) | 1992-02-28 | 1992-02-28 | アドレス・データ発生器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05240921A true JPH05240921A (ja) | 1993-09-21 |
JP2962032B2 JP2962032B2 (ja) | 1999-10-12 |
Family
ID=13665734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4078576A Expired - Fee Related JP2962032B2 (ja) | 1992-02-28 | 1992-02-28 | アドレス・データ発生器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2962032B2 (ja) |
-
1992
- 1992-02-28 JP JP4078576A patent/JP2962032B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2962032B2 (ja) | 1999-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5938784A (en) | Linear feedback shift register, multiple input signature register, and built-in self test circuit using such registers | |
US4404519A (en) | Testing embedded arrays in large scale integrated circuits | |
US4701916A (en) | Digital integrated circuit with multi-mode register | |
US5239262A (en) | Integrated circuit chip with built-in self-test for logic fault detection | |
US5930271A (en) | Circuit testing apparatus for testing circuit device including functional block | |
US5485467A (en) | Versatile reconfigurable matrix based built-in self-test processor for minimizing fault grading | |
JP2823475B2 (ja) | テスト・パターン発生装置 | |
US5668819A (en) | Mask control device for LSI tester | |
EP0040219B1 (en) | Data processor having common monitoring and memory loading and checking means | |
US6647522B1 (en) | Semiconductor devices having multiple memories | |
JP2962032B2 (ja) | アドレス・データ発生器 | |
KR100364830B1 (ko) | 메모리테스트회로 | |
US7178077B2 (en) | Integrated circuit test apparatus | |
JPH06102327A (ja) | メモリ内蔵型半導体集積回路およびその論理設計方法 | |
KR100206124B1 (ko) | 자기테스트회로 | |
JP2001176300A (ja) | メモリ検査装置 | |
JP3525025B2 (ja) | 半導体メモリの検査方法および装置 | |
JPS604327A (ja) | デジタル・パタ−ン発生器 | |
KR100238932B1 (ko) | 다중비트 시험 패턴 발생기 | |
JP2868038B2 (ja) | 半導体集積回路装置のテスト回路 | |
GB2175097A (en) | Testing digital integrated circuits | |
JPH1183947A (ja) | Dcテスト用テスト回路およびdcテスト用テスト回路を用いたdcテスト方法 | |
JPS6144342B2 (ja) | ||
GB2175098A (en) | Testing digital integrated circuits | |
JPH0690266B2 (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990706 |
|
LAPS | Cancellation because of no payment of annual fees |