JPH05236059A - 無線伝送データ受信装置 - Google Patents
無線伝送データ受信装置Info
- Publication number
- JPH05236059A JPH05236059A JP4038071A JP3807192A JPH05236059A JP H05236059 A JPH05236059 A JP H05236059A JP 4038071 A JP4038071 A JP 4038071A JP 3807192 A JP3807192 A JP 3807192A JP H05236059 A JPH05236059 A JP H05236059A
- Authority
- JP
- Japan
- Prior art keywords
- data
- specific code
- reception
- serial
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Mobile Radio Communication Systems (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【目的】 端末側の特性変化等に起因する特定コードの
誤りあるいは受信タイミングの遅延等に対しても安定し
たデータの受信を可能とする。 【構成】 受信データD1 をシリアル/パラレル変換部
31によりパラレルデータに変換して出力する一方、シ
リアルデータD2 としても出力する。特定コード検出マ
トリクス32は上記パラレルデータを監視して特定コー
ドを検出し、検出信号D3 を発生する。他方、シリアル
データD2 は、書き込みクロック制御部34によりバッ
ファメモリ部33に蓄積され、一定データ量の蓄積がカ
ウンタ部35で検出された時点から読み出しクロック制
御部36により出力データD5として読み出される。受
信データのパラレル変換データに基づき特定コードを抽
出するため当該特定コードの多少の誤りに対しても続く
データの受信が可能となり、かつ受信データの書き込み
と読み出しを独立に行うため、データ着信タイミングの
ズレを効率的に吸収できる。
誤りあるいは受信タイミングの遅延等に対しても安定し
たデータの受信を可能とする。 【構成】 受信データD1 をシリアル/パラレル変換部
31によりパラレルデータに変換して出力する一方、シ
リアルデータD2 としても出力する。特定コード検出マ
トリクス32は上記パラレルデータを監視して特定コー
ドを検出し、検出信号D3 を発生する。他方、シリアル
データD2 は、書き込みクロック制御部34によりバッ
ファメモリ部33に蓄積され、一定データ量の蓄積がカ
ウンタ部35で検出された時点から読み出しクロック制
御部36により出力データD5として読み出される。受
信データのパラレル変換データに基づき特定コードを抽
出するため当該特定コードの多少の誤りに対しても続く
データの受信が可能となり、かつ受信データの書き込み
と読み出しを独立に行うため、データ着信タイミングの
ズレを効率的に吸収できる。
Description
【0001】
【産業上の利用分野】本発明は移動無線通信システムの
受信設備において、無線伝送回線を通じて送られてくる
特定コードで始まるデータを受信する無線伝送データ受
信装置に関する。
受信設備において、無線伝送回線を通じて送られてくる
特定コードで始まるデータを受信する無線伝送データ受
信装置に関する。
【0002】
【従来の技術】例えば、移動無線通信システムでは、無
線伝送回線を使用してデータ伝送を行うというシステム
の都合上、移動無線機の位置、場所あるいは時間等の変
化に伴う無線伝送回線の品質変動によってデータ伝送に
誤りを生じ易い傾向にある。
線伝送回線を使用してデータ伝送を行うというシステム
の都合上、移動無線機の位置、場所あるいは時間等の変
化に伴う無線伝送回線の品質変動によってデータ伝送に
誤りを生じ易い傾向にある。
【0003】このため、係る移動無線通信システムにお
いては、上記データ伝送の誤りに強い通信方式として、
データに特定コードを付加して送信すると共に、受信側
ではこの特定コードを検出してこれに続くデータを受信
する方式を採用したものが知られている。
いては、上記データ伝送の誤りに強い通信方式として、
データに特定コードを付加して送信すると共に、受信側
ではこの特定コードを検出してこれに続くデータを受信
する方式を採用したものが知られている。
【0004】この種の従来の移動無線通信システムにお
いて、特定コードで始まるデータを受信処理する装置と
しては、図5に示す如くの構成が一般的であった。同図
からも明かであるように、このデータ受信装置は、受信
機により復調された受信データをCPU2とシリアルデ
ータ入出力コントローラ(SIO)3を用いて処理する
ものである。
いて、特定コードで始まるデータを受信処理する装置と
しては、図5に示す如くの構成が一般的であった。同図
からも明かであるように、このデータ受信装置は、受信
機により復調された受信データをCPU2とシリアルデ
ータ入出力コントローラ(SIO)3を用いて処理する
ものである。
【0005】このデータ受信装置において、システム立
ち上げ時、CPU2からSIO3のレジスタ4に対して
受信時に検出すべき特定コードデータの書き込みを行
う。この場合、書き込めるデータは2バイトの1パター
ンのみに限られている。
ち上げ時、CPU2からSIO3のレジスタ4に対して
受信時に検出すべき特定コードデータの書き込みを行
う。この場合、書き込めるデータは2バイトの1パター
ンのみに限られている。
【0006】こうして検出すべき特定コードを登録した
後、受信データをシリアルデータとしてバッファ6に取
り込む。ここで、制御回路5はそのシリアルデータをレ
ジスタ4に予め登録している特定コードと比較し、上記
シリアルデータ中に特定コードに一致するデータが存在
すると認められた場合、上記シリアルデータ(受信デー
タ)をバッファ6から読み出し、これをバッファ7に転
送後、出力データとして送出する。このようにして、受
信データ中の特定データに誤りがなかった場合に、この
特定データに続くデータを正しく認識して受信すること
ができる。
後、受信データをシリアルデータとしてバッファ6に取
り込む。ここで、制御回路5はそのシリアルデータをレ
ジスタ4に予め登録している特定コードと比較し、上記
シリアルデータ中に特定コードに一致するデータが存在
すると認められた場合、上記シリアルデータ(受信デー
タ)をバッファ6から読み出し、これをバッファ7に転
送後、出力データとして送出する。このようにして、受
信データ中の特定データに誤りがなかった場合に、この
特定データに続くデータを正しく認識して受信すること
ができる。
【0007】ところが、この従来装置によれば、上記シ
リアルデータ中の特定コードに誤りがあった場合、上記
比較の結果、このシリアルデータとSIO3のレジスタ
4に記憶されている特定コードが一致せず、特定コード
とは判断されないことから、その後に続くデータをデー
タとして認識できず、必然的にそのデータを受信するこ
とができなかった。
リアルデータ中の特定コードに誤りがあった場合、上記
比較の結果、このシリアルデータとSIO3のレジスタ
4に記憶されている特定コードが一致せず、特定コード
とは判断されないことから、その後に続くデータをデー
タとして認識できず、必然的にそのデータを受信するこ
とができなかった。
【0008】こうした不都合を解消するための方法とし
て、例えば、CPU2でSIO3からのデータを連続し
て取り込み、これにソフト的な処理を加えることによっ
て、特定コードに多少の誤りが含まれている場合でもこ
れを特定コードと判断してデータ受信を確実ならしめる
ことも考えられる。
て、例えば、CPU2でSIO3からのデータを連続し
て取り込み、これにソフト的な処理を加えることによっ
て、特定コードに多少の誤りが含まれている場合でもこ
れを特定コードと判断してデータ受信を確実ならしめる
ことも考えられる。
【0009】しかしながら、この方法の場合には、受信
データ中の特定コード部分に対してビット誤りの許容範
囲を定め、その許容範囲内の誤りを含んだ特定コードの
全てのパターンデータに関して受信データとの比較を行
って特定コードを認識する必要があり、CPU2の処理
速度の面から実現困難であった。
データ中の特定コード部分に対してビット誤りの許容範
囲を定め、その許容範囲内の誤りを含んだ特定コードの
全てのパターンデータに関して受信データとの比較を行
って特定コードを認識する必要があり、CPU2の処理
速度の面から実現困難であった。
【0010】また、この種の無線伝送回線においては、
端末側の特性変化等によってデータ伝送速度の変動を生
じることが少なくない。ところが、こうした受信データ
速度の変動に対して、データ処理部側ではサンプリング
処理等に係るクロックスピードの変動がかなり小さく、
殆ど一定に維持される。
端末側の特性変化等によってデータ伝送速度の変動を生
じることが少なくない。ところが、こうした受信データ
速度の変動に対して、データ処理部側ではサンプリング
処理等に係るクロックスピードの変動がかなり小さく、
殆ど一定に維持される。
【0011】このため、この種の従来装置では、受信デ
ータ速度の変動が大きくなるとその受信データの正確な
受信処理に支障を来し、例えば、ビット数にして1ビッ
ト分の速度変動が生じた場合には、データ誤りとの判断
の基に一切のデータ受信を行うことができなかった。
ータ速度の変動が大きくなるとその受信データの正確な
受信処理に支障を来し、例えば、ビット数にして1ビッ
ト分の速度変動が生じた場合には、データ誤りとの判断
の基に一切のデータ受信を行うことができなかった。
【0012】こうしたデータ伝送速度の変動に伴うデー
タ誤りを回避すべく、例えば、CPU2においてソフト
ウェア的にリングバッファを構成し、データ速度変動を
吸収する方法も考えられるが、この方法も、上記同様に
CPU2の処理速度の面から実現に支障があった。
タ誤りを回避すべく、例えば、CPU2においてソフト
ウェア的にリングバッファを構成し、データ速度変動を
吸収する方法も考えられるが、この方法も、上記同様に
CPU2の処理速度の面から実現に支障があった。
【0013】
【発明が解決しようとする課題】このように、上記従来
のデータ受信装置では、復調データをSIOで特定コー
ドに割り込みをかけながらCPUで取り込むようにして
いたため、特定コードに誤りがあった場合、SIOで特
定コードに割り込みがかからず、CPUで取り込むこと
ができなかった。
のデータ受信装置では、復調データをSIOで特定コー
ドに割り込みをかけながらCPUで取り込むようにして
いたため、特定コードに誤りがあった場合、SIOで特
定コードに割り込みがかからず、CPUで取り込むこと
ができなかった。
【0014】このための対策として、特定コードにある
誤りの範囲を設定し、その誤りの範囲内で特定コードを
認識する方法があったが、この方法の場合、上記特定コ
ードをある誤りの範囲内で特定する処理に関してCPU
の負荷が過大傾向となり、特定コードの判断に必要なビ
ット数が長い場合にはそのCPUの処理速度が特定コー
ドの判断処理が追いつかず、実質的に特定コードの判断
ができないという問題点があった。
誤りの範囲を設定し、その誤りの範囲内で特定コードを
認識する方法があったが、この方法の場合、上記特定コ
ードをある誤りの範囲内で特定する処理に関してCPU
の負荷が過大傾向となり、特定コードの判断に必要なビ
ット数が長い場合にはそのCPUの処理速度が特定コー
ドの判断処理が追いつかず、実質的に特定コードの判断
ができないという問題点があった。
【0015】更に、従来装置では、端末側の特性変化で
受信データ速度が変動した場合に受信側においてその速
度変動を吸収することができず、データ受信処理時にデ
ータに誤りを作ってしまい、受信精度を低下させるとい
う問題点もあった。
受信データ速度が変動した場合に受信側においてその速
度変動を吸収することができず、データ受信処理時にデ
ータに誤りを作ってしまい、受信精度を低下させるとい
う問題点もあった。
【0016】本発明はこの問題点を除去し、特定コード
に誤りがある場合も、その誤りがある範囲内の時にはこ
れを特定コードと認識して確実なデータ受信を行うこと
ができ、かつ端末側の特性変化等に起因するデータ伝送
速度の変動に対しても受信側でその速度変動を効果的に
吸収しつつ安定した受信動作を行うことのできる無線伝
送データ受信装置を提供することを目的とする。
に誤りがある場合も、その誤りがある範囲内の時にはこ
れを特定コードと認識して確実なデータ受信を行うこと
ができ、かつ端末側の特性変化等に起因するデータ伝送
速度の変動に対しても受信側でその速度変動を効果的に
吸収しつつ安定した受信動作を行うことのできる無線伝
送データ受信装置を提供することを目的とする。
【0017】
【課題を解決するための手段】本発明は、無線伝送回線
上を伝送される特定コードで始まるデータを受信する無
線伝送データ受信装置において、受信後の復調データを
シリアル/パラレル変換して出力すると共に、他方、シ
リアルデータとしても出力するシリアル/パラレル変換
手段と、前記シリアル/パラレル変換出力データと予め
設定されているコードデータとをパラレルに比較して特
定コードを検出する特定コード検出手段と、前記シリア
ルデータを受信出力データとして一時的に保持する際、
該受信出力データの書き込みと読み出しが独立に制御さ
れる受信出力データ記憶手段とを具備することを特徴と
するものである。
上を伝送される特定コードで始まるデータを受信する無
線伝送データ受信装置において、受信後の復調データを
シリアル/パラレル変換して出力すると共に、他方、シ
リアルデータとしても出力するシリアル/パラレル変換
手段と、前記シリアル/パラレル変換出力データと予め
設定されているコードデータとをパラレルに比較して特
定コードを検出する特定コード検出手段と、前記シリア
ルデータを受信出力データとして一時的に保持する際、
該受信出力データの書き込みと読み出しが独立に制御さ
れる受信出力データ記憶手段とを具備することを特徴と
するものである。
【0018】
【作用】本発明では、受信後の復調データをシリアル/
パラレル変換手段によりパラレルデータに変換した後、
当該パラレルデータと予め設定したコードデータとをパ
ラレルに比較し、その結果に基づき特定コードを認識す
るようにしている。
パラレル変換手段によりパラレルデータに変換した後、
当該パラレルデータと予め設定したコードデータとをパ
ラレルに比較し、その結果に基づき特定コードを認識す
るようにしている。
【0019】このような処理によれば、検出すべき特定
コードの比較対象となるコードデータを数ビット単位で
区切って管理でき、かつ比較のためのどのビットを有効
ならしめるかを容易に指定できる。従って、本発明で
は、特定コードの判断に必要なビット数が変動した場合
にもその検出に対して容易に対処でき、しかも、その時
の比較対象コードデータの有効ビットの設定如何によっ
て、特定コードをある誤りの範囲内で正しく認識して、
これに続くデータの受信の確実性を高めることができ
る。
コードの比較対象となるコードデータを数ビット単位で
区切って管理でき、かつ比較のためのどのビットを有効
ならしめるかを容易に指定できる。従って、本発明で
は、特定コードの判断に必要なビット数が変動した場合
にもその検出に対して容易に対処でき、しかも、その時
の比較対象コードデータの有効ビットの設定如何によっ
て、特定コードをある誤りの範囲内で正しく認識して、
これに続くデータの受信の確実性を高めることができ
る。
【0020】また、本発明では、上記復調データをシリ
アル/パラレル変換手段を経てそのままシリアルデータ
としても出力し、このシリアルデータを、更に、書き込
みと読み出しを独立して制御可能な受信出力データ記憶
手段を介して出力するようにしている。この受信出力デ
ータ記憶手段としては、例えば、FIFOメモリを用い
ることができ、そのバッファ機能を利用することで、デ
ータ伝送速度に変動を来す状況下においてもその速度変
動を効率的に吸収でき、これにより安定した受信動作を
維持できる。
アル/パラレル変換手段を経てそのままシリアルデータ
としても出力し、このシリアルデータを、更に、書き込
みと読み出しを独立して制御可能な受信出力データ記憶
手段を介して出力するようにしている。この受信出力デ
ータ記憶手段としては、例えば、FIFOメモリを用い
ることができ、そのバッファ機能を利用することで、デ
ータ伝送速度に変動を来す状況下においてもその速度変
動を効率的に吸収でき、これにより安定した受信動作を
維持できる。
【0021】
【実施例】以下、本発明の実施例を添付図面に基づいて
詳細に説明する。図1は本発明に係るデータ受信装置の
概略構成を示すブロック図である。このデータ受信装置
10は、送受信部とのインタフェースを司るインタフェ
ース部20、特定コードの認識とこれに続くデータの受
信処理を行う特定コード検出処理部30、装置全体の動
作を制御する制御部40とを具備して構成される。
詳細に説明する。図1は本発明に係るデータ受信装置の
概略構成を示すブロック図である。このデータ受信装置
10は、送受信部とのインタフェースを司るインタフェ
ース部20、特定コードの認識とこれに続くデータの受
信処理を行う特定コード検出処理部30、装置全体の動
作を制御する制御部40とを具備して構成される。
【0022】このうち、特定コード検出処理部30の詳
細構成は図2に示されており、シリアル/パラレル変換
部31、特定コード検出マトリクス32、バッファメモ
リ部33、書き込みクロック制御部34、カウンタ部3
5、読み出しクロック制御部36から成っている。
細構成は図2に示されており、シリアル/パラレル変換
部31、特定コード検出マトリクス32、バッファメモ
リ部33、書き込みクロック制御部34、カウンタ部3
5、読み出しクロック制御部36から成っている。
【0023】このデータ受信装置10において、特定コ
ード検出処理部30(図2参照)は無線伝送回線から到
来する図3に示すような形式のデータを対象としてその
受信処理を行う。図3からも明かなように、この種のデ
ータ受信装置10で扱われるデータは、特定コード(B
S及びFS部分)とそれに続くデータとで構成されるも
のである。以下、この特定コード検出処理部30におけ
るデータ受信処理動作を図4に示すタイミングチャート
を参照して詳述する。
ード検出処理部30(図2参照)は無線伝送回線から到
来する図3に示すような形式のデータを対象としてその
受信処理を行う。図3からも明かなように、この種のデ
ータ受信装置10で扱われるデータは、特定コード(B
S及びFS部分)とそれに続くデータとで構成されるも
のである。以下、この特定コード検出処理部30におけ
るデータ受信処理動作を図4に示すタイミングチャート
を参照して詳述する。
【0024】まず、図示しない受信機で復調された受信
データD1 〔図4(a)参照〕はシリアル/パラレル変
換部31に入力される。シリアル/パラレル変換部31
は上記入力データD1 に関してその中の特定コードの判
断に必要なビット数分を常にパラレルデータに変換して
おり、この変換出力を特定コード検出マトリクス32に
入力する。これと同時に、シリアル/パラレル変換部3
1は入力データD1 をそのままシリアルデータD2 〔図
4(b)参照〕としても出力する。
データD1 〔図4(a)参照〕はシリアル/パラレル変
換部31に入力される。シリアル/パラレル変換部31
は上記入力データD1 に関してその中の特定コードの判
断に必要なビット数分を常にパラレルデータに変換して
おり、この変換出力を特定コード検出マトリクス32に
入力する。これと同時に、シリアル/パラレル変換部3
1は入力データD1 をそのままシリアルデータD2 〔図
4(b)参照〕としても出力する。
【0025】上述した特定コード検出マトリクス32は
ROM等で構成されており、シリアル/パラレル変換部
31から受信データD1 内の特定コードの判断に必要な
ビット数分のパラレルデータの入力があった場合、この
パラレルデータを上記ROM等のデータテーブルに予め
格納してあるデータと比較する。そして、この比較の結
果、上記パラレルデータが「特定コード」と一致すると
認められた場合に特定コード検出信号D3 〔図4(c)
参照〕を出力する。
ROM等で構成されており、シリアル/パラレル変換部
31から受信データD1 内の特定コードの判断に必要な
ビット数分のパラレルデータの入力があった場合、この
パラレルデータを上記ROM等のデータテーブルに予め
格納してあるデータと比較する。そして、この比較の結
果、上記パラレルデータが「特定コード」と一致すると
認められた場合に特定コード検出信号D3 〔図4(c)
参照〕を出力する。
【0026】書き込みクロック制御部34は、特定コー
ド検出マトリクス32から特定コード検出信号D3 が入
力された時だけ書き込みクロックCK1 〔図4(d)参
照〕の出力を止め、その後はまた書き込みクロックCK1
を出力し続ける。ここで、クロックの波形の加工等は一
切行わない。
ド検出マトリクス32から特定コード検出信号D3 が入
力された時だけ書き込みクロックCK1 〔図4(d)参
照〕の出力を止め、その後はまた書き込みクロックCK1
を出力し続ける。ここで、クロックの波形の加工等は一
切行わない。
【0027】係る書き込みクロック制御部34の制御に
対し、シリアル/パラレル変換部31から出力されるシ
リアルデータD2 は、書き込みクロックCK1 が入力され
ている場合にのみバッファメモリ部33のメモリに書き
込まれる。ここで、バッファメモリ部33は特定コード
検出マトリクス32から特定コード検出信号D3 の入力
があった時にそのメモリ内容がリセットされ、初期状態
となる。これによって、例えば、上記特定コード検出信
号D3 が入力した後、所定の時間間隔だけ上記書き込み
クロックCK1 の出力を止めることによって、バッファメ
モリ部33のメモリ内には、上記シリアルデータD2 の
うちの特定コード部分を除いたデータD2 ′〔図4
(e)参照〕部分のみを蓄積することができる。
対し、シリアル/パラレル変換部31から出力されるシ
リアルデータD2 は、書き込みクロックCK1 が入力され
ている場合にのみバッファメモリ部33のメモリに書き
込まれる。ここで、バッファメモリ部33は特定コード
検出マトリクス32から特定コード検出信号D3 の入力
があった時にそのメモリ内容がリセットされ、初期状態
となる。これによって、例えば、上記特定コード検出信
号D3 が入力した後、所定の時間間隔だけ上記書き込み
クロックCK1 の出力を止めることによって、バッファメ
モリ部33のメモリ内には、上記シリアルデータD2 の
うちの特定コード部分を除いたデータD2 ′〔図4
(e)参照〕部分のみを蓄積することができる。
【0028】また、この特定コード検出処理部30で
は、バッファメモリ部33としてはFIFO(ファース
トインファーストアウト)メモリ等が用いられており、
このメモリに対する上記データD2 ′の書き込みと読み
出しが別々に制御できるようになっている。
は、バッファメモリ部33としてはFIFO(ファース
トインファーストアウト)メモリ等が用いられており、
このメモリに対する上記データD2 ′の書き込みと読み
出しが別々に制御できるようになっている。
【0029】すなわち、上記バッファメモリ部33に対
するデータD2 ′の書き込みに際して、カウンタ部35
ではその書き込み回数をカウントし、バッファメモリ部
33のデータ蓄積量がどの程度に達したかを監視してい
る。ここで、カウンタ部35は、例えば、バッファメモ
リ部33のメモリ半分の容量までデータD2 ′が蓄積さ
れたことを検出した時、読み出しクロック制御部36に
対してハーフフル検出信号D4 〔図4(f)参照〕を出
力する。
するデータD2 ′の書き込みに際して、カウンタ部35
ではその書き込み回数をカウントし、バッファメモリ部
33のデータ蓄積量がどの程度に達したかを監視してい
る。ここで、カウンタ部35は、例えば、バッファメモ
リ部33のメモリ半分の容量までデータD2 ′が蓄積さ
れたことを検出した時、読み出しクロック制御部36に
対してハーフフル検出信号D4 〔図4(f)参照〕を出
力する。
【0030】読み出しクロック制御部36は、カウンタ
部35からハーフフル信号D4 が入力すると、読み出し
クロックCK2 〔図4(g)参照〕の出力を開始する。な
お、この読み出しクロック制御部36は、特定コード検
出信号D3 が入力してから次にカウンタ35よりハーフ
フル検出信号D4 が入力されるまでの間は読み出しクロ
ックCK2 の出力を止める。ここでも、クロックの波形の
加工等は行わない。
部35からハーフフル信号D4 が入力すると、読み出し
クロックCK2 〔図4(g)参照〕の出力を開始する。な
お、この読み出しクロック制御部36は、特定コード検
出信号D3 が入力してから次にカウンタ35よりハーフ
フル検出信号D4 が入力されるまでの間は読み出しクロ
ックCK2 の出力を止める。ここでも、クロックの波形の
加工等は行わない。
【0031】係る読み出しクロック制御部36の制御に
対し、バッファメモリ部33では、読み出しクロック制
御部36から読み出しクロックCK2 が入力されている
間、そのメモリ内容の読み出しを行い、これを出力デー
タD5 〔図4(h)参照〕として出力するように動作す
る。
対し、バッファメモリ部33では、読み出しクロック制
御部36から読み出しクロックCK2 が入力されている
間、そのメモリ内容の読み出しを行い、これを出力デー
タD5 〔図4(h)参照〕として出力するように動作す
る。
【0032】以上の如く、本発明のデータ受信処理にお
いては、書き込みクロック制御部34及び読み出しクロ
ック制御部36の制御の基に、バッファメモリ部33に
対してデータD2 ′の書き込みが開始された後〔図4
(e)参照〕、時間tの経過後に、その蓄積済みデータ
D2 ′の出力データD5 としての読み出しが開始される
ことになる。
いては、書き込みクロック制御部34及び読み出しクロ
ック制御部36の制御の基に、バッファメモリ部33に
対してデータD2 ′の書き込みが開始された後〔図4
(e)参照〕、時間tの経過後に、その蓄積済みデータ
D2 ′の出力データD5 としての読み出しが開始される
ことになる。
【0033】このように本発明では、シリアル/パラレ
ル変換部31が特定コードの判断に必要なビット数分の
パラレルデータを常に変換する一方、特定コード検出マ
トリクス32はその特定コードの判断に必要なビット数
分のパラレルデータを数バイト毎に区切ってその部分毎
に一致するかどうかを判断する処理を行っている。
ル変換部31が特定コードの判断に必要なビット数分の
パラレルデータを常に変換する一方、特定コード検出マ
トリクス32はその特定コードの判断に必要なビット数
分のパラレルデータを数バイト毎に区切ってその部分毎
に一致するかどうかを判断する処理を行っている。
【0034】このため、本発明では、特定コードの判断
に必要なビット数が変わっても、シリアル/パラレル変
換部31の出力及び特定コード検出マトリクス32の入
力を上記特定コードの判断に必要なビット数に合わせて
増減することが容易となり、処理速度がそれほど変わら
ないまま、特定コードの判断に必要なビット数が少しぐ
らい多くてもその検出に簡単に対処できる。
に必要なビット数が変わっても、シリアル/パラレル変
換部31の出力及び特定コード検出マトリクス32の入
力を上記特定コードの判断に必要なビット数に合わせて
増減することが容易となり、処理速度がそれほど変わら
ないまま、特定コードの判断に必要なビット数が少しぐ
らい多くてもその検出に簡単に対処できる。
【0035】また、本発明のように、受信データをパラ
レルデータに変換した後に検出マトリクスにより特定デ
ータの認識を行う方式によれば、単に特定データを正確
に検出するというだけでなく、この特定データをあるデ
ータ誤りの範囲内で検出するといった処理も可能とな
る。このような処理は、例えば、その検出に足るデータ
誤りの許容範囲を特定コード検出マトリクス32内の比
較対象データとして設定しておくことで実現でき、無線
伝送回線の品質等に応じた汎用性の高いシステムの構築
に有用である。
レルデータに変換した後に検出マトリクスにより特定デ
ータの認識を行う方式によれば、単に特定データを正確
に検出するというだけでなく、この特定データをあるデ
ータ誤りの範囲内で検出するといった処理も可能とな
る。このような処理は、例えば、その検出に足るデータ
誤りの許容範囲を特定コード検出マトリクス32内の比
較対象データとして設定しておくことで実現でき、無線
伝送回線の品質等に応じた汎用性の高いシステムの構築
に有用である。
【0036】また、本発明において、バッファメモリ部
33で使用しているメモリはデータの書き込みと読み出
しを別々の速度で行えるものである。このため、受信デ
ータ速度が変動して受信データに同期している書き込み
クロックCK1 が変動しても、メモリ読み出しクロックCK
2 を一定の速度にしてデータを読み出すことができ、受
信データ速度の変動を効率よく吸収しながら、受信精度
を大幅に向上させることができる。
33で使用しているメモリはデータの書き込みと読み出
しを別々の速度で行えるものである。このため、受信デ
ータ速度が変動して受信データに同期している書き込み
クロックCK1 が変動しても、メモリ読み出しクロックCK
2 を一定の速度にしてデータを読み出すことができ、受
信データ速度の変動を効率よく吸収しながら、受信精度
を大幅に向上させることができる。
【0037】
【発明の効果】以上説明したように、本発明の無線伝送
データ受信装置によれば、特定コードで始まるデータの
受信に際し、受信後の復調データをパラレルデータに変
換して特定コードの検出を行うと共に、当該特定コード
に続くデータを一時的に保持するために、当該データの
書き込みと読み出しを独立に制御できるメモリを用いる
ようにしたため、特定コードが正確に受信された場合は
勿論、特定コードに多少の誤りがある場合やその判断に
要するビット数が多い場合においても当該特定コードを
正しく検出してそれに続くデータの受信の確実性を高め
ることができ、しかも上記メモリのバッファ機能によっ
て、受信データ速度に変動がある場合でもその変動を吸
収しながら安定したデータ受信を行うことができる。
データ受信装置によれば、特定コードで始まるデータの
受信に際し、受信後の復調データをパラレルデータに変
換して特定コードの検出を行うと共に、当該特定コード
に続くデータを一時的に保持するために、当該データの
書き込みと読み出しを独立に制御できるメモリを用いる
ようにしたため、特定コードが正確に受信された場合は
勿論、特定コードに多少の誤りがある場合やその判断に
要するビット数が多い場合においても当該特定コードを
正しく検出してそれに続くデータの受信の確実性を高め
ることができ、しかも上記メモリのバッファ機能によっ
て、受信データ速度に変動がある場合でもその変動を吸
収しながら安定したデータ受信を行うことができる。
【図1】本発明に係るデータ受信装置の概略構成を示す
ブロック図。
ブロック図。
【図2】本発明に係るデータ受信装置の特定コード検出
処理部の詳細構成を示すブロック図。
処理部の詳細構成を示すブロック図。
【図3】本発明に係るデータ受信装置で扱われるデータ
の一例を示す図。
の一例を示す図。
【図4】本発明に係る特定コード検出処理部の受信処理
時における各データを示すタイミングチャート。
時における各データを示すタイミングチャート。
【図5】この種の従来のデータ受信装置の概略構成を示
すブロック図。
すブロック図。
1 メモリ 2 CPU(中央処理装置) 3 データ受信処理部 4 レジスタ 5 制御回路 6,7 バッファ 8 内部バス 10 監視制御装置 20 インタフェース部 30 特定コード検出処理部 31 シリアル/パラレル変換部 32 特定コード検出マトリクス 33 バッファメモリ部 34 書き込みクロック制御部 35 カウンタ部 36 読み出しクロック制御部 40 制御部
Claims (3)
- 【請求項1】 無線伝送回線上を伝送される特定コード
で始まるデータを受信する無線伝送データ受信装置にお
いて、 受信後の復調データをシリアル/パラレル変換して出力
すると共に、他方、シリアルデータとしても出力するシ
リアル/パラレル変換手段と、 前記シリアル/パラレル変換出力データと予め設定され
ているコードデータとをパラレルに比較して特定コード
を検出する特定コード検出手段と、 前記シリアルデータを受信出力データとして一時的に保
持する際、該受信出力データの書き込みと読み出しが独
立に制御される受信出力データ記憶手段とを具備するこ
とを特徴とする無線伝送データ受信装置。 - 【請求項2】 特定コード検出手段は、検出すべき特定
コードに関する比較コードデータのビット数を任意に変
更可能に構成されることを特徴とする請求項1記載の無
線伝送データ受信装置。 - 【請求項3】 特定コード検出手段は、検出すべき特定
コードに関する比較コードデータ中の比較に有効なビッ
トを任意に設定可能に構成されることを特徴とする請求
項1または2記載の無線伝送データ受信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4038071A JPH05236059A (ja) | 1992-02-25 | 1992-02-25 | 無線伝送データ受信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4038071A JPH05236059A (ja) | 1992-02-25 | 1992-02-25 | 無線伝送データ受信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05236059A true JPH05236059A (ja) | 1993-09-10 |
Family
ID=12515261
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4038071A Pending JPH05236059A (ja) | 1992-02-25 | 1992-02-25 | 無線伝送データ受信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05236059A (ja) |
-
1992
- 1992-02-25 JP JP4038071A patent/JPH05236059A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7619560B2 (en) | GPS processing arrangement | |
US4761800A (en) | Method and apparatus for detecting a rate of data transmission | |
JP2641999B2 (ja) | データ・フォーマット検出回路 | |
US7321615B2 (en) | At-command analyzing method | |
JPH05265943A (ja) | シリアルデータ転送装置 | |
JPH05236059A (ja) | 無線伝送データ受信装置 | |
US20070008414A1 (en) | Serial camera interface | |
US8166340B2 (en) | Apparatus and method for testing a communication circuit | |
KR100249171B1 (ko) | 비동기식 데이터 송수신 장치의 에러 검출 방법 | |
JP3602233B2 (ja) | Atコマンド解析装置 | |
JP2523874B2 (ja) | 非同期式シリアルデ―タ伝送装置 | |
JP4049309B2 (ja) | ロジック・アナライザ | |
JPH08287003A (ja) | Dmaコントローラ | |
JP3300016B2 (ja) | 通信インターフェイス及び記録装置及び通信制御方法 | |
JP2759984B2 (ja) | 信号転送装置 | |
JP2953878B2 (ja) | データ転送システム | |
US6944560B2 (en) | Method for eliminating noise signals in radio signal receiving devices | |
JPH10222346A (ja) | 情報処理装置 | |
JP3548943B2 (ja) | 割り込み制御方法 | |
JP2630077B2 (ja) | クロック同期式シリアルインターフェース | |
JPH04336724A (ja) | シリアル受信装置 | |
JP2001045096A (ja) | 調歩同期通信の受信方法および受信装置 | |
CN117880158A (zh) | 一种物联网通信设备串行通信协议测试方法和装置 | |
JP3120594B2 (ja) | 同期信号検出装置 | |
JPS62269539A (ja) | 通信制御装置 |