JPH0249599B2 - - Google Patents
Info
- Publication number
- JPH0249599B2 JPH0249599B2 JP57149167A JP14916782A JPH0249599B2 JP H0249599 B2 JPH0249599 B2 JP H0249599B2 JP 57149167 A JP57149167 A JP 57149167A JP 14916782 A JP14916782 A JP 14916782A JP H0249599 B2 JPH0249599 B2 JP H0249599B2
- Authority
- JP
- Japan
- Prior art keywords
- state change
- interrupt
- data
- processing device
- status
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012545 processing Methods 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 15
- 238000013480 data collection Methods 0.000 claims description 10
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 1
- 238000001514 detection method Methods 0.000 description 36
- 238000010586 diagram Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Selective Calling Equipment (AREA)
- Small-Scale Networks (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
Description
【発明の詳細な説明】
本発明は、プロセス等の入力の状態変化データ
を収集するための、状態変化データ収集方法に関
するものである。
を収集するための、状態変化データ収集方法に関
するものである。
プラントの遠方監視制御システム等では、プロ
セス量の状態変化（以下状変と略称する）を子局
でとりこんでこれを収集し、親局へ転送してその
処理及び監視制御が行われる。
セス量の状態変化（以下状変と略称する）を子局
でとりこんでこれを収集し、親局へ転送してその
処理及び監視制御が行われる。
このようなシステムに於る状変データ収集装置
の一例が第１図に示されている。同図に於て、処
理装置１と複数の状変検出入力カード５がアドレ
スバス２、データバス３、データ読出信号４を介
して接続されており、状変検出入力カード５は、
アドレスコンパレータ６１，６２、状変データメ
モリ７、状変入力ステイタスレジスタ８、及び入
力データ１０の状変を検出するための状変検出回
路９から構成されている。そして、入力データ１
０の状変が生じると、状変検出回路９がこれを検
出し、状変が生じたことを示す信号が状変ステイ
タスレジスタ８にセツトされ、かつその時の入力
データが状変データメモリ７にセツトされる。
の一例が第１図に示されている。同図に於て、処
理装置１と複数の状変検出入力カード５がアドレ
スバス２、データバス３、データ読出信号４を介
して接続されており、状変検出入力カード５は、
アドレスコンパレータ６１，６２、状変データメ
モリ７、状変入力ステイタスレジスタ８、及び入
力データ１０の状変を検出するための状変検出回
路９から構成されている。そして、入力データ１
０の状変が生じると、状変検出回路９がこれを検
出し、状変が生じたことを示す信号が状変ステイ
タスレジスタ８にセツトされ、かつその時の入力
データが状変データメモリ７にセツトされる。
第２図は、この状変データの収集方法を示すも
ので、処理装置１からアドレスバス２を介して送
出されたアドレスが、状変検出入力カード５内の
コンパレータ６１で検出されることにより、状変
ステイタスレジスタ８の読出しSRが、各カード
５に対し順次行われ、状変の有無が処理装置１に
よりチエツクされる。あるカード５で状変と判定
された時には、そのカード内の状変データメモリ
７から状変データを読み出すよう、信号線４によ
りコンパレータ６２が作動状態とされ、送られて
きたアドレスにより状変データメモリ７が駆動さ
れる。第２図ではカード＃１は状変無Ｎ、カード
＃Ｎが状変有Ｙでその時のデータＤが読み出され
る時の様子を示している。
ので、処理装置１からアドレスバス２を介して送
出されたアドレスが、状変検出入力カード５内の
コンパレータ６１で検出されることにより、状変
ステイタスレジスタ８の読出しSRが、各カード
５に対し順次行われ、状変の有無が処理装置１に
よりチエツクされる。あるカード５で状変と判定
された時には、そのカード内の状変データメモリ
７から状変データを読み出すよう、信号線４によ
りコンパレータ６２が作動状態とされ、送られて
きたアドレスにより状変データメモリ７が駆動さ
れる。第２図ではカード＃１は状変無Ｎ、カード
＃Ｎが状変有Ｙでその時のデータＤが読み出され
る時の様子を示している。
この方法は、カード５から処理装置１へ割込み
をかける方法ではなく、処理装置１から周期的に
各カードを走査するものである。従つて各カード
の状変はある周期で読み出せるが、状変検出入力
カード５がＮ枚あるとすると、各状変検出入力カ
ード５の状変ステイタスレジスタ８の読み出し、
及び状変有無の判断に、処理装置１はT1×Ｎ時
間かかることになり、Ｎが大きくなると処理装置
１の定常負荷が増大し、状変有時の状変データの
読み出し周期が遅くなる。即ち、状変に対する時
間分解能が悪くなるという欠点がある。
をかける方法ではなく、処理装置１から周期的に
各カードを走査するものである。従つて各カード
の状変はある周期で読み出せるが、状変検出入力
カード５がＮ枚あるとすると、各状変検出入力カ
ード５の状変ステイタスレジスタ８の読み出し、
及び状変有無の判断に、処理装置１はT1×Ｎ時
間かかることになり、Ｎが大きくなると処理装置
１の定常負荷が増大し、状変有時の状変データの
読み出し周期が遅くなる。即ち、状変に対する時
間分解能が悪くなるという欠点がある。
一方、第３図は、各カードから処理装置への割
込を用いた状変データ収集装置例を示すもので、
割込機能付処理装置１Ａと割込付状変検出入力カ
ード５Ａを、アドレスバス２、データバス３、デ
ータ読出信号４の他に割込信号１１、割込センス
信号１２を介して接続することにより構成されて
いる。状変検出入力カード５Ａは、アドレスバス
２に接続される状変データメモリ７用のアドレス
コンパレータ６２、データバス３に接続される状
変データメモリ７、及び状変検出回路９の他に、
割込用SRフリツプフロツプ１３、及びアドレス
データ設定回路１４を有している。
込を用いた状変データ収集装置例を示すもので、
割込機能付処理装置１Ａと割込付状変検出入力カ
ード５Ａを、アドレスバス２、データバス３、デ
ータ読出信号４の他に割込信号１１、割込センス
信号１２を介して接続することにより構成されて
いる。状変検出入力カード５Ａは、アドレスバス
２に接続される状変データメモリ７用のアドレス
コンパレータ６２、データバス３に接続される状
変データメモリ７、及び状変検出回路９の他に、
割込用SRフリツプフロツプ１３、及びアドレス
データ設定回路１４を有している。
この装置に於る集収方法を第４図により説明す
る。まず、入力データ１０の状変を状変検出回路
９が検出すると、SRフリツプフロツプ１３がセ
ツトされ、処理装置１Ａに割込信号１１が出力さ
れる。例えば状変検出入力カード＃１で入力デー
タ１０の状変が発生すると、割込信号１１が処理
装置１Ａに出力され、処理装置１Ａは割込センス
信号１２を全カードへ出力して、どの状変検出カ
ード５から割込があつたかをしらべる。状変検出
入力カード５はこの信号１２を受付ると、割込を
発したもののみデータバス３に設定されたアドレ
スデータADRを乗せ、処理装置１Ａはこのアド
レスデータADRを認識して読出し信号４を出力
し、状変データＤを読出す。
る。まず、入力データ１０の状変を状変検出回路
９が検出すると、SRフリツプフロツプ１３がセ
ツトされ、処理装置１Ａに割込信号１１が出力さ
れる。例えば状変検出入力カード＃１で入力デー
タ１０の状変が発生すると、割込信号１１が処理
装置１Ａに出力され、処理装置１Ａは割込センス
信号１２を全カードへ出力して、どの状変検出カ
ード５から割込があつたかをしらべる。状変検出
入力カード５はこの信号１２を受付ると、割込を
発したもののみデータバス３に設定されたアドレ
スデータADRを乗せ、処理装置１Ａはこのアド
レスデータADRを認識して読出し信号４を出力
し、状変データＤを読出す。
この方法では、割込をセンスするための時間
T3と状変データ読出の時間T2が、１状変時にお
ける処理装置１Ａの負荷となり、状変の発生頻度
が少なければ第１図の方法よりも処理装置の負荷
は大幅に減少する。しかし同一状変検出入力カー
ド５で複数の入力データ１０の状変がシーケンシ
ヤルに発生すると、T2＋T3という時間が状変数
だけ発生し、ピーク負荷が増大し、状変に対する
時間分解能を悪くするという欠点がある。
T3と状変データ読出の時間T2が、１状変時にお
ける処理装置１Ａの負荷となり、状変の発生頻度
が少なければ第１図の方法よりも処理装置の負荷
は大幅に減少する。しかし同一状変検出入力カー
ド５で複数の入力データ１０の状変がシーケンシ
ヤルに発生すると、T2＋T3という時間が状変数
だけ発生し、ピーク負荷が増大し、状変に対する
時間分解能を悪くするという欠点がある。
本発明の目的は、上記した従来方法の欠点をな
くし、状変検出入力カードの枚数が増加した時に
も処理装置の負荷の増大が少なく、状変に対する
時間分解能を所要の精度に保つことのできる状変
データ収集方法を提供することにある。
くし、状変検出入力カードの枚数が増加した時に
も処理装置の負荷の増大が少なく、状変に対する
時間分解能を所要の精度に保つことのできる状変
データ収集方法を提供することにある。
上記の目的を達成するために、本発明に於て
は、状変に対する時間分解能はシステム仕様で定
められており、この分解能があれば十分である、
という点に着目し、各状変検出入力カードで検出
される状変に対して、所要の分解能が確保される
ように、処理装置への割込が許可される時間をサ
イクリツクに定めてれおき、この許可された時間
に状変が発生した時だけ割込を処理装置にかけら
れるようにしたことを特徴とするものである。
は、状変に対する時間分解能はシステム仕様で定
められており、この分解能があれば十分である、
という点に着目し、各状変検出入力カードで検出
される状変に対して、所要の分解能が確保される
ように、処理装置への割込が許可される時間をサ
イクリツクに定めてれおき、この許可された時間
に状変が発生した時だけ割込を処理装置にかけら
れるようにしたことを特徴とするものである。
以下本発明を第５図〜第７図を用いて詳細に説
明する。第５図は本発明の一実施例を示すもの
で、基本的な構成は第３図のものと同様である
が、処理装置１Ｂから状変検出入力カード５Ｂへ
割込エネーブル信号１５を接続し、又状変検出入
力カード５Ｂ内に、割込エネーブル信号１５がオ
ンの時のみ割込用SRフリツプフロツプ１３の出
力をエネーブルとするアンドゲート１６が追加さ
れている。従つて入力データ１０の状変を状変検
出回路９が検出してSRフリツプフロツプ１３を
セツトしても、割込エネーブル信号１５が出力さ
れるまではアンドゲート１６で押えられるため処
理装置１Ｂに割込をかけることができない、とい
う構成となつている。
明する。第５図は本発明の一実施例を示すもの
で、基本的な構成は第３図のものと同様である
が、処理装置１Ｂから状変検出入力カード５Ｂへ
割込エネーブル信号１５を接続し、又状変検出入
力カード５Ｂ内に、割込エネーブル信号１５がオ
ンの時のみ割込用SRフリツプフロツプ１３の出
力をエネーブルとするアンドゲート１６が追加さ
れている。従つて入力データ１０の状変を状変検
出回路９が検出してSRフリツプフロツプ１３を
セツトしても、割込エネーブル信号１５が出力さ
れるまではアンドゲート１６で押えられるため処
理装置１Ｂに割込をかけることができない、とい
う構成となつている。
第６図は状変検出カード５Ｂの更に詳細な実施
例を示すもので、入力データ１０は１カードに対
して実際には複数個あり、状変検出回路９も複数
個あつて、入力データ１０の立上り、立下りから
状変を検出する。これらの出力はオアゲート１８
でまとめられ、SRフリツプフロツプ１３のセツ
トを行う。一方入力データ１０を格納する状変デ
ータメモリ７は、複数個のDTフリツプフロツプ
１７とアンドゲート２２より成つており、アドレ
スバス２（本実施例では４本）からの入力がアド
レスコンパレータ６２に予めセツトされた値と一
致し、かつデータ読出信号４がオンの時にコンパ
レータ６２からの出力によりアンドゲート２２が
開かれて、DTフリツプフロツプ１７の内容がデ
ータバス３へ送出される。
例を示すもので、入力データ１０は１カードに対
して実際には複数個あり、状変検出回路９も複数
個あつて、入力データ１０の立上り、立下りから
状変を検出する。これらの出力はオアゲート１８
でまとめられ、SRフリツプフロツプ１３のセツ
トを行う。一方入力データ１０を格納する状変デ
ータメモリ７は、複数個のDTフリツプフロツプ
１７とアンドゲート２２より成つており、アドレ
スバス２（本実施例では４本）からの入力がアド
レスコンパレータ６２に予めセツトされた値と一
致し、かつデータ読出信号４がオンの時にコンパ
レータ６２からの出力によりアンドゲート２２が
開かれて、DTフリツプフロツプ１７の内容がデ
ータバス３へ送出される。
割込エネーブル信号１５は周波数デバイダ１９
で分周され、後縁微分回路２１を経て割込エネー
ブル用のSRフリツプフロツプ２３へ入力される。
割込センス信号１２は、割込エネーブル用SRフ
リツプフロツプ２３のリセツト、後縁微分回路２
４を介しての割込用SRフリツプフロツプ１３の
リセツトを行い、更に割込アドレスデータ認定回
路１４内のアンドゲート２５へ入力される。割込
用及び割込エネーブル用のSRフリツプフロツプ
１３及び２３の出力がアントゲート１６を介して
割込信号１１となる。アントゲート２５は、割込
用SRフリツプフロツプ１３がセツトされ、かつ
割込センス信号１２がオンの時、データバス３の
該当個所にワイヤードオア２０されて出力され
る。この該当個所というのはアドレスコンパレー
タ６２のコンパレート入力に設定された重みのデ
ータビツト位置にある。
で分周され、後縁微分回路２１を経て割込エネー
ブル用のSRフリツプフロツプ２３へ入力される。
割込センス信号１２は、割込エネーブル用SRフ
リツプフロツプ２３のリセツト、後縁微分回路２
４を介しての割込用SRフリツプフロツプ１３の
リセツトを行い、更に割込アドレスデータ認定回
路１４内のアンドゲート２５へ入力される。割込
用及び割込エネーブル用のSRフリツプフロツプ
１３及び２３の出力がアントゲート１６を介して
割込信号１１となる。アントゲート２５は、割込
用SRフリツプフロツプ１３がセツトされ、かつ
割込センス信号１２がオンの時、データバス３の
該当個所にワイヤードオア２０されて出力され
る。この該当個所というのはアドレスコンパレー
タ６２のコンパレート入力に設定された重みのデ
ータビツト位置にある。
本状変検出入力カード５Ｂを制御する処理装置
１Ｂは、アドレスバス４ビツト、データバス１６
ビツト、割込信号は１本で16レベル制御でき、状
変検出入力カード５Ｂの制御枚数は16枚とする。
また、割込エネーブル信号１５としては処理装置
１Ｂのベースクロツクとし、これを状変検出入カ
ード５Ｂ内の周波数デバイダ１９により分周して
割込エネーブル用SRフリツプ２３をセツトし、
入力データ１０の状変時間分解能に同期した周期
Ｔを実現している。（本実施例ではＴ＝2mS）。
又、状変検出回路９の出力幅は割込センス時状変
が発生しても割込用SRフリツプフロツプ１３が
セツトできるように、リセツトパルス幅よりも大
きくしてある。
１Ｂは、アドレスバス４ビツト、データバス１６
ビツト、割込信号は１本で16レベル制御でき、状
変検出入力カード５Ｂの制御枚数は16枚とする。
また、割込エネーブル信号１５としては処理装置
１Ｂのベースクロツクとし、これを状変検出入カ
ード５Ｂ内の周波数デバイダ１９により分周して
割込エネーブル用SRフリツプ２３をセツトし、
入力データ１０の状変時間分解能に同期した周期
Ｔを実現している。（本実施例ではＴ＝2mS）。
又、状変検出回路９の出力幅は割込センス時状変
が発生しても割込用SRフリツプフロツプ１３が
セツトできるように、リセツトパルス幅よりも大
きくしてある。
以上のような構成の実施例の動作を、第７図の
タイムチヤートによつて次に説明する。今、状変
検出入力カード＃１の入力データ１０に状変が発
生し、状変検出回路９によりこれが検出される
と、割込用SRフリツプフロツプ１３がセツトさ
れ、同時に状変データメモリ７内の対応DTフリ
ツプフロツプ１７にデータがセツトされる。一
方、割込エネーブル信号１５としてのベースフロ
ツクは、周波数デバイダ１９により分周され、状
変時間分解能と同じ周波数となり、この後縁微分
回路２１の出力でSRフリツプフロツプ２３がセ
ツトされ、この時初めて割込信号１１がアントゲ
ート１１から処理装置１Ｂへ送出される。処理装
置１Ｂは、以下第３図の場合と同様に、この割込
を受付けると割込センス信号１２を出力し、割込
中の状変検出入力カード５がのせたデータバス３
より割込レベルを判断して、割込んだ状変検出入
力カード５のアドレスADRに対して状変データ
Ｄを読み出すことにより、状変データを収集す
る。
タイムチヤートによつて次に説明する。今、状変
検出入力カード＃１の入力データ１０に状変が発
生し、状変検出回路９によりこれが検出される
と、割込用SRフリツプフロツプ１３がセツトさ
れ、同時に状変データメモリ７内の対応DTフリ
ツプフロツプ１７にデータがセツトされる。一
方、割込エネーブル信号１５としてのベースフロ
ツクは、周波数デバイダ１９により分周され、状
変時間分解能と同じ周波数となり、この後縁微分
回路２１の出力でSRフリツプフロツプ２３がセ
ツトされ、この時初めて割込信号１１がアントゲ
ート１１から処理装置１Ｂへ送出される。処理装
置１Ｂは、以下第３図の場合と同様に、この割込
を受付けると割込センス信号１２を出力し、割込
中の状変検出入力カード５がのせたデータバス３
より割込レベルを判断して、割込んだ状変検出入
力カード５のアドレスADRに対して状変データ
Ｄを読み出すことにより、状変データを収集す
る。
従つて、割込エネーブル信号１５の周期Ｔを入
力データ１０の状変に対する時間分解能に合わせ
ることにより、状変検出入力カード５が状変を検
出した時の割込は、同一状変検出入力カード５で
シーケンシヤルに状変が発生しても状変時間分解
能毎にしか発生せず、処理装置１Ｂの割込をセン
スするための時間T3は１入力カードに対し周期
Ｔ内で１回のみで済み、従来のような状変の続い
た時の分解能の低下は生じない。
力データ１０の状変に対する時間分解能に合わせ
ることにより、状変検出入力カード５が状変を検
出した時の割込は、同一状変検出入力カード５で
シーケンシヤルに状変が発生しても状変時間分解
能毎にしか発生せず、処理装置１Ｂの割込をセン
スするための時間T3は１入力カードに対し周期
Ｔ内で１回のみで済み、従来のような状変の続い
た時の分解能の低下は生じない。
なお、本実施例によると、周波数デバイダ１９
の分周比は任意に設定可能であるから、各状変検
出入力カード毎に異つた状変時間分解能を実現で
きるという効果もある。
の分周比は任意に設定可能であるから、各状変検
出入力カード毎に異つた状変時間分解能を実現で
きるという効果もある。
以上の実施例から明らかなように、本発明によ
れば、入力データ１０の状変の時間分解能を、状
変検出入力カード５の枚数にかかわらず一定にす
ることができ、所要の分解能で状変データを確実
に収集できるという効果がある。
れば、入力データ１０の状変の時間分解能を、状
変検出入力カード５の枚数にかかわらず一定にす
ることができ、所要の分解能で状変データを確実
に収集できるという効果がある。
第１図及び第２図は割込みを用いない従来の状
変データ収集装置の構成図及びその動作タイムチ
ヤート、第３図及び第４図は割込を用いた従来の
状変データ収集装置の構成図及びその動作タイム
チヤート、第５図及び第６図は本発明の一実施例
としての状変データ収集装置の構成図、第７図は
実施例の動作タイムチヤートである。 １Ｂ……処理装置、２……アドレスバス、３…
…データバス、４……データ読出信号、５Ｂ……
状変検出入力カード、６２……アドレスコンパレ
ータ、７……状変データメモリ、９……状変検出
回路、１０……入力データ、１１……割込信号、
１２……割込センス信号、１３，２３……SRフ
リツプフロツプ、１４……割込アドレスデータ設
定回路、１５……割込エネーブル信号、１６，２
２，２５……アンドゲート、１７……DTフリツ
プフロツプ、１８……オアゲート、１９……周波
数デバイダ、２０……ワイアードオアゲート、２
１，２４……後縁微分回路。
変データ収集装置の構成図及びその動作タイムチ
ヤート、第３図及び第４図は割込を用いた従来の
状変データ収集装置の構成図及びその動作タイム
チヤート、第５図及び第６図は本発明の一実施例
としての状変データ収集装置の構成図、第７図は
実施例の動作タイムチヤートである。 １Ｂ……処理装置、２……アドレスバス、３…
…データバス、４……データ読出信号、５Ｂ……
状変検出入力カード、６２……アドレスコンパレ
ータ、７……状変データメモリ、９……状変検出
回路、１０……入力データ、１１……割込信号、
１２……割込センス信号、１３，２３……SRフ
リツプフロツプ、１４……割込アドレスデータ設
定回路、１５……割込エネーブル信号、１６，２
２，２５……アンドゲート、１７……DTフリツ
プフロツプ、１８……オアゲート、１９……周波
数デバイダ、２０……ワイアードオアゲート、２
１，２４……後縁微分回路。
Claims (1)
- 【特許請求の範囲】 １ プロセス等の状態変化検出機能を有する複数
個の入力手段から状態変化データを処理装置へ収
集するための状態変化データ収集方法に於て、各
各の入力手段に、該入力手段が検出する各状態変
化データを収集するのに許容される最大周期を越
えない周期でエネーブル信号を生成するためのエ
ネーブル信号生成機能と、上記エネーブル信号が
オンでかつ状態変化が検出されていた時のみ処理
装置に対してデータ収集要求のための割込信号を
発生する割込信号発生機能とを有せしめ、上記エ
ネーブル信号生成時以外には上記処理装置への割
込みを各入力手段が発生しないようにしたことを
特徴とする状態変化データ収集方法。 ２ 各入力手段は、該手段に設けられたパルス分
周手段によつて処理装置からのクロツク信号を分
周し、かくして前記エネーブル信号を生成するよ
うにしたことを特徴とする、特許請求の範囲第１
項記載の状態変化データ収集方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57149167A JPS5939188A (ja) | 1982-08-30 | 1982-08-30 | 状態変化デ−タ収集方法 |
| US06/526,795 US4642760A (en) | 1982-08-30 | 1983-08-26 | Status-change data gathering apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57149167A JPS5939188A (ja) | 1982-08-30 | 1982-08-30 | 状態変化デ−タ収集方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5939188A JPS5939188A (ja) | 1984-03-03 |
| JPH0249599B2 true JPH0249599B2 (ja) | 1990-10-30 |
Family
ID=15469254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57149167A Granted JPS5939188A (ja) | 1982-08-30 | 1982-08-30 | 状態変化デ−タ収集方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4642760A (ja) |
| JP (1) | JPS5939188A (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3534216A1 (de) * | 1985-09-25 | 1987-04-02 | Bayerische Motoren Werke Ag | Datenbussystem fuer fahrzeuge |
| US4745541A (en) * | 1986-06-16 | 1988-05-17 | Cincinnati Milacron Inc. | Method and apparatus for process control |
| US4896288A (en) * | 1987-02-09 | 1990-01-23 | Allen-Bradley Company, Inc. | Programmable controller input module |
| JPH01169523A (ja) * | 1987-12-24 | 1989-07-04 | Canon Inc | 情報交換装置 |
| US4965718A (en) * | 1988-09-29 | 1990-10-23 | International Business Machines Corporation | Data processing system incorporating a memory resident directive for synchronizing multiple tasks among plurality of processing elements by monitoring alternation of semaphore data |
| GB2228111B (en) * | 1988-11-26 | 1992-10-21 | Motorola Inc | Microcomputer interface arrangement |
| US5089984A (en) * | 1989-05-15 | 1992-02-18 | Allen-Bradley Company, Inc. | Adaptive alarm controller changes multiple inputs to industrial controller in order for state word to conform with stored state word |
| US5276896A (en) * | 1990-06-11 | 1994-01-04 | Unisys Corporation | Apparatus for implementing data communications between terminal devices and user programs |
| US5404488A (en) * | 1990-09-26 | 1995-04-04 | Lotus Development Corporation | Realtime data feed engine for updating an application with the most currently received data from multiple data feeds |
| US5293635A (en) * | 1991-04-30 | 1994-03-08 | Hewlett-Packard Company | Detection on a network by a mapping application of a relative location of a first device to a second device |
| US5261106A (en) * | 1991-12-13 | 1993-11-09 | S-Mos Systems, Inc. | Semaphore bypass |
| GB2263797B (en) * | 1992-01-31 | 1996-04-03 | Plessey Telecomm | Object orientated system |
| US5367449A (en) * | 1992-05-27 | 1994-11-22 | Michael Manthey | Artificial intelligence system |
| US5329273A (en) * | 1992-06-03 | 1994-07-12 | Honeywell, Inc. | System controller and remote fault annunciator with cooperative storage, sharing, and presentation of fault data |
| US5644767A (en) * | 1993-06-01 | 1997-07-01 | At&T Global Information Solutions Company | Method and apparatus for determining and maintaining drive status from codes written to disk drives of an arrayed storage subsystem |
| US5490134A (en) * | 1993-06-29 | 1996-02-06 | Southern California Edison Company | Versatile communications controller |
| US5568402A (en) * | 1994-04-11 | 1996-10-22 | Gse Process Solutions, Inc. | Communication server for communicating with a remote device |
| US6058443A (en) * | 1997-02-18 | 2000-05-02 | Advanced Micro Devices, Inc. | System for partitioning PC chipset functions into logic and port integrated circuits |
| US20060058156A1 (en) * | 2004-09-15 | 2006-03-16 | International Business Machines Corporation | Systems, methods, and computer readable media for determining a circuit training path in a smart gym |
| US20080320459A1 (en) * | 2007-06-22 | 2008-12-25 | Morris Robert P | Method And Systems For Providing Concurrency Control For Addressable Entities |
| TWI356178B (en) * | 2008-04-17 | 2012-01-11 | Ralink Technology Corp | Power-saving and state retention method for an ele |
| US20130117582A1 (en) * | 2011-11-04 | 2013-05-09 | Anand Satyamoorthy | Offline communication in a voltage scaling system |
| CN104460987B (zh) * | 2014-11-07 | 2019-05-28 | 惠州Tcl移动通信有限公司 | 可通过非接触手势操控的电子设备 |
| CN109844780B (zh) | 2016-09-09 | 2023-05-23 | 发纳科美国公司 | 程序与变量变化分析 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3334334A (en) * | 1963-07-26 | 1967-08-01 | Gen Electric | Signal change detector for process control computer |
| US3611311A (en) * | 1969-08-15 | 1971-10-05 | Grason Stadler Co Inc | Interface apparatus |
| US3927394A (en) * | 1972-02-29 | 1975-12-16 | Nippon Steel Corp | Control system for computer use for on-line control |
| US4219881A (en) * | 1977-12-30 | 1980-08-26 | Honeywell Inc. | Digital input control circuit |
-
1982
- 1982-08-30 JP JP57149167A patent/JPS5939188A/ja active Granted
-
1983
- 1983-08-26 US US06/526,795 patent/US4642760A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4642760A (en) | 1987-02-10 |
| JPS5939188A (ja) | 1984-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0249599B2 (ja) | ||
| US4502117A (en) | DMA Bus load varying unit | |
| EP0476478B1 (en) | Digital pulse processing device | |
| US5325398A (en) | Pulse count mode communication system | |
| EP0628913A1 (en) | Interrupt signal detection circuit | |
| US6219744B1 (en) | Interrupt masker for an interrupt handler with double-edge interrupt request signals detection | |
| US4065639A (en) | Synchronous transmission control system | |
| US5507004A (en) | Communication control system for either providing blank areas or overwriting areas in a receiving RAM depending on deficient or execess word counts in received frames | |
| CN1322423C (zh) | 芯片故障的检测方法 | |
| US5379416A (en) | State tracer system | |
| JPS6339069A (ja) | デイジタル入出力制御装置の定周期割込み通知方法 | |
| EP0943999A1 (en) | Interrupt masker for an interrupt handler with double-edge interrupt request signals detection | |
| JPS5866136A (ja) | 割り込み検出方法 | |
| JPH0317755A (ja) | マイクロプロセツサ応用回路 | |
| JPH08191320A (ja) | データ通信システム | |
| JPS5844418Y2 (ja) | 複数の信号の開始、終了検出装置 | |
| JPH01140360A (ja) | タイムアウト検出方式 | |
| SU792248A1 (ru) | Устройство дл сортировки чисел | |
| JP2936687B2 (ja) | 通信制御装置におけるトレース方式 | |
| US4554547A (en) | Range processor for DME | |
| JPS6016993Y2 (ja) | ファ−ストイン・ファ−ストアウト・メモリ | |
| JPS5873872A (ja) | デイジタル速度検出方法 | |
| JPS59149546A (ja) | プログラム実行状況検定装置 | |
| JPS6342547A (ja) | 回線制御装置 | |
| GB1600756A (en) | Communications processor |