JPH05235649A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH05235649A JPH05235649A JP3659892A JP3659892A JPH05235649A JP H05235649 A JPH05235649 A JP H05235649A JP 3659892 A JP3659892 A JP 3659892A JP 3659892 A JP3659892 A JP 3659892A JP H05235649 A JPH05235649 A JP H05235649A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- amplifier circuit
- output
- transistor
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 エミッタ接地増幅回路２段で構成され、出力
段から入力段へ直並列・並直列帰還をかける二重帰還方
式の増幅回路において、より広帯域にわたる利得の一定
化および入出力インピーダンスの一定化を図る。 【構成】 入力端子１０１と出力端子１０３との間に、
それぞれエミッタ接地回路により構成され互いにμ回路
を構成する入力段増幅回路Ａと出力段増幅回路Ｂとを有
するとともに、前記出力段増幅回路Ａと入力段増幅回路
Ｂとの間に直並列帰還回路と並直列帰還回路の二重帰還
回路を有する。入力段増幅回路Ａの出力をベース接地増
幅回路Ｃを介して取り出し、この出力を出力段増幅回路
Ｂへ供給する。
段から入力段へ直並列・並直列帰還をかける二重帰還方
式の増幅回路において、より広帯域にわたる利得の一定
化および入出力インピーダンスの一定化を図る。 【構成】 入力端子１０１と出力端子１０３との間に、
それぞれエミッタ接地回路により構成され互いにμ回路
を構成する入力段増幅回路Ａと出力段増幅回路Ｂとを有
するとともに、前記出力段増幅回路Ａと入力段増幅回路
Ｂとの間に直並列帰還回路と並直列帰還回路の二重帰還
回路を有する。入力段増幅回路Ａの出力をベース接地増
幅回路Ｃを介して取り出し、この出力を出力段増幅回路
Ｂへ供給する。
Description
【０００１】
【産業上の利用分野】本発明は増幅回路に係り、特に２
段のエミッタ接地増幅回路により構成され、出力段から
入力段へ直並列帰還および並直列帰還をかけて広帯域に
わたって利得の一定化および入出力インピーダンスの一
定化を図る二重帰還方式の増幅回路に関する。
段のエミッタ接地増幅回路により構成され、出力段から
入力段へ直並列帰還および並直列帰還をかけて広帯域に
わたって利得の一定化および入出力インピーダンスの一
定化を図る二重帰還方式の増幅回路に関する。
【０００２】
【従来の技術】従来、この種の増幅回路は、図４に示す
ように構成されている。この増幅回路では、入力端子１
０１より入力された信号は第１のトランジスタ１のベー
スに入力される。この第１のトランジスタ１のコレクタ
には抵抗（コレクタ抵抗）１１の一端、エミッタには抵
抗（エミッタ抵抗）１２の一端がそれぞれ接続されてい
る。抵抗１１の他端は第１の電源端子１０３に接続され
ている。抵抗１２の他端は第２の電源端子（接地端子）
１０４に接続されている。このような第１のトランジス
タ１によるエミッタ接地回路により入力段増幅回路Ａが
構成されている。
ように構成されている。この増幅回路では、入力端子１
０１より入力された信号は第１のトランジスタ１のベー
スに入力される。この第１のトランジスタ１のコレクタ
には抵抗（コレクタ抵抗）１１の一端、エミッタには抵
抗（エミッタ抵抗）１２の一端がそれぞれ接続されてい
る。抵抗１１の他端は第１の電源端子１０３に接続され
ている。抵抗１２の他端は第２の電源端子（接地端子）
１０４に接続されている。このような第１のトランジス
タ１によるエミッタ接地回路により入力段増幅回路Ａが
構成されている。
【０００３】第１のトランジスタ１のコレクタ出力は第
２のトランジスタ２のベースに入力される。第２のトラ
ンジスタ２のコレクタは第３のトランジスタ３のコレク
タに接続されている。第２のトランジスタ２のエミッタ
は第３のトランジスタ３のベースに接続されるととも
に、抵抗１７を介して第３のトランジスタ３のエミッタ
に接続されている。第２のトランジスタ２および第３の
トランジスタ３の各コレクタは出力端子１０２に接続さ
れるとともに、抵抗１３を介して第１の電源端子１０３
に接続されている。第３のトランジスタ３のエミッタ
は、第７のトランジスタ７のコレクタおよびベースに接
続されている。この第７のトランジスタ３のエミッタは
抵抗１４を介して第２の電源端子１０４に接続されてい
る。第７のトランジスタ７のベースは抵抗１６を介して
第１のトランジスタ１のベースに接続されている。
２のトランジスタ２のベースに入力される。第２のトラ
ンジスタ２のコレクタは第３のトランジスタ３のコレク
タに接続されている。第２のトランジスタ２のエミッタ
は第３のトランジスタ３のベースに接続されるととも
に、抵抗１７を介して第３のトランジスタ３のエミッタ
に接続されている。第２のトランジスタ２および第３の
トランジスタ３の各コレクタは出力端子１０２に接続さ
れるとともに、抵抗１３を介して第１の電源端子１０３
に接続されている。第３のトランジスタ３のエミッタ
は、第７のトランジスタ７のコレクタおよびベースに接
続されている。この第７のトランジスタ３のエミッタは
抵抗１４を介して第２の電源端子１０４に接続されてい
る。第７のトランジスタ７のベースは抵抗１６を介して
第１のトランジスタ１のベースに接続されている。
【０００４】このように第２のトランジスタ２および第
３のトランジスタ３のダーリントン接続によるエミッタ
接地回路により出力段増幅回路Ｂが構成されている。
３のトランジスタ３のダーリントン接続によるエミッタ
接地回路により出力段増幅回路Ｂが構成されている。
【０００５】出力端子１０２はエミッタフォロアを構成
する第４のトランジスタ４に接続されている。この第４
のトランジスタ４のコレクタは第２の電源端子１０３に
接続されている。また、第４のトランジスタ４のエミッ
タは、互いにダイオード接続された第５のトランジスタ
５および第６のトランジスタ６と、抵抗１５とを介して
第１のトランジスタ１のエミッタに接続されている。
する第４のトランジスタ４に接続されている。この第４
のトランジスタ４のコレクタは第２の電源端子１０３に
接続されている。また、第４のトランジスタ４のエミッ
タは、互いにダイオード接続された第５のトランジスタ
５および第６のトランジスタ６と、抵抗１５とを介して
第１のトランジスタ１のエミッタに接続されている。
【０００６】このようにこの増幅回路では、それぞれエ
ミッタ接地回路による入力段増幅回路Ａと出力段増幅回
路Ｂの２段接続によりμ回路を構成している。
ミッタ接地回路による入力段増幅回路Ａと出力段増幅回
路Ｂの２段接続によりμ回路を構成している。
【０００７】また、第３のトランジスタ３のコレクタ
は、第４のトランジスタ４と、ダイオード接続された第
５のトランジスタ５および第６のトランジスタ６と、抵
抗１５とを介して入力段増幅回路Ａを構成する第１のト
ランジスタ１のエミッタに接続されており、これにより
並直列帰還回路が構成されている。
は、第４のトランジスタ４と、ダイオード接続された第
５のトランジスタ５および第６のトランジスタ６と、抵
抗１５とを介して入力段増幅回路Ａを構成する第１のト
ランジスタ１のエミッタに接続されており、これにより
並直列帰還回路が構成されている。
【０００８】また、第３のトランジスタ３のエミッタ
は、第７のトランジスタ７および第４の抵抗１６を介し
て第１のトランジスタ１のベースに接続されており、こ
れにより並直列帰還回路を構成している。
は、第７のトランジスタ７および第４の抵抗１６を介し
て第１のトランジスタ１のベースに接続されており、こ
れにより並直列帰還回路を構成している。
【０００９】
【発明が解決しようとする課題】しかしながら、この従
来の増幅回路では、入力段増幅回路Ａを構成するエミッ
タ接地回路において、第１のトランジスタ１のコレク
タ、ベース間にミラー積分効果によって寄生容量が発生
し、この寄生容量により入力容量が電圧利得倍されて見
えるために、μ回路の帯域が減少し、閉回路利得の帯域
幅が減少するという問題があった。
来の増幅回路では、入力段増幅回路Ａを構成するエミッ
タ接地回路において、第１のトランジスタ１のコレク
タ、ベース間にミラー積分効果によって寄生容量が発生
し、この寄生容量により入力容量が電圧利得倍されて見
えるために、μ回路の帯域が減少し、閉回路利得の帯域
幅が減少するという問題があった。
【００１０】また、出力端子１０２から入力段増幅回路
Ａを構成する第１のトランジスタ１のエミッタへ並直列
帰還をかけるに当たって、出力端子１０２と第１のトラ
ンジスタ１のエミッタとの間には直流電位差があるた
め、第４のトランジスタ４と、互いにダイオード接続さ
れた第５のトランジスタ５と第６のトランジスタ６によ
って直流レベルシフトを用いているが、第５のトランジ
スタ５と第６のトランジスタ６の微分抵抗と、第５のト
ランジスタ５と第６のトランジスタ６に寄生する容量に
よる時定数によって高周波帯域において帰還量が変化
し、そのため閉回路の利得が変化するという問題があっ
た。
Ａを構成する第１のトランジスタ１のエミッタへ並直列
帰還をかけるに当たって、出力端子１０２と第１のトラ
ンジスタ１のエミッタとの間には直流電位差があるた
め、第４のトランジスタ４と、互いにダイオード接続さ
れた第５のトランジスタ５と第６のトランジスタ６によ
って直流レベルシフトを用いているが、第５のトランジ
スタ５と第６のトランジスタ６の微分抵抗と、第５のト
ランジスタ５と第６のトランジスタ６に寄生する容量に
よる時定数によって高周波帯域において帰還量が変化
し、そのため閉回路の利得が変化するという問題があっ
た。
【００１１】本発明は上記問題点に鑑みてなされたもの
で、その目的は、閉回路の利得帯域幅を改善できるとと
もに広帯域にわたって入出力インピーダンスを一定化す
ることができる増幅回路を提供することにある。
で、その目的は、閉回路の利得帯域幅を改善できるとと
もに広帯域にわたって入出力インピーダンスを一定化す
ることができる増幅回路を提供することにある。
【００１２】
【課題を解決するための手段】本発明の増幅回路は、入
力端子と出力端子との間に、それぞれエミッタ接地回路
により構成され互いにμ回路を構成する入力段増幅回路
と出力段増幅回路とを有するとともに、前記出力段増幅
回路と入力段増幅回路との間に直並列帰還回路と並直列
帰還回路の二重帰還回路を有する増幅回路であって、前
記入力段増幅回路の出力をベース接地増幅回路を介して
取り出し、この出力を前記出力段増幅回路へ供給してい
る。
力端子と出力端子との間に、それぞれエミッタ接地回路
により構成され互いにμ回路を構成する入力段増幅回路
と出力段増幅回路とを有するとともに、前記出力段増幅
回路と入力段増幅回路との間に直並列帰還回路と並直列
帰還回路の二重帰還回路を有する増幅回路であって、前
記入力段増幅回路の出力をベース接地増幅回路を介して
取り出し、この出力を前記出力段増幅回路へ供給してい
る。
【００１３】この増幅回路では、入力段増幅回路にベー
ス接地増幅回路を接続することによりカスコード接続増
幅回路を構成するようにしたので、μ回路の利得帯域幅
が改善され、閉回路の利得帯域幅の改善および広帯域に
わたっての入出力インピーダンスの一定化を図ることが
できる。
ス接地増幅回路を接続することによりカスコード接続増
幅回路を構成するようにしたので、μ回路の利得帯域幅
が改善され、閉回路の利得帯域幅の改善および広帯域に
わたっての入出力インピーダンスの一定化を図ることが
できる。
【００１４】また、本発明の増幅回路は、入力端子と出
力端子との間に、それぞれエミッタ接地回路により構成
され互いにμ回路を構成する入力段増幅回路と出力段増
幅回路とを有するとともに、前記出力段増幅回路と入力
段増幅回路との間に直並列帰還回路と並直列帰還回路の
二重帰還回路を有する増幅回路であって、前記出力段増
幅回路から前記入力段増幅回路への並直列帰還回路に、
多段接続構成のエミッタフォロアによるレベルシフト回
路を含むものである。
力端子との間に、それぞれエミッタ接地回路により構成
され互いにμ回路を構成する入力段増幅回路と出力段増
幅回路とを有するとともに、前記出力段増幅回路と入力
段増幅回路との間に直並列帰還回路と並直列帰還回路の
二重帰還回路を有する増幅回路であって、前記出力段増
幅回路から前記入力段増幅回路への並直列帰還回路に、
多段接続構成のエミッタフォロアによるレベルシフト回
路を含むものである。
【００１５】この増幅回路では、並直列帰還回路におけ
る直流電圧レベルシフトを多段接続のエミッタフォロア
によって実現することによって、帰還回路の高周波特性
が改善され、閉回路の利得帯域幅の改善および広帯域に
わたっての入出力インピーダンスの一定化を図ることが
できる。
る直流電圧レベルシフトを多段接続のエミッタフォロア
によって実現することによって、帰還回路の高周波特性
が改善され、閉回路の利得帯域幅の改善および広帯域に
わたっての入出力インピーダンスの一定化を図ることが
できる。
【００１６】
【実施例】以下、本発明の実施例を図面を参照して説明
する。
する。
【００１７】図１は本発明の一実施例に係る増幅回路の
具体的な構成を表すものである。なお、図４と同一構成
部分については同一符号を付してその説明を省略する。
具体的な構成を表すものである。なお、図４と同一構成
部分については同一符号を付してその説明を省略する。
【００１８】この増幅回路は、入力端子１０１と出力端
子１０３との間に、それぞれエミッタ接地回路により構
成され互いにμ回路を構成する入力段増幅回路Ａと出力
段増幅回路Ｂとを有するとともに、前記出力段増幅回路
Ａと入力段増幅回路Ｂとの間に直並列帰還回路と並直列
帰還回路の二重帰還回路を有することは従来と同様であ
る。
子１０３との間に、それぞれエミッタ接地回路により構
成され互いにμ回路を構成する入力段増幅回路Ａと出力
段増幅回路Ｂとを有するとともに、前記出力段増幅回路
Ａと入力段増幅回路Ｂとの間に直並列帰還回路と並直列
帰還回路の二重帰還回路を有することは従来と同様であ
る。
【００１９】本実施例の増幅回路では、入力段増幅回路
Ａの出力をベース接地増幅回路Ｃを介して取り出し、こ
の出力を出力段増幅回路Ｂへ供給する構成としたもので
ある。
Ａの出力をベース接地増幅回路Ｃを介して取り出し、こ
の出力を出力段増幅回路Ｂへ供給する構成としたもので
ある。
【００２０】ここで、ベース接地増幅回路Ｃは、第８の
トランジスタ８と第９のトランジスタ９とにより構成さ
れている。第９のトランジスタ９のエミッタは第８のト
ランジスタ８のベースに接続されるとともに、抵抗２１
を介して第２の電源端子１０４に接続されている。さら
に第９のトランジスタ９のエミッタは抵抗２１および抵
抗２３を介して第９のトランジスタ９のベースに接続さ
れている。第９のトランジスタ９のベースは抵抗２２を
介して第１の電源端子１０３に接続されている。
トランジスタ８と第９のトランジスタ９とにより構成さ
れている。第９のトランジスタ９のエミッタは第８のト
ランジスタ８のベースに接続されるとともに、抵抗２１
を介して第２の電源端子１０４に接続されている。さら
に第９のトランジスタ９のエミッタは抵抗２１および抵
抗２３を介して第９のトランジスタ９のベースに接続さ
れている。第９のトランジスタ９のベースは抵抗２２を
介して第１の電源端子１０３に接続されている。
【００２１】入力段増幅回路Ａを構成する第１のトラン
ジスタ１のコレクタは、このベース接地増幅回路Ｃにお
ける第８のトランジスタ８のエミッタに接続され、この
第８のトランジスタ８のコレクタが出力段増幅回路Ｂを
構成する第２のトランジスタ２のベースに接続されてい
る。
ジスタ１のコレクタは、このベース接地増幅回路Ｃにお
ける第８のトランジスタ８のエミッタに接続され、この
第８のトランジスタ８のコレクタが出力段増幅回路Ｂを
構成する第２のトランジスタ２のベースに接続されてい
る。
【００２２】このように本実施例の増幅回路では、入力
段増幅回路Ａを構成する第１のトランジスタ１のコレク
タにベース接地増幅回路Ｃを接続し、そのベース接地回
路Ｃから入力段増幅回路Ｂの出力を取り出すこととし、
カスコード接続増幅回路としたものである。
段増幅回路Ａを構成する第１のトランジスタ１のコレク
タにベース接地増幅回路Ｃを接続し、そのベース接地回
路Ｃから入力段増幅回路Ｂの出力を取り出すこととし、
カスコード接続増幅回路としたものである。
【００２３】従来のエミッタ接地増幅回路（図４）にお
いては、第１のトランジスタ１のベース、コレクタ間に
逆相の電圧利得があるために、ミラー積分効果によって
第１のトランジスタ１のベース、エミッタ間に寄生する
容量により入力容量が電圧利得倍されて見えていた。こ
れに対して、本実施例の増幅回路では、入力段増幅回路
Ａ側をカスコード接続とすることによって、第１のトラ
ンジスタ１の負荷がベース接地増幅回路Ｃの入力インピ
ーダンスとなるため、電圧利得がほぼ１倍となり、入力
容量にミラー積分効果の影響がなくなる。すなわち、μ
回路の利得帯域幅が改善され、閉回路の利得帯域幅およ
び広帯域にわたっての入出力インピーダンスの一定化が
改善される。
いては、第１のトランジスタ１のベース、コレクタ間に
逆相の電圧利得があるために、ミラー積分効果によって
第１のトランジスタ１のベース、エミッタ間に寄生する
容量により入力容量が電圧利得倍されて見えていた。こ
れに対して、本実施例の増幅回路では、入力段増幅回路
Ａ側をカスコード接続とすることによって、第１のトラ
ンジスタ１の負荷がベース接地増幅回路Ｃの入力インピ
ーダンスとなるため、電圧利得がほぼ１倍となり、入力
容量にミラー積分効果の影響がなくなる。すなわち、μ
回路の利得帯域幅が改善され、閉回路の利得帯域幅およ
び広帯域にわたっての入出力インピーダンスの一定化が
改善される。
【００２４】図２は本発明の他の実施例を表すものであ
る。なお、この増幅回路でも、入力端子１０１と出力端
子１０３との間に、それぞれエミッタ接地回路により構
成され互いにμ回路を構成する入力段増幅回路Ａと出力
段増幅回路Ｂとを有するとともに、前記出力段増幅回路
Ａと入力段増幅回路Ｂとの間に直並列帰還回路と並直列
帰還回路の二重帰還回路を有することは従来と同様であ
る。
る。なお、この増幅回路でも、入力端子１０１と出力端
子１０３との間に、それぞれエミッタ接地回路により構
成され互いにμ回路を構成する入力段増幅回路Ａと出力
段増幅回路Ｂとを有するとともに、前記出力段増幅回路
Ａと入力段増幅回路Ｂとの間に直並列帰還回路と並直列
帰還回路の二重帰還回路を有することは従来と同様であ
る。
【００２５】本実施例の増幅回路では、出力段増幅回路
Ｂから入力段増幅回路Ａへの並直列帰還回路Ａを構成す
る第４のトランジスタ４、第５のトランジスタ５および
第６のトランジスタ６を、多段に接続したエミッタフォ
ロアによるレベルシフト回路Ｄとしたものである。
Ｂから入力段増幅回路Ａへの並直列帰還回路Ａを構成す
る第４のトランジスタ４、第５のトランジスタ５および
第６のトランジスタ６を、多段に接続したエミッタフォ
ロアによるレベルシフト回路Ｄとしたものである。
【００２６】すなわち、第４のトランジスタ４のエミッ
タは第５のトランジスタ５のベースに接続されるととも
に、抵抗１８を介して第２の電源端子１０４に接続され
ている。第５のトランジスタ５のコレクタは第１の電源
端子１０３に接続されている。第５のトランジスタ５の
エミッタは第６のトランジスタ６のベースに接続される
とともに、抵抗１９を介して第２の電源端子１０４に接
続されている。第６のトランジスタ６のコレクタは第１
の電源端子１０３に接続されている。第６のトランジス
タ６のエミッタは抵抗１５を介して第１のトランジスタ
１のエミッタに接続されるとともに、抵抗２０を介して
第２の電源端子１０４に接続されている。
タは第５のトランジスタ５のベースに接続されるととも
に、抵抗１８を介して第２の電源端子１０４に接続され
ている。第５のトランジスタ５のコレクタは第１の電源
端子１０３に接続されている。第５のトランジスタ５の
エミッタは第６のトランジスタ６のベースに接続される
とともに、抵抗１９を介して第２の電源端子１０４に接
続されている。第６のトランジスタ６のコレクタは第１
の電源端子１０３に接続されている。第６のトランジス
タ６のエミッタは抵抗１５を介して第１のトランジスタ
１のエミッタに接続されるとともに、抵抗２０を介して
第２の電源端子１０４に接続されている。
【００２７】このように本実施例の増幅回路では、出力
端子１０２から入力段増幅回路Ａへの並直列帰還回路を
構成する従来の直流レベルシフト用ダイオード接続回路
（第４のトランジスタ４ないし第６のトランジスタ６）
を、エミッタフォロアの多段接続構成としたので、直流
レベルシフト部における挿入抵抗が減少し、寄生する容
量との間の時定数が小さくなり、帰還回路の高周波特性
が改善される。すなわち、上記実施例と同様に、閉回路
の利得帯域幅および広帯域にわたっての入出力インピー
ダンスの一定化が改善される。
端子１０２から入力段増幅回路Ａへの並直列帰還回路を
構成する従来の直流レベルシフト用ダイオード接続回路
（第４のトランジスタ４ないし第６のトランジスタ６）
を、エミッタフォロアの多段接続構成としたので、直流
レベルシフト部における挿入抵抗が減少し、寄生する容
量との間の時定数が小さくなり、帰還回路の高周波特性
が改善される。すなわち、上記実施例と同様に、閉回路
の利得帯域幅および広帯域にわたっての入出力インピー
ダンスの一定化が改善される。
【００２８】図３はさらに他の実施例を表すものであ
る。この増幅回路では、入力段増幅回路Ａの出力をベー
ス接地増幅回路Ｃを介して取り出し、この出力を出力段
増幅回路Ｂへ供給する構成とするとともに、出力段増幅
回路Ｂから入力段増幅回路Ａへの並直列帰還回路Ａを構
成する第４のトランジスタ４、第５のトランジスタ５お
よび第６のトランジスタ６を、多段に接続したエミッタ
フォロアによるレベルシフト回路Ｄとしたものである。
る。この増幅回路では、入力段増幅回路Ａの出力をベー
ス接地増幅回路Ｃを介して取り出し、この出力を出力段
増幅回路Ｂへ供給する構成とするとともに、出力段増幅
回路Ｂから入力段増幅回路Ａへの並直列帰還回路Ａを構
成する第４のトランジスタ４、第５のトランジスタ５お
よび第６のトランジスタ６を、多段に接続したエミッタ
フォロアによるレベルシフト回路Ｄとしたものである。
【００２９】本実施例の増幅回路では、上述したように
入力段増幅回路Ａのカスコード接続により入力容量を低
減できるとともに、並直列帰還回路のエミッタフォロア
多段接続により高周波特性が改善されるため、広帯域に
わたる入出力インピーダンスの一定化がより一層改善さ
れる。
入力段増幅回路Ａのカスコード接続により入力容量を低
減できるとともに、並直列帰還回路のエミッタフォロア
多段接続により高周波特性が改善されるため、広帯域に
わたる入出力インピーダンスの一定化がより一層改善さ
れる。
【００３０】
【発明の効果】以上説明したように請求項１記載の増幅
回路によれば、入力端子と出力端子との間に、それぞれ
エミッタ接地回路により構成され互いにμ回路を構成す
る入力段増幅回路と出力段増幅回路とを有するととも
に、前記出力段増幅回路と入力段増幅回路との間に直並
列帰還回路と並直列帰還回路の二重帰還回路を有する増
幅回路において、前記入力段増幅回路の出力をベース接
地増幅回路を介して取り出し、この出力を前記出力段増
幅回路へ供給してカスコード接続増幅回路を構成するよ
うにしたので、μ回路の利得帯域幅が改善され、閉回路
の利得帯域幅の改善および広帯域にわたっての入出力イ
ンピーダンスの一定化を図ることができるという効果が
ある。
回路によれば、入力端子と出力端子との間に、それぞれ
エミッタ接地回路により構成され互いにμ回路を構成す
る入力段増幅回路と出力段増幅回路とを有するととも
に、前記出力段増幅回路と入力段増幅回路との間に直並
列帰還回路と並直列帰還回路の二重帰還回路を有する増
幅回路において、前記入力段増幅回路の出力をベース接
地増幅回路を介して取り出し、この出力を前記出力段増
幅回路へ供給してカスコード接続増幅回路を構成するよ
うにしたので、μ回路の利得帯域幅が改善され、閉回路
の利得帯域幅の改善および広帯域にわたっての入出力イ
ンピーダンスの一定化を図ることができるという効果が
ある。
【００３１】また、請求項２記載の増幅回路によれば、
出力段増幅回路から入力段増幅回路への並直列帰還回路
に多段に接続したエミッタフォロアによるレベルシフト
回路を含むようにしたので、帰還回路の高周波特性が改
善され、閉回路の利得帯域幅の改善および広帯域にわた
っての入出力インピーダンスの一定化を図ることができ
るという効果がある。
出力段増幅回路から入力段増幅回路への並直列帰還回路
に多段に接続したエミッタフォロアによるレベルシフト
回路を含むようにしたので、帰還回路の高周波特性が改
善され、閉回路の利得帯域幅の改善および広帯域にわた
っての入出力インピーダンスの一定化を図ることができ
るという効果がある。
【図１】本発明の一実施例に係る増幅回路の構成を表す
図である。
図である。
【図２】本発明の他の実施例に係る増幅回路の構成を表
す図である。
す図である。
【図３】本発明のさらに他の実施例に係る増幅回路の構
成を表す図である。
成を表す図である。
【図４】従来の増幅回路の構成を表す図である。
１〜９ トランジスタ １１〜２３ 抵抗 １０１ 入力端子 １０２ 出力端子 １０３、１０４ 電源端子 Ａ…入力段増幅回路 Ｂ…出力段増幅回路 Ｃ…ベース接地増幅回路 Ｄ…レベルシフト回路
Claims (2)
- 【請求項１】 入力端子と出力端子との間に、それぞれ
エミッタ接地回路により構成され互いにμ回路を構成す
る入力段増幅回路と出力段増幅回路とを有するととも
に、前記出力段増幅回路と入力段増幅回路との間に直並
列帰還回路と並直列帰還回路の二重帰還回路を有する増
幅回路であって、 前記入力段増幅回路の出力をベース接地増幅回路を介し
て取り出し、この出力を前記出力段増幅回路へ供給する
ことを特徴とする増幅回路。 - 【請求項２】 入力端子と出力端子との間に、それぞれ
エミッタ接地回路により構成され互いにμ回路を構成す
る入力段増幅回路と出力段増幅回路とを有するととも
に、前記出力段増幅回路と入力段増幅回路との間に直並
列帰還回路と並直列帰還回路の二重帰還回路を有する増
幅回路であって、 前記出力段増幅回路から前記入力段増幅回路への並直列
帰還回路に、多段接続構成のエミッタフォロアによるレ
ベルシフト回路を含むことを特徴とする増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3659892A JPH05235649A (ja) | 1992-02-24 | 1992-02-24 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3659892A JPH05235649A (ja) | 1992-02-24 | 1992-02-24 | 増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05235649A true JPH05235649A (ja) | 1993-09-10 |
Family
ID=12474230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3659892A Pending JPH05235649A (ja) | 1992-02-24 | 1992-02-24 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05235649A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0763916A2 (de) * | 1995-09-08 | 1997-03-19 | Deutsche Thomson-Brandt Gmbh | Empfängerschaltung mit konstantem Eingangswiderstand |
-
1992
- 1992-02-24 JP JP3659892A patent/JPH05235649A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0763916A2 (de) * | 1995-09-08 | 1997-03-19 | Deutsche Thomson-Brandt Gmbh | Empfängerschaltung mit konstantem Eingangswiderstand |
| EP0763916A3 (de) * | 1995-09-08 | 2000-09-20 | Deutsche Thomson-Brandt Gmbh | Empfängerschaltung mit konstantem Eingangswiderstand |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4406990A (en) | Direct coupled DC amplification circuit | |
| JP3556469B2 (ja) | 能動低域通過フィルタ | |
| GB1516190A (en) | Wideband transistor amplifier | |
| JPH05299949A (ja) | 帰還形差動増幅回路 | |
| JPH05235649A (ja) | 増幅回路 | |
| JPS645370Y2 (ja) | ||
| JP3833530B2 (ja) | 差動増幅器 | |
| JP3080488B2 (ja) | 差動増幅器 | |
| JPH0237723B2 (ja) | ||
| JPH10247831A (ja) | 増幅回路 | |
| JPH0227807A (ja) | 電子回路 | |
| JPH06152263A (ja) | 増幅器 | |
| JP2004207825A (ja) | 同調回路 | |
| JPH055405B2 (ja) | ||
| JPH066608Y2 (ja) | 利得可変回路 | |
| JPS5811060Y2 (ja) | 増幅回路 | |
| JPH0630425B2 (ja) | 広帯域可変利得増幅回路 | |
| JPS63217704A (ja) | 高速増幅器 | |
| JPH06112744A (ja) | 利得制御増幅器 | |
| JPS6134748Y2 (ja) | ||
| JP2876701B2 (ja) | 演算増幅回路 | |
| KR830001979B1 (ko) | 전력 증폭 회로 | |
| JP2600648B2 (ja) | 差動増幅回路 | |
| JPH0117606B2 (ja) | ||
| JPH0693575B2 (ja) | バツフアアンプ |