JPH05235271A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05235271A JPH05235271A JP4038291A JP3829192A JPH05235271A JP H05235271 A JPH05235271 A JP H05235271A JP 4038291 A JP4038291 A JP 4038291A JP 3829192 A JP3829192 A JP 3829192A JP H05235271 A JPH05235271 A JP H05235271A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- semiconductor device
- package
- power source
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体装置のパッケージに関し，半導体装置
の電源系のインダクタンスを低減し，半導体装置の高速
化，多ピン化，高機能化をはかることを目的とする。 【構成】 半導体チップを搭載するパッケージ１の外形
面上に板状の電源導出用導電体２が設けられ, 該半導体
チップの電源線が該電源導出用導電体に接続されてな
り，前記半導体装置チップの信号線に接続する信号用リ
ード３が前記電源導出用導電体２に開口された孔を通じ
且つ該電源導出用導電体２と絶縁体４を介して導出され
ているように構成する。
の電源系のインダクタンスを低減し，半導体装置の高速
化，多ピン化，高機能化をはかることを目的とする。 【構成】 半導体チップを搭載するパッケージ１の外形
面上に板状の電源導出用導電体２が設けられ, 該半導体
チップの電源線が該電源導出用導電体に接続されてな
り，前記半導体装置チップの信号線に接続する信号用リ
ード３が前記電源導出用導電体２に開口された孔を通じ
且つ該電源導出用導電体２と絶縁体４を介して導出され
ているように構成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に係り，特に
半導体装置の電源線導出構造に関する。近年，半導体装
置の高集積化，多ピン化，高速化，複合化，多機能化に
より電源系のピン配置も多種多様になり，電源系のイン
ダクタンスの低減およびピン配置のフレキシビリティが
望まれている。
半導体装置の電源線導出構造に関する。近年，半導体装
置の高集積化，多ピン化，高速化，複合化，多機能化に
より電源系のピン配置も多種多様になり，電源系のイン
ダクタンスの低減およびピン配置のフレキシビリティが
望まれている。
【０００２】
【従来の技術】従来，半導体装置の電源系は信号系と同
様にパッケージのリード（ピン）を使用していた。その
ため，電源系のインダクタンスを低減するため，複数の
ピンを使用したり，リードの断面積を大きくしたりして
いた。
様にパッケージのリード（ピン）を使用していた。その
ため，電源系のインダクタンスを低減するため，複数の
ピンを使用したり，リードの断面積を大きくしたりして
いた。
【０００３】図５(A),(B) は従来例の説明図である。こ
の例はPGA(Pin Grid Array) タイプパッケージの斜視図
と側面図である。パッケージ１下面には多数のリード３
が配列して設けられている。これらのリードは信号用，
電源用に割り振られている。
の例はPGA(Pin Grid Array) タイプパッケージの斜視図
と側面図である。パッケージ１下面には多数のリード３
が配列して設けられている。これらのリードは信号用，
電源用に割り振られている。
【０００４】
【発明が解決しようとする課題】本発明は半導体装置の
電源系のインダクタンスを低減することを目的とする。
電源系のインダクタンスを低減することを目的とする。
【０００５】
【課題を解決するための手段】上記課題の解決は，半導
体チップを搭載するパッケージ１の外形面上に板状の電
源導出用導電体２が設けられ, 該半導体チップの電源線
が該電源導出用導電体に接続されてなり，前記半導体装
置チップの信号線に接続する信号用リード３が前記電源
導出用導電体２に開口された孔を通じ且つ該電源導出用
導電体２と絶縁体４を介して導出されている半導体装置
により達成される。
体チップを搭載するパッケージ１の外形面上に板状の電
源導出用導電体２が設けられ, 該半導体チップの電源線
が該電源導出用導電体に接続されてなり，前記半導体装
置チップの信号線に接続する信号用リード３が前記電源
導出用導電体２に開口された孔を通じ且つ該電源導出用
導電体２と絶縁体４を介して導出されている半導体装置
により達成される。
【０００６】
【作用】本発明では，パッケージの外形面を使用して電
源系を外部に導出するようにしているため，電源リード
は大面積で構成できインダクタンスは低減される。
源系を外部に導出するようにしているため，電源リード
は大面積で構成できインダクタンスは低減される。
【０００７】
【実施例】図１(A) 〜(E) は本発明の実施例の説明図で
ある。この例はPGA タイプパッケージの電源系導出構造
を示す。
ある。この例はPGA タイプパッケージの電源系導出構造
を示す。
【０００８】図１(A) は半導体装置の斜視図で，図１
(B) はリード部の拡大図である。パッケージ１下面の電
源導出用導電体〔金属，または導電性ゴム（この場合は
縦方向の導電性のものを選ぶ）〕２はパッケージ下面に
形成された導電被膜２'を通じて半導体チップの電源線
に接続される。各信号系の導出は絶縁体（樹脂，例えば
ポリイミド等のポリマ）４で囲まれた導電体のリード３
で行い, この信号用リード３は電源導出用導電体２に絶
縁体４の径に合わせて開けられた孔に挿入される。
(B) はリード部の拡大図である。パッケージ１下面の電
源導出用導電体〔金属，または導電性ゴム（この場合は
縦方向の導電性のものを選ぶ）〕２はパッケージ下面に
形成された導電被膜２'を通じて半導体チップの電源線
に接続される。各信号系の導出は絶縁体（樹脂，例えば
ポリイミド等のポリマ）４で囲まれた導電体のリード３
で行い, この信号用リード３は電源導出用導電体２に絶
縁体４の径に合わせて開けられた孔に挿入される。
【０００９】従って, リード３は従来より長くなるが，
周囲を電源導出用導電体２のシールドで囲まれているた
め，特性上の問題はない。図１(C) は半導体装置を基板
５に装着した断面図で，図１(D) は丸で囲んだ箇所の拡
大図である。
周囲を電源導出用導電体２のシールドで囲まれているた
め，特性上の問題はない。図１(C) は半導体装置を基板
５に装着した断面図で，図１(D) は丸で囲んだ箇所の拡
大図である。
【００１０】図１(E) はパッケージ内の半導体チップの
搭載図である。電源導出用導電体２に電源を供給するた
めには, プリント基板５, ICソケット等の構造を変更す
る必要がある。例えば，プリント基板５には電源導出用
導電体２に対応する位置に電源配線６を設け，電源導出
用導電体２が金属の場合はリード３の実装時に電源導出
用導電体２と電源配線６とを半田付けする。また，電源
導出用導電体２が導電性ゴム（厚さ方向にのみ導電性の
あるゴム）の場合は圧着する。
搭載図である。電源導出用導電体２に電源を供給するた
めには, プリント基板５, ICソケット等の構造を変更す
る必要がある。例えば，プリント基板５には電源導出用
導電体２に対応する位置に電源配線６を設け，電源導出
用導電体２が金属の場合はリード３の実装時に電源導出
用導電体２と電源配線６とを半田付けする。また，電源
導出用導電体２が導電性ゴム（厚さ方向にのみ導電性の
あるゴム）の場合は圧着する。
【００１１】図２(A) 〜(C) は本発明の実施例２の説明
図である。図２(A),(B) において，電源導出用導電体を
２つに分け，PGA タイプパッケージの下面の周辺部にVD
D 用の電源導出用導電体2Aを, 中央部にGND 用の電源導
出用導電体2Bとを設ける。
図である。図２(A),(B) において，電源導出用導電体を
２つに分け，PGA タイプパッケージの下面の周辺部にVD
D 用の電源導出用導電体2Aを, 中央部にGND 用の電源導
出用導電体2Bとを設ける。
【００１２】なお, 電源導出用導電体2Aを, 中央部にGN
D 用の電源導出用導電体2Bを挿入するパッケージ下面の
対応位置に導電膜2A',2B' をメタライズしておく。図２
(C) において，VDD およびGND のパッケージ内の接続を
説明する断面図である。
D 用の電源導出用導電体2Bを挿入するパッケージ下面の
対応位置に導電膜2A',2B' をメタライズしておく。図２
(C) において，VDD およびGND のパッケージ内の接続を
説明する断面図である。
【００１３】図において，７はパッケージ基板で絶縁
体，８はインナリード，９は絶縁体，10は半導体チッ
プ, 11は半導体チップ上に形成されたパッド, 12はボン
ディングワイヤである。
体，８はインナリード，９は絶縁体，10は半導体チッ
プ, 11は半導体チップ上に形成されたパッド, 12はボン
ディングワイヤである。
【００１４】なお図示されないが, GND の接続はパッケ
ージ基板７に形成されたスルーホールに充填された導電
体に接続される。また，信号用のピンは絶縁ブッシュ４
を介して導電体2Aと絶縁される。
ージ基板７に形成されたスルーホールに充填された導電
体に接続される。また，信号用のピンは絶縁ブッシュ４
を介して導電体2Aと絶縁される。
【００１５】図３(A),(B) は本発明の実施例３の説明図
である。この図は，PGA タイプパッケージ１の下面と側
面の４面に各１個ずつ電源導出用導電体2A〜2Eを計５個
設けた例である。この場合は実装の際の電源接続に便利
なようにパッケージ側面は斜め下向き面としている。
である。この図は，PGA タイプパッケージ１の下面と側
面の４面に各１個ずつ電源導出用導電体2A〜2Eを計５個
設けた例である。この場合は実装の際の電源接続に便利
なようにパッケージ側面は斜め下向き面としている。
【００１６】図４(A),(B) は本発明の実施例４の説明図
である。この図はDIP (Dual In line Package)タイプパ
ッケージの下面および上面に電源導出用導電体2A, 2Bを
設けた例である。なお，この構造はその他のパッケー
ジ，例えば，SOJ (Jリードの片側配列パッケージ), QFP
（４方向にピンを配置したフラットパッケージ）にも利
用できる。
である。この図はDIP (Dual In line Package)タイプパ
ッケージの下面および上面に電源導出用導電体2A, 2Bを
設けた例である。なお，この構造はその他のパッケー
ジ，例えば，SOJ (Jリードの片側配列パッケージ), QFP
（４方向にピンを配置したフラットパッケージ）にも利
用できる。
【００１７】
【発明の効果】本発明によれば，半導体装置の電源系の
インダクタンスを低減でき，電源線を通常のピン配置よ
り外すことにより，ピン配置のフレキシビリティを増す
ことができた。この結果，半導体装置の高速化，多ピン
化，高機能化に寄与することができた。
インダクタンスを低減でき，電源線を通常のピン配置よ
り外すことにより，ピン配置のフレキシビリティを増す
ことができた。この結果，半導体装置の高速化，多ピン
化，高機能化に寄与することができた。
【図１】 本発明の実施例１の説明図
【図２】 本発明の実施例２の説明図
【図３】 本発明の実施例３の説明図
【図４】 本発明の実施例４の説明図
【図５】 従来例の説明図
１ パッケージ ２ 電源導出用導電体 ３ 信号用リード ４ 信号用リードを取り囲む絶縁体 ５ プリント基板 ６ プリント基板の電源配線
Claims (1)
- 【請求項１】 半導体チップを搭載するパッケージ(1)
の外形面上に板状の電源導出用導電体(2) が設けられ,
該半導体チップの電源線が該電源導出用導電体に接続さ
れてなり，前記半導体装置チップの信号線に接続する信
号用リード(3）が前記電源導出用導電体(2) に開口され
た孔を通じ且つ該電源導出用導電体(2) と絶縁体(4）を
介して導出されていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4038291A JPH05235271A (ja) | 1992-02-26 | 1992-02-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4038291A JPH05235271A (ja) | 1992-02-26 | 1992-02-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05235271A true JPH05235271A (ja) | 1993-09-10 |
Family
ID=12521207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4038291A Pending JPH05235271A (ja) | 1992-02-26 | 1992-02-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05235271A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111384099A (zh) * | 2018-12-28 | 2020-07-07 | 乐金显示有限公司 | 窄边框电致发光照明装置 |
-
1992
- 1992-02-26 JP JP4038291A patent/JPH05235271A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111384099A (zh) * | 2018-12-28 | 2020-07-07 | 乐金显示有限公司 | 窄边框电致发光照明装置 |
| CN111384099B (zh) * | 2018-12-28 | 2023-11-14 | 乐金显示有限公司 | 窄边框电致发光照明装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6531337B1 (en) | Method of manufacturing a semiconductor structure having stacked semiconductor devices | |
| US5581122A (en) | Packaging assembly with consolidated common voltage connections for integrated circuits | |
| US5598031A (en) | Electrically and thermally enhanced package using a separate silicon substrate | |
| US6218731B1 (en) | Tiny ball grid array package | |
| US5247423A (en) | Stacking three dimensional leadless multi-chip module and method for making the same | |
| US6057601A (en) | Heat spreader with a placement recess and bottom saw-teeth for connection to ground planes on a thin two-sided single-core BGA substrate | |
| US4530002A (en) | Connection lead arrangement for a semiconductor device | |
| US5841191A (en) | Ball grid array package employing raised metal contact rings | |
| US5606199A (en) | Resin-molded type semiconductor device with tape carrier connection between chip electrodes and inner leads of lead frame | |
| JPH06275677A (ja) | 半導体装置用パッケージおよび半導体装置 | |
| KR20050037430A (ko) | 반도체 패키지 디바이스와 그의 형성 및 테스트 방법 | |
| JP2001156251A (ja) | 半導体装置 | |
| KR900007301B1 (ko) | 반도체패키지 | |
| JP2006510201A (ja) | 高密度パッケージ相互接続ワイヤボンドストリップライン及びその方法 | |
| JP3166490B2 (ja) | Ｂｇａ型半導体装置 | |
| KR100196991B1 (ko) | 칩 스케일 패키지 어셈블리 및 이를 구비한 멀티 칩 모듈 어셈블리 | |
| US20030080418A1 (en) | Semiconductor device having power supply pads arranged between signal pads and substrate edge | |
| JPH05235271A (ja) | 半導体装置 | |
| KR200295665Y1 (ko) | 적층형반도체패키지 | |
| JPH10125721A (ja) | 半導体装置 | |
| CN215220719U (zh) | 一种双面封装结构 | |
| KR100196992B1 (ko) | 리드 프레임 및 이를 구비한 칩 스케일 패키지 | |
| JP4502489B2 (ja) | マルチチップ半導体装置 | |
| KR100206975B1 (ko) | 반도체 패키지 | |
| JPH03255655A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010605 |