JPH05235165A - 集積回路の自動配線方法 - Google Patents

集積回路の自動配線方法

Info

Publication number
JPH05235165A
JPH05235165A JP4036496A JP3649692A JPH05235165A JP H05235165 A JPH05235165 A JP H05235165A JP 4036496 A JP4036496 A JP 4036496A JP 3649692 A JP3649692 A JP 3649692A JP H05235165 A JPH05235165 A JP H05235165A
Authority
JP
Japan
Prior art keywords
cells
cell
wiring
labeled
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4036496A
Other languages
English (en)
Inventor
Naohito Kojima
直仁 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4036496A priority Critical patent/JPH05235165A/ja
Publication of JPH05235165A publication Critical patent/JPH05235165A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 迷路法を用いた集積回路の自動配線設計にお
いて、セル数の増加による処理時間の増大を最小限に抑
え、短時間で効率的に配線径路を得る。 【構成】 個々のセル41を2×2→4個まとめたもの
を複合セル42とする(d)。径路探索において、複合
セル内の4つのセルのいずれにもラベルがついていない
場合は、4つのセルに同時に同一のラベルを付ける。複
合セル内のいずれかのセルにラベルが既についている場
合は、個々にラベル付けを行なう。探索開始セルS11
とターゲットセルT12間の径路探索を行うことによ
り、斜線で示された複合セルが最終的な径路を含んでい
ることがわかる(b)。この斜線で示された複合セルを
逆追跡することにより、点線で示すような配線径路31
が得られる(c)。 【効果】 セル数の増加による処理時間の増大を最小限
に抑え、短時間で効率的に配線径路を得ることができ
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、迷路法を用いた集積回
路の自動配線方法に関する。
【0002】
【従来の技術】集積回路の自動配線に用いられる方法の
ひとつとして迷路法が知られている。迷路法では、あら
かじめ設定された格子によって分割されたセルにラベル
付けを行いながら径路探索を進める。ここで2つのセル
S、T間の配線を例にとると、まずSに隣接するセル
に、ある一定規則にもとづいたラベルを与える。次に、
既にラベルを与えられたセルに隣接し、未だラベル付け
されていないセルにラベルを与える。この処理を、ラベ
ル付けされたセルがTに到達するまで繰り返す。ラベル
付けがTまで到達したら、Tから逆追跡を行うことによ
り、S、T間の径路が得られる。
【0003】迷路法では、その方法上、配線領域が大き
くなった場合は格子の数を増やし、配線間隔が小さくな
った場合は格子を細かくして対応することになり、それ
に従ってセルの数も増加する。それによってラベル付け
の処理回数も増えるため、径路探索に必要な時間は増加
する。
【0004】既に存在する迷路法による配線方法とし
て、個々のセルにもとづく径路探索に先だって、それら
をまとめた大きいセルにもとづいて径路探索を行うこと
によって短時間で大まかな配線領域となるセルを絞り込
んでおき、それらのセルを対象にして新たに個々のセル
にもとづいた径路探索を行うものがあるが、この方法は
ひとつの配線について2回の径路探索を行うことにな
り、必ずしも効率はよくない。
【0005】
【発明が解決しようとする課題】このように、従来の迷
路法では、配線領域の巨大化については格子数を増や
し、配線間隔の微小化については格子を細かくすること
でしか対応できず、それに従うセル数の増加により、径
路探索時間が増大するという問題があった。
【0006】本発明は上記の問題を解決するため、迷路
法において隣接する複数のセルへの同一のラベル付けを
可能な限り同時に行うことにより、セル数の増加に対す
る径路探索時間の増加を抑えることが可能な集積回路の
自動配線方法を提供することを目的とする。
【0007】
【課題を解決するための手段】上記目的を達成するた
め、この発明は、配線領域を格子で分割することによっ
て得られた各セルに、ラベル付けを行いながら径路探索
を進める迷路法を用いて集積回路の自動配線を行う際
に、隣接する複数のセルを一度に保持し、既にラベル付
けされているか否かの判断を、これらのセルについて同
時に実行し、前記隣接する複数のセルへの同一のラベル
付けを同時に行うことを特徴としている。
【0008】
【作用】本発明は、迷路法を用いて配線を行う際に、個
々のセルのみならず、隣接する複数のセルをまとめて一
度に保持し、径路探索の過程で隣接する複数のセルに既
にラベル付けがされているか否かの評価を高速に判断
し、複数のセルへの同一のラベル付けを可能な限り同時
に行っている。
【0009】複数のセルの一部に既配線が存在していた
り、既にラベル付けされていた場合は、同時評価及び同
一のラベル付けは不可能であるから従来方法と同様に、
個々のセルに対してラベル付けを行う。
【0010】同時に評価及びラベル付けするセルの数は
径路探索の過程で柔軟に変化し、最終的に最も効率のよ
い径路探索が実現される。
【0011】
【実施例】以下に本発明による自動配線方法における迷
路法を集積回路の自動配線の計算機プログラムに適用し
た実施例を説明する。なお、今回の実施例では、開始点
のセルSとターゲット点のセルTは1点で表されてい
る。また、個々のセルを複数同時に評価できるようにま
とめたものを「複合セル」と呼ぶことにする。単に「セ
ル」と示した時は個々のセルと複合セルの両方を指す。
【0012】図1は本発明による自動配線方法の処理手
順を表したフローチャートである。同図において、始め
の4ステップと終わりの3ステップ、すなわち、開始点
を含むセルをヒープに挿入する(ステップS51)、ヒ
ープからセルあるいは複合セルを1個取り出す(ステッ
プS52)、隣接するセルを認識する(ステップS5
3)、ターゲット点を発見したか否かをチェックする
(ステップS54)、個々のセルを評価してラベル付け
する(ステップS57)、新しくラベル付けしたセルを
ヒープへ挿入する(ステップS58)、逆追跡をして径
路を得る(ステップS59)は、従来の迷路法と同様で
ある。
【0013】これ以外のステップ、すなわち、複合セル
として評価可能か否かをチェックした上で、可能な限り
複合セルとしてラベル付けするステップS55,S56
が本発明の特徴である。
【0014】これらのステップS55,S56では、ス
テップS53で認識された隣接セルのうち、ターゲット
点を含んでいないものが複合セルとして評価可能かどう
かをステップS55で判断し、複合セルとして評価可能
ならばステップS56へ、評価不可能ならばステップS
57へと続く。ステップS56ではその複合セルを評価
し、ラベル付けを行い、その後、新しくラベル付けされ
たセルをヒープへ挿入するステップS58へと続く。
【0015】次に図2(a)、及び図4(a)、(b)
に示すような配線問題に上記手順を適用した実施例を示
す。以下の実施例では1層配線及び2層配線を例に取り
上げるが、この例では本発明による自動配線方法はこれ
に限られるものではなく任意の層数の配線にも勿論適用
可能である。
【0016】第1実施例 図2(a)に示すような配線問題に上記手順を適用した
実施例を、図2(a)〜(d)を用いて説明する。ここ
で図2(a)〜(c)は第1層配線領域を表している。
【0017】この第1実施例では図2(d)のように、
個々のセル41を2×2→4個まとめたものを複合セル
42とする。これは、1ワードが4キャラクタからなる
汎用計算機においては、複合セル42を1ワードに、そ
の複合セルに含まれる4個の個々のセル41を1ワード
内のそれぞれのキャラクタに保持することができるから
である。これにより、複合セル42を1度に評価でき、
また個々のセル41についても独立して参照、変更が可
能となる。
【0018】径路探索において、複合セルを表す1ワー
ドのデータを参照することで、ある複合セル内の4つの
セルのいずれにもラベルがついていない場合(ステップ
S55Yes)は、それが容易にしかも高速に判明す
る。ここで4つのセルに同時に同一のラベルを付けるこ
とにより、従来法と単純に比較して4倍の速度でラベル
付けを行なうことができる。複合セル内のいずれかのセ
ルにラベルが既についている場合(ステップS55N
o)は、従来法と同様に個々にラベル付けを行なう。
【0019】図2(a)において、探索開始セルS11
と探索のターゲットとなるセルT12が示されている。
図1に示す処理手順にしたがって径路探索を行うことに
より、図2(b)において斜線で示された複合セルが最
終的な径路を含んでいることがわかる。この斜線で示さ
れた複合セルを逆追跡することにより、図2(c)にお
いて点線で示すような配線径路31が得られる。
【0020】ここで図3(a)に示すように、径路を発
見するまでにラベル付けした複合セルの数は13である
のに対して、図3(b)に示すように、従来の迷路法に
よってラベル付けされる個々のセルの数は56であるか
ら、本発明による径路探索時間は従来の方法よりも4倍
以上高速であると言える。
【0021】第2実施例 次に、図4(a)、(b)に示すような配線問題に上記
手順を適用した実施例を、図4(a)〜(d)及び図5
(a)〜(d)を用いて説明する。ここで図4(a)、
(c)、図5(a)は第1層配線領域、図4(b)、
(d)、図5(b)は第2層配線領域を表している。実
際には(a)と(b)(c、dに関しても同様)は重な
っていることになる。
【0022】図4(a)、(b)において、探索開始セ
ルS11と探索のターゲットとなるセルT12、及び既
配線31、既配線に含まれる端子32とビア33が示さ
れている。ここでは第1層を原則として縦方向、第2層
を原則として横方向に用いる縦横原則を採用するので、
第1層においては図5(c)に示すように、縦に隣接す
る4個のセル41をまとめたものを複合セル42とし、
第2層では図5(d)に示すように、横に隣接する4個
のセル41をまとめて複合セル42とすることにより、
縦横原則の特徴を考慮した高速な配線処理が実現でき
る。
【0023】セルのメモリへの割り当てについては、第
1実施例と同様に、1ワードが4キャラクタからなる汎
用計算機において複合セル42を1ワードに、その複合
セル42に含まれる4個の個々のセル41を1ワード内
のそれぞれのキャラクタに保持することにより、複合セ
ル42を一度に評価でき、また個々のセル41について
も独立して参照、変更が可能となる。
【0024】複合セル内のいずれかのセルにラベルが既
についている場合(ステップS55No)は、第1実施
例と同様に個々のセルについてラベル付けを行なう。
【0025】図1に示す処理手順にしたがって径路探索
を行うことにより、図4(c)、(d)において斜線で
示された複合セルが最終的な径路を含んでいることがわ
かる。この斜線で示された複合セルを逆追跡することに
より、図5(a)、(b)で示されるような配線径路3
1が得られる。
【0026】ここで図6(a)、(b)に示すように、
径路31を発見するまでラベル付けしたセル及び複合セ
ルの数は16であるのに対して、図6(c)、(d)に
示すように、従来の迷路法によってラベル付けされるセ
ルの数は107であるから、この第2実施例では本発明
による径路探索時間は従来の方法よりも6倍以上高速で
あると言える。
【0027】以上のようにこの発明によれば、セル数の
増加率と比較して、ラベル付け処理回数の増加率が小さ
い。また、配線領域が比較的すいている、初期の配線ほ
ど高速な配線処理を実現できる。さらに、複数のセルの
まとめ方を変えることで、設計規則の変化への対応が可
能となる。
【0028】
【発明の効果】以上説明したように本発明によれば、迷
路法を用いて配線を行う際に、隣接する複数のセルをま
とめて一度に保持し、径路探索の過程で隣接する複数の
セルの評価と同一のラベル付けを可能な限り同時に行っ
ている。これにより、セル数の多い配線領域においても
配線径路を短時間で得ることが可能である。
【図面の簡単な説明】
【図1】本発明による自動配線方法の一実施例の処理手
順を表したフローチャートである。
【図2】図1に示す処理手順に従って行われる、1層配
線領域における配線状態図である。
【図3】図2に示した径路探索によってラベル付けされ
た複合セル数と、従来法によってラベル付けされたセル
数との比較を示す配線領域図である。
【図4】図1に示す処理手順に従って行われる、2層配
線領域における配線状態図である。
【図5】図4に続けて行なわれる配線処理の様子を示す
状態図である。
【図6】図4に示した径路探索によってラベル付けされ
た複合セル数と、従来法によってラベル付けされたセル
数との比較を示す配線領域図である。
【符号の説明】
11 探索開始セル 12 ターゲットセル 21 最終的径路を含む複合セルの連結を示す枝 31 配線径路 32 端子 33 ビア 41 個々のセル 42 複合セル

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 配線領域を格子で分割することによって
    得られた各セルに、ラベル付けを行いながら径路探索を
    進める迷路法を用いて集積回路の自動配線を行う際に、
    隣接する複数のセルへの同一のラベル付けを同時に行う
    ことを特徴とする集積回路の自動配線方法。
  2. 【請求項2】 前記隣接する複数のセルを一度に保持
    し、既にラベル付けされているか否かの判断を、これら
    のセルについて同時に実行することを特徴とする請求項
    1記載の集積回路の自動配線方法。
JP4036496A 1992-02-24 1992-02-24 集積回路の自動配線方法 Pending JPH05235165A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4036496A JPH05235165A (ja) 1992-02-24 1992-02-24 集積回路の自動配線方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4036496A JPH05235165A (ja) 1992-02-24 1992-02-24 集積回路の自動配線方法

Publications (1)

Publication Number Publication Date
JPH05235165A true JPH05235165A (ja) 1993-09-10

Family

ID=12471441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4036496A Pending JPH05235165A (ja) 1992-02-24 1992-02-24 集積回路の自動配線方法

Country Status (1)

Country Link
JP (1) JPH05235165A (ja)

Similar Documents

Publication Publication Date Title
JPS63225869A (ja) 配線経路探索方式
JPH07152802A (ja) 配線設計方法
CN109933857B (zh) 感知集成电路布局信息的时钟树主干拓扑生成方法及系统
US3621208A (en) Signal point interconnection routing
JPH05235165A (ja) 集積回路の自動配線方法
CN113822008B (zh) 基于多引脚同时扩散搜索的超大规模集成电路布线方法
CN111062180B (zh) 一种fpga布线方法及装置
CN113836858A (zh) 芯片布局方法
KR20010024944A (ko) 전자 소자 및 장치의 설계 및 제조 방법
CN113255283B (zh) 快速拆除闭合环路和冗余节点的全局布线方法
US11176304B2 (en) Routing a cell of a semiconductor chip
JPH10240741A (ja) 木構造型データの管理方法
JP3014157B2 (ja) 自動配線方式
JP2897541B2 (ja) 閉図形抽出方法
JP2721712B2 (ja) 自動配線方法
JP3029206B2 (ja) 半導体装置の配線方法
JP2000150659A (ja) 半導体集積回路装置のレイアウト設計方法
JPH11194480A (ja) 描画用マスクパタンデータ生成方法とその装置
JP2536640B2 (ja) 配線処理方式
JP2831738B2 (ja) 配線経路探索装置
JP2851078B2 (ja) 半導体集積回路の製造方法
JPH06291187A (ja) 集積回路の自動配線方法
JPH0512384A (ja) 自動配線方法
JPS59197957A (ja) ル−プ・パタ−ン検出方式
Sehgal et al. Datapath cell design strategy for channelless routing