JPH0522659A - 映像合成回路 - Google Patents
映像合成回路Info
- Publication number
- JPH0522659A JPH0522659A JP19864791A JP19864791A JPH0522659A JP H0522659 A JPH0522659 A JP H0522659A JP 19864791 A JP19864791 A JP 19864791A JP 19864791 A JP19864791 A JP 19864791A JP H0522659 A JPH0522659 A JP H0522659A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video
- signals
- key
- multiplier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Studio Circuits (AREA)
Abstract
(57)【要約】
【目的】 映像信号の遅延を抑制できる映像合成回路を
提供することを目的とする。 【構成】 キー信号生成部１０は、複数のキー信号Ｋ1
〜Ｋ3を入力し、これらのキー信号を演算合成処理し
て、合成すべき入力映像信号Ｖ1 〜Ｖ4 に夫々対応する
合成キー信号Ｋ11〜Ｋ41を生成する。映像信号合成部２
０は、掛算器６〜９により、入力映像信号Ｖ1 〜Ｖ4 と
合成キー信号Ｋ11〜Ｋ41とを掛算（乗算）処理する。こ
れらの掛算器６〜９の出力は、足算器１１〜１３により
足算（加算）処理され、ビデオ出力信号ＯＵＴとして出
力される。
提供することを目的とする。 【構成】 キー信号生成部１０は、複数のキー信号Ｋ1
〜Ｋ3を入力し、これらのキー信号を演算合成処理し
て、合成すべき入力映像信号Ｖ1 〜Ｖ4 に夫々対応する
合成キー信号Ｋ11〜Ｋ41を生成する。映像信号合成部２
０は、掛算器６〜９により、入力映像信号Ｖ1 〜Ｖ4 と
合成キー信号Ｋ11〜Ｋ41とを掛算（乗算）処理する。こ
れらの掛算器６〜９の出力は、足算器１１〜１３により
足算（加算）処理され、ビデオ出力信号ＯＵＴとして出
力される。
Description
【０００１】
【産業上の利用分野】本発明は複数の入力映像信号を複
数のキー信号に基づいて映像合成処理し、合成された映
像信号を出力する映像合成回路に関する。
数のキー信号に基づいて映像合成処理し、合成された映
像信号を出力する映像合成回路に関する。
【０００２】
【従来の技術】図２は、従来の映像合成回路の一例を示
すブロック図である。なお、この映像合成回路は、４つ
の入力映像信号Ｖ1 乃至Ｖ4 の合成を行なうものであ
る。
すブロック図である。なお、この映像合成回路は、４つ
の入力映像信号Ｖ1 乃至Ｖ4 の合成を行なうものであ
る。
【０００３】この映像合成回路は、３つの処理ブロック
４１，４２，４３により構成されている。処理ブロック
４１は、掛算器２１，２２、反転器３０及び足算器２７
により構成されている。また、処理ブロック４２は、掛
算器２３，２４、反転器３１及び足算器２８により構成
されている。更に、処理ブロック４３も、掛算器２５，
２６、反転器３２及び足算器２９により構成されてい
る。
４１，４２，４３により構成されている。処理ブロック
４１は、掛算器２１，２２、反転器３０及び足算器２７
により構成されている。また、処理ブロック４２は、掛
算器２３，２４、反転器３１及び足算器２８により構成
されている。更に、処理ブロック４３も、掛算器２５，
２６、反転器３２及び足算器２９により構成されてい
る。
【０００４】処理ブロック４１において、掛算器２１に
は入力映像信号Ｖ1 が与えられると共にキー信号Ｋ1 が
与えられ、この掛算器２１は入力映像信号Ｖ1 とキー信
号Ｋ1 とを掛算してその結果を出力する。また、掛算器
２２には入力映像信号Ｖ2 が与えられると共にキー信号
Ｋ1 が反転器３０で反転されて与えられる。そして、こ
の掛算器２２は、入力映像信号Ｖ2 とキー信号Ｋ1 の反
転信号とを掛算してその結果を出力する。足算器２７
は、掛算器２１の出力と掛算器２２の出力とを足算して
その結果を出力する。従って、処理ブロック４１から出
力される信号は、入力映像信号Ｖ1 ，Ｖ2 をキー信号Ｋ
1 に基づいて合成した信号である。
は入力映像信号Ｖ1 が与えられると共にキー信号Ｋ1 が
与えられ、この掛算器２１は入力映像信号Ｖ1 とキー信
号Ｋ1 とを掛算してその結果を出力する。また、掛算器
２２には入力映像信号Ｖ2 が与えられると共にキー信号
Ｋ1 が反転器３０で反転されて与えられる。そして、こ
の掛算器２２は、入力映像信号Ｖ2 とキー信号Ｋ1 の反
転信号とを掛算してその結果を出力する。足算器２７
は、掛算器２１の出力と掛算器２２の出力とを足算して
その結果を出力する。従って、処理ブロック４１から出
力される信号は、入力映像信号Ｖ1 ，Ｖ2 をキー信号Ｋ
1 に基づいて合成した信号である。
【０００５】処理ブロック４２において、掛算器２３に
は処理ブロック４１の出力が与えられると共にキー信号
Ｋ2 が与えられ、この掛算器２３は処理ブロック４１の
出力とキー信号Ｋ2 とを掛算してその結果を出力する。
また、掛算器２４には入力映像信号Ｖ3 が与えられると
共にキー信号Ｋ2 が反転器３１で反転されて与えられ
る。そして、この掛算器２４は、入力映像信号Ｖ3 とキ
ー信号Ｋ2 の反転信号とを掛算してその結果を出力す
る。足算器２８は、掛算器２３の出力と掛算器２４の出
力とを足算してその結果を出力する。従って、処理ブロ
ック４２から出力される信号は、処理ブロック４１の出
力信号と入力映像信号Ｖ3 とをキー信号Ｋ2に基づいて
合成した信号である。
は処理ブロック４１の出力が与えられると共にキー信号
Ｋ2 が与えられ、この掛算器２３は処理ブロック４１の
出力とキー信号Ｋ2 とを掛算してその結果を出力する。
また、掛算器２４には入力映像信号Ｖ3 が与えられると
共にキー信号Ｋ2 が反転器３１で反転されて与えられ
る。そして、この掛算器２４は、入力映像信号Ｖ3 とキ
ー信号Ｋ2 の反転信号とを掛算してその結果を出力す
る。足算器２８は、掛算器２３の出力と掛算器２４の出
力とを足算してその結果を出力する。従って、処理ブロ
ック４２から出力される信号は、処理ブロック４１の出
力信号と入力映像信号Ｖ3 とをキー信号Ｋ2に基づいて
合成した信号である。
【０００６】処理ブロック４３において、掛算器２５に
は処理ブロック４２の出力が与えられると共にキー信号
Ｋ3 が与えられ、この掛算器２５は処理ブロック４２の
出力とキー信号Ｋ3 とを掛算してその結果を出力する。
また、掛算器２６には入力映像信号Ｖ4 が与えられると
共にキー信号Ｋ3 が反転器３２で反転されて与えられ
る。そして、この掛算器２６は入力映像信号Ｖ4 とキー
信号Ｋ3 の反転信号とを掛算してその結果を出力する。
足算器２９は、掛算器２５の出力と掛算器２６の出力と
を足算してその結果をビデオ出力信号ＯＵＴとして出力
する。
は処理ブロック４２の出力が与えられると共にキー信号
Ｋ3 が与えられ、この掛算器２５は処理ブロック４２の
出力とキー信号Ｋ3 とを掛算してその結果を出力する。
また、掛算器２６には入力映像信号Ｖ4 が与えられると
共にキー信号Ｋ3 が反転器３２で反転されて与えられ
る。そして、この掛算器２６は入力映像信号Ｖ4 とキー
信号Ｋ3 の反転信号とを掛算してその結果を出力する。
足算器２９は、掛算器２５の出力と掛算器２６の出力と
を足算してその結果をビデオ出力信号ＯＵＴとして出力
する。
【０００７】このようにして、入力映像信号Ｖ1 乃至Ｖ
4 が合成された信号を得ることができる。
4 が合成された信号を得ることができる。
【０００８】ところで、上述の映像合成回路において、
ビデオ出力信号ＯＵＴの論理式は下記数式１に示すよう
になる。
ビデオ出力信号ＯＵＴの論理式は下記数式１に示すよう
になる。
【０００９】
【数１】
ＯＵＴ＝（（Ｖ1 ・Ｋ1 ＋Ｖ2 ・Ｋ1 ）・Ｋ2 ＋Ｖ3 ・Ｋ2 ）・Ｋ3
＋Ｖ4 ・Ｋ3
＝Ｖ1 ・Ｋ1 ・Ｋ2 ・Ｋ3 ＋Ｖ2 ・Ｋ1 ・Ｋ2 ・Ｋ3
＋Ｖ3 ・Ｋ2 ・Ｋ3 ＋Ｖ4 ・Ｋ3
【００１０】
【発明が解決しようとする課題】しかしながら、上述し
た従来の映像合成回路においては、以下に示す問題点が
ある。即ち、従来の映像合成回路においては、入力映像
信号とキー信号とを掛算し、その結果を足算する処理を
カスケード接続しているため、処理ブロックによる処理
を（入力映像信号数−１）回繰り返す必要がある。この
ため、入力映像信号数が多い場合に、掛算器及び足算器
を通過するのに要する処理時間が長くなり、映像信号の
遅延量が大きくなる。例えば、図２に示す映像合成回路
においては、ビデオ出力信号ＯＵＴが得られるまでに、
映像信号は最大で６個の足算器又は掛算器を通過する必
要がある。
た従来の映像合成回路においては、以下に示す問題点が
ある。即ち、従来の映像合成回路においては、入力映像
信号とキー信号とを掛算し、その結果を足算する処理を
カスケード接続しているため、処理ブロックによる処理
を（入力映像信号数−１）回繰り返す必要がある。この
ため、入力映像信号数が多い場合に、掛算器及び足算器
を通過するのに要する処理時間が長くなり、映像信号の
遅延量が大きくなる。例えば、図２に示す映像合成回路
においては、ビデオ出力信号ＯＵＴが得られるまでに、
映像信号は最大で６個の足算器又は掛算器を通過する必
要がある。
【００１１】本発明はかかる問題点に鑑みてなされたも
のであって、入力映像信号に対する処理時間を従来に比
して短縮できて映像信号の遅延を抑制することができる
映像合成回路を提供することを目的とする。
のであって、入力映像信号に対する処理時間を従来に比
して短縮できて映像信号の遅延を抑制することができる
映像合成回路を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明に係る映像合成回
路は、複数のキー信号に基づいて複数の入力映像信号を
合成する映像合成回路において、前記複数のキー信号を
演算合成処理して前記複数の入力映像信号に夫々対応す
る複数の合成キー信号を生成するキー信号生成部と、前
記合成キー信号に基づいて前記複数の入力映像信号を合
成する映像信号合成部とを有することを特徴とする。
路は、複数のキー信号に基づいて複数の入力映像信号を
合成する映像合成回路において、前記複数のキー信号を
演算合成処理して前記複数の入力映像信号に夫々対応す
る複数の合成キー信号を生成するキー信号生成部と、前
記合成キー信号に基づいて前記複数の入力映像信号を合
成する映像信号合成部とを有することを特徴とする。
【００１３】
【作用】本発明においては、キー信号生成部において複
数のキー信号を演算合成処理し、複数の入力映像信号に
夫々対応する複数の合成キー信号を生成する。従って、
映像信号合成部においては、各入力映像信号と各合成キ
ー信号とを乗算処理し、それらの結果を加算処理するこ
とにより合成された映像信号を得ることができる。この
ため、従来のように映像信号をカスケード状に伝達する
必要がなく、映像信号に対する処理時間を短縮すること
ができる。
数のキー信号を演算合成処理し、複数の入力映像信号に
夫々対応する複数の合成キー信号を生成する。従って、
映像信号合成部においては、各入力映像信号と各合成キ
ー信号とを乗算処理し、それらの結果を加算処理するこ
とにより合成された映像信号を得ることができる。この
ため、従来のように映像信号をカスケード状に伝達する
必要がなく、映像信号に対する処理時間を短縮すること
ができる。
【００１４】なお、映像信号合成部は、乗算処理と加算
処理とを行なうため、例えば掛算器及び足算器により構
成することができる。
処理とを行なうため、例えば掛算器及び足算器により構
成することができる。
【００１５】
【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。
参照して説明する。
【００１６】図１は本発明の実施例に係る映像合成回路
を示すブロック図である。但し、本実施例は４つの入力
映像信号Ｖ1 乃至Ｖ4 の合成を行なうものである。
を示すブロック図である。但し、本実施例は４つの入力
映像信号Ｖ1 乃至Ｖ4 の合成を行なうものである。
【００１７】本実施例に係る映像合成回路は、キー信号
生成部１０及び映像信号合成部２０により構成されてい
る。キー信号生成部１０は掛算器１乃至５及び反転器１
４乃至１６により構成されている。掛算器１にはキー信
号Ｋ1 ，Ｋ2 が与えられる。掛算器１はこのキー信号Ｋ
1 ，Ｋ2 を掛算し、その結果を出力する。掛算器３には
この掛算器１の出力及びキー信号Ｋ3 が与えられ、掛算
器３はこの掛算器１の出力及びキー信号Ｋ3 を掛算し
て、その結果を合成キー信号Ｋ11として出力する。
生成部１０及び映像信号合成部２０により構成されてい
る。キー信号生成部１０は掛算器１乃至５及び反転器１
４乃至１６により構成されている。掛算器１にはキー信
号Ｋ1 ，Ｋ2 が与えられる。掛算器１はこのキー信号Ｋ
1 ，Ｋ2 を掛算し、その結果を出力する。掛算器３には
この掛算器１の出力及びキー信号Ｋ3 が与えられ、掛算
器３はこの掛算器１の出力及びキー信号Ｋ3 を掛算し
て、その結果を合成キー信号Ｋ11として出力する。
【００１８】掛算器２には、キー信号Ｋ1 が反転器１４
で反転されて与えられると共にキー信号Ｋ2 が与えられ
る。掛算器２はこの２つの信号を掛算して、その結果を
出力する。掛算器４には掛算器２の出力及びキー信号Ｋ
3 が与えられる。掛算器４は、この２つの信号を掛算し
て、その結果を合成キー信号Ｋ21として出力する。
で反転されて与えられると共にキー信号Ｋ2 が与えられ
る。掛算器２はこの２つの信号を掛算して、その結果を
出力する。掛算器４には掛算器２の出力及びキー信号Ｋ
3 が与えられる。掛算器４は、この２つの信号を掛算し
て、その結果を合成キー信号Ｋ21として出力する。
【００１９】掛算器５には、キー信号Ｋ2 が反転器１５
で反転されて与えられると共に、キー信号Ｋ3 が与えら
れる。掛算器５はこの２つの信号を掛算して、その結果
を合成キー信号Ｋ31として出力する。また、反転器１６
はキー信号Ｋ3 を反転し、この信号を合成キー信号Ｋ41
として出力する。
で反転されて与えられると共に、キー信号Ｋ3 が与えら
れる。掛算器５はこの２つの信号を掛算して、その結果
を合成キー信号Ｋ31として出力する。また、反転器１６
はキー信号Ｋ3 を反転し、この信号を合成キー信号Ｋ41
として出力する。
【００２０】映像信号合成部２０は、掛算器６乃至９、
足算器１１乃至１３により構成されている。掛算器６
は、入力映像信号Ｖ1 と合成キー信号Ｋ11とを掛算し
て、その結果を出力する。また、掛算器７は、入力映像
信号Ｖ2 と合成キー信号Ｋ21とを掛算して、その結果を
出力する。足算器１１は、これらの掛算器６，７の出力
を足算して、その結果を出力する。
足算器１１乃至１３により構成されている。掛算器６
は、入力映像信号Ｖ1 と合成キー信号Ｋ11とを掛算し
て、その結果を出力する。また、掛算器７は、入力映像
信号Ｖ2 と合成キー信号Ｋ21とを掛算して、その結果を
出力する。足算器１１は、これらの掛算器６，７の出力
を足算して、その結果を出力する。
【００２１】掛算器８は、入力映像信号Ｖ3 と合成キー
信号Ｋ31とを掛算して、その結果を出力する。また、掛
算器９は、入力映像信号Ｖ4 と合成キー信号Ｋ41とを掛
算し、その結果を出力する。足算器１２は、これらの掛
算器８，９の出力を足算して、その結果を出力する。
信号Ｋ31とを掛算して、その結果を出力する。また、掛
算器９は、入力映像信号Ｖ4 と合成キー信号Ｋ41とを掛
算し、その結果を出力する。足算器１２は、これらの掛
算器８，９の出力を足算して、その結果を出力する。
【００２２】足算器１３は、足算器１１，１２の出力を
足算して、その結果をビデオ出力信号ＯＵＴとして出力
する。これにより、入力映像信号Ｖ1 乃至Ｖ4 を合成し
た信号を得ることができる。
足算して、その結果をビデオ出力信号ＯＵＴとして出力
する。これにより、入力映像信号Ｖ1 乃至Ｖ4 を合成し
た信号を得ることができる。
【００２３】本実施例においては、入力映像信号Ｖ1 乃
至Ｖ4が掛算器又は足算器を通過する数はいずれも３で
ある。従って、従来に比して信号の遅延を抑制すること
ができる。
至Ｖ4が掛算器又は足算器を通過する数はいずれも３で
ある。従って、従来に比して信号の遅延を抑制すること
ができる。
【００２４】なお、上述の実施例においては入力映像信
号が４つの場合について説明したが、入力映像信号の数
が多いほど、従来の映像合成回路と本発明に係る映像回
路との信号遅延量の差は大きくなる。
号が４つの場合について説明したが、入力映像信号の数
が多いほど、従来の映像合成回路と本発明に係る映像回
路との信号遅延量の差は大きくなる。
【００２５】
【発明の効果】以上説明したように本発明においては、
複数の入力映像信号に夫々対応する複数の合成キー信号
を生成するキー信号生成部と、前記複数の合成キー信号
に基づいて前記複数の入力映像信号を合成する映像信号
合成部とを備えているから、複数の映像信号を合成する
場合に、映像信号の遅延を抑制できるという効果を得る
ことができる。
複数の入力映像信号に夫々対応する複数の合成キー信号
を生成するキー信号生成部と、前記複数の合成キー信号
に基づいて前記複数の入力映像信号を合成する映像信号
合成部とを備えているから、複数の映像信号を合成する
場合に、映像信号の遅延を抑制できるという効果を得る
ことができる。
【図１】本発明の実施例に係る映像合成回路を示すブロ
ック図である。
ック図である。
【図２】従来の映像合成回路の一例を示すブロック図で
ある。
ある。
１乃至９，２１乃至２６；掛算器
１０；キー信号生成部
１１乃至１３，２７乃至２９；足算器
２０；映像信号合成部
４１乃至４３；処理ブロック
Claims (2)
- 【請求項１】 複数のキー信号に基づいて複数の入力映
像信号を合成する映像合成回路において、前記複数のキ
ー信号を演算合成処理して前記複数の入力映像信号に夫
々対応する複数の合成キー信号を生成するキー信号生成
部と、前記合成キー信号に基づいて前記複数の入力映像
信号を合成する映像信号合成部とを有することを特徴と
する映像合成回路。 - 【請求項２】 前記映像信号合成部は、前記複数の入力
映像信号と前記複数の合成キー信号とを夫々乗算処理す
る複数の掛算器と、これらの掛算器の出力を加算処理す
る足算器とにより構成されていることを特徴とする請求
項１に記載の映像合成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19864791A JPH0522659A (ja) | 1991-07-12 | 1991-07-12 | 映像合成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19864791A JPH0522659A (ja) | 1991-07-12 | 1991-07-12 | 映像合成回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0522659A true JPH0522659A (ja) | 1993-01-29 |
Family
ID=16394695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19864791A Pending JPH0522659A (ja) | 1991-07-12 | 1991-07-12 | 映像合成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0522659A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07223846A (ja) * | 1994-02-14 | 1995-08-22 | Asahi Fiber Glass Co Ltd | ガラス繊維用集束剤及び補強用ガラス繊維 |
-
1991
- 1991-07-12 JP JP19864791A patent/JPH0522659A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07223846A (ja) * | 1994-02-14 | 1995-08-22 | Asahi Fiber Glass Co Ltd | ガラス繊維用集束剤及び補強用ガラス繊維 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0640301B2 (ja) | 並列乗算回路 | |
| JPH0474219A (ja) | 高速乗算器 | |
| Stelling et al. | Implementing multiply-accumulate operation in multiplication time | |
| JPH0522659A (ja) | 映像合成回路 | |
| JPH09114647A (ja) | 高基数乗算器アーキテクチャー | |
| US5870322A (en) | Multiplier to selectively perform unsigned magnitude multiplication or signed magnitude multiplication | |
| JPH08314697A (ja) | 符号付き／符号なし数兼用乗算器 | |
| KR940001683A (ko) | 레이트 컨버터 | |
| JP3350968B2 (ja) | 映像信号合成装置 | |
| JP2833244B2 (ja) | 映像調整装置 | |
| JPH01209886A (ja) | スーパープロセッサ装置 | |
| JP2643717B2 (ja) | 楽音合成装置 | |
| JP3097081B2 (ja) | 段数可変ｍ系列符号発生器 | |
| KR100194678B1 (ko) | 시프터를 이용한 승산기 | |
| JPS60254372A (ja) | 積和演算装置 | |
| JPS6149715B2 (ja) | ||
| JPS61224674A (ja) | 画像信号合成回路 | |
| JP3094402B2 (ja) | 楽音波形信号形成装置 | |
| JPH05119969A (ja) | 積和演算器 | |
| JP2006301685A (ja) | 乗算装置 | |
| KR20000045633A (ko) | 곱셈기의 레이스 제거 부분곱 생성 회로 | |
| Phillips | A merged modular/nonmodular multiplier | |
| JPH0951275A (ja) | 逆離散コサイン変換装置 | |
| JPH01241622A (ja) | 乗算装置 | |
| JPH0683852A (ja) | アルファ合成演算器 |