JPH05226483A - モノリシックマイクロ波集積回路 - Google Patents
モノリシックマイクロ波集積回路Info
- Publication number
- JPH05226483A JPH05226483A JP2357192A JP2357192A JPH05226483A JP H05226483 A JPH05226483 A JP H05226483A JP 2357192 A JP2357192 A JP 2357192A JP 2357192 A JP2357192 A JP 2357192A JP H05226483 A JPH05226483 A JP H05226483A
- Authority
- JP
- Japan
- Prior art keywords
- bridge wiring
- air
- semiconductor substrate
- wiring
- air bridge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 半導体基板の裏面ラッピング時におけるエア
ー・ブリッジ配線の破壊が防止できることを目的とす
る。 【構成】 エアー・ブリッジ配線32の近傍の半導体基
板10上に膜厚がエアー・ブリッジ配線32より厚い絶
縁物の緩衝体60を形成した。
ー・ブリッジ配線の破壊が防止できることを目的とす
る。 【構成】 エアー・ブリッジ配線32の近傍の半導体基
板10上に膜厚がエアー・ブリッジ配線32より厚い絶
縁物の緩衝体60を形成した。
Description
【0001】
【産業上の利用分野】本発明は空中配線、いわゆるエア
ー・ブリッジ配線を有するモノリシックマイクロ波集積
回路(以下、MMICという)に関する。
ー・ブリッジ配線を有するモノリシックマイクロ波集積
回路(以下、MMICという)に関する。
【0002】
【従来の技術】従来、この種のマイクロ波を扱うMMI
Cは、図4に示すように、半導体基板10上に酸化膜2
0,配線31が順次形成され、上記配線31上に比誘電
率が概ね1と極めて小さい空気層40を介してエアー・
ブリッジ配線32を形成し、交差する配線31,32間
の寄生容量の低減やインダクタの形成を行っていた。
Cは、図4に示すように、半導体基板10上に酸化膜2
0,配線31が順次形成され、上記配線31上に比誘電
率が概ね1と極めて小さい空気層40を介してエアー・
ブリッジ配線32を形成し、交差する配線31,32間
の寄生容量の低減やインダクタの形成を行っていた。
【0003】
【発明が解決しようとする課題】しかしながら、上述し
た従来のMMICにおいては、アセンブリ工程におい
て、半導体基板10裏面のラッピング面11をラッピン
グする際、ラッピング装置(図示略す)のウエハー固定
部50がエアー・ブリッジ配線32に直接接触してエア
ー・ブリッジ配線32を押し潰してしまうという問題点
があった。
た従来のMMICにおいては、アセンブリ工程におい
て、半導体基板10裏面のラッピング面11をラッピン
グする際、ラッピング装置(図示略す)のウエハー固定
部50がエアー・ブリッジ配線32に直接接触してエア
ー・ブリッジ配線32を押し潰してしまうという問題点
があった。
【0004】本発明の目的は、上述した問題点に鑑み、
半導体基板の裏面ラッピング時におけるエアー・ブリッ
ジ配線の破壊が防止できるモノリシックマイクロ波集積
回路を提供するものである。
半導体基板の裏面ラッピング時におけるエアー・ブリッ
ジ配線の破壊が防止できるモノリシックマイクロ波集積
回路を提供するものである。
【0005】
【課題を解決するための手段】本発明は上述した目的を
達成するため、半導体基板上にエアー・ブリッジ配線を
形成したモノリシックマイクロ波集積回路において、上
記エアー・ブリッジ配線の近傍の上記半導体基板上に膜
厚が上記エアー・ブリッジ配線より厚い絶縁物の緩衝体
を形成したものである。
達成するため、半導体基板上にエアー・ブリッジ配線を
形成したモノリシックマイクロ波集積回路において、上
記エアー・ブリッジ配線の近傍の上記半導体基板上に膜
厚が上記エアー・ブリッジ配線より厚い絶縁物の緩衝体
を形成したものである。
【0006】
【作用】本発明においては、エアー・ブリッジ配線の近
傍にエアー・ブリッジ配線の厚さより厚い絶縁物の緩衝
体を形成したので、半導体基板の裏面ラッピングを行う
際、ラッピング装置のウエハ−固定部は緩衝体に直接接
触し、当該ウエハ−固定部からの圧力はエアー・ブリッ
ジ配線に加わらないため、エアー・ブリッジ配線の破壊
が防止される。
傍にエアー・ブリッジ配線の厚さより厚い絶縁物の緩衝
体を形成したので、半導体基板の裏面ラッピングを行う
際、ラッピング装置のウエハ−固定部は緩衝体に直接接
触し、当該ウエハ−固定部からの圧力はエアー・ブリッ
ジ配線に加わらないため、エアー・ブリッジ配線の破壊
が防止される。
【0007】
【実施例】以下、本発明のMMICに係わる実施例を図
1乃至図3に基づいて従来例と同一構成部分には同一符
号を付して説明する。
1乃至図3に基づいて従来例と同一構成部分には同一符
号を付して説明する。
【0008】即ち、図1において、10は半導体基板で
ある。この半導体基板10上には酸化膜20が形成さ
れ、酸化膜20の所定部上に配線31が形成され、配線
31上には空気層40を介してエアー・ブリッジ配線3
2が形成されている。さらに、上記エアー・ブリッジ配
線32の外側近傍の酸化膜20上には膜厚がエアー・ブ
リッジ配線32より厚くPVD(Physical Vapor Deposi
tion) 法、CVD(Chemical Vapor Deposition) 法また
は熱酸化法等により形成された酸化膜或いは窒化膜等の
絶縁物から成る緩衝体60が形成されている。
ある。この半導体基板10上には酸化膜20が形成さ
れ、酸化膜20の所定部上に配線31が形成され、配線
31上には空気層40を介してエアー・ブリッジ配線3
2が形成されている。さらに、上記エアー・ブリッジ配
線32の外側近傍の酸化膜20上には膜厚がエアー・ブ
リッジ配線32より厚くPVD(Physical Vapor Deposi
tion) 法、CVD(Chemical Vapor Deposition) 法また
は熱酸化法等により形成された酸化膜或いは窒化膜等の
絶縁物から成る緩衝体60が形成されている。
【0009】かくして、本実施例では、半導体基板10
裏面のラッピング面11をラッピングする際、ラッピン
グ装置のウエハー固定部50は緩衝体60の上面に接触
し、エアー・ブリッジ配線32に直接圧力が掛かるのが
防止できるので、エアー・ブリッジ配線32の破壊が防
止できる。これにより、半導体基板10の裏面ラッピン
グが容易にできるようになる。
裏面のラッピング面11をラッピングする際、ラッピン
グ装置のウエハー固定部50は緩衝体60の上面に接触
し、エアー・ブリッジ配線32に直接圧力が掛かるのが
防止できるので、エアー・ブリッジ配線32の破壊が防
止できる。これにより、半導体基板10の裏面ラッピン
グが容易にできるようになる。
【0010】尚、図2はエアー・ブリッジ配線32の内
側にも緩衝体60を形成して強化したものであり、図3
はエアー・ブリッジ配線32の外側に緩衝体60を二重
に形成したものである。
側にも緩衝体60を形成して強化したものであり、図3
はエアー・ブリッジ配線32の外側に緩衝体60を二重
に形成したものである。
【0011】
【発明の効果】以上説明したように本発明によれば、半
導体基板の裏面ラッピング時において、ラッピング装置
のウエハ−固定部は緩衝体に直接接触し、当該ウエハ−
固定部からの圧力はエアー・ブリッジ配線に直接加わら
ないため、エアー・ブリッジ配線の破壊が防止できる。
従って、半導体基板の裏面ラッピングが安定的、高歩留
り且つ容易にできる。
導体基板の裏面ラッピング時において、ラッピング装置
のウエハ−固定部は緩衝体に直接接触し、当該ウエハ−
固定部からの圧力はエアー・ブリッジ配線に直接加わら
ないため、エアー・ブリッジ配線の破壊が防止できる。
従って、半導体基板の裏面ラッピングが安定的、高歩留
り且つ容易にできる。
【図1】本発明の第1実施例に係るMMICの断面図で
ある。
ある。
【図2】本発明の第2実施例に係るMMICの断面図で
ある。
ある。
【図3】本発明の第3実施例に係るMMICの断面図で
ある。
ある。
【図4】従来のMMICの断面図である。
10 半導体基板 11 ラッピング面 20 酸化膜 31 配線 32 エアー・ブリッジ配線 40 空気層 50 ウエハ−固定部 60 緩衝体
Claims (1)
- 【請求項1】 半導体基板上にエアー・ブリッジ配線を
形成したモノリシックマイクロ波集積回路において、上
記エアー・ブリッジ配線の近傍の上記半導体基板上に膜
厚が上記エアー・ブリッジ配線より厚い絶縁物の緩衝体
を形成したことを特徴とするモノリシックマイクロ波集
積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2357192A JPH05226483A (ja) | 1992-02-10 | 1992-02-10 | モノリシックマイクロ波集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2357192A JPH05226483A (ja) | 1992-02-10 | 1992-02-10 | モノリシックマイクロ波集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05226483A true JPH05226483A (ja) | 1993-09-03 |
Family
ID=12114231
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2357192A Pending JPH05226483A (ja) | 1992-02-10 | 1992-02-10 | モノリシックマイクロ波集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05226483A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5437739A (en) * | 1994-04-19 | 1995-08-01 | Rockwell International Corporation | Etch control seal for dissolved wafer micromachining process |
CN111092048A (zh) * | 2019-11-30 | 2020-05-01 | 南京中电芯谷高频器件产业技术研究院有限公司 | 一种三维集成芯片的空气桥结构保护方法 |
-
1992
- 1992-02-10 JP JP2357192A patent/JPH05226483A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5437739A (en) * | 1994-04-19 | 1995-08-01 | Rockwell International Corporation | Etch control seal for dissolved wafer micromachining process |
EP0678905A2 (en) * | 1994-04-19 | 1995-10-25 | Rockwell International Corporation | Etch control seal for dissolved wafer micromachining process |
US5509974A (en) * | 1994-04-19 | 1996-04-23 | Rockwell International Corporation | Etch control seal for dissolved wafer process |
EP0678905A3 (en) * | 1994-04-19 | 1997-10-08 | Rockwell International Corp | Joint for controlling the dissolution of a wafer in a micromachining process. |
CN111092048A (zh) * | 2019-11-30 | 2020-05-01 | 南京中电芯谷高频器件产业技术研究院有限公司 | 一种三维集成芯片的空气桥结构保护方法 |
CN111092048B (zh) * | 2019-11-30 | 2021-06-04 | 南京中电芯谷高频器件产业技术研究院有限公司 | 一种三维集成芯片的空气桥结构保护方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6137155A (en) | Planar guard ring | |
US5946557A (en) | Method of manufacturing a semiconductor device having dummy patterns and an upper insulating layer having cavities | |
JPS63155671A (ja) | 半導体装置の製造方法 | |
JP3240725B2 (ja) | 配線構造とその製法 | |
JPH05291343A (ja) | 半導体装置 | |
US4920402A (en) | Integrated circuit device | |
JPH01251760A (ja) | 強誘電体記憶装置 | |
KR20000047991A (ko) | 웨이퍼 에지상에 흑색 실리콘이 형성되는 것을 방지하기위한 방법 및 장치 | |
US20070284749A1 (en) | Semiconductor device having no cracks in one or more layers underlying a metal line layer and method of manufacturing the same | |
US5985725A (en) | Method for manufacturing dual gate oxide layer | |
JPH05226483A (ja) | モノリシックマイクロ波集積回路 | |
JPH023944A (ja) | 半導体装置 | |
JP2763107B2 (ja) | 誘電体分離半導体基板およびその製造方法 | |
KR100361601B1 (ko) | 반도체 장치 | |
JP2809131B2 (ja) | 半導体装置の製造方法 | |
JPH10189590A (ja) | 半導体装置及びその製造方法 | |
JPH0332214B2 (ja) | ||
JPS63308924A (ja) | 半導体装置 | |
JP3087702B2 (ja) | 半導体装置およびその製造方法 | |
JPH05234804A (ja) | 半導体装置及びその製造方法 | |
JPH09199606A (ja) | マスタスライス方式の半導体装置 | |
JP2758729B2 (ja) | 半導体装置 | |
JPS5952542B2 (ja) | 半導体装置の製造方法 | |
JPH02117136A (ja) | 半導体装置 | |
JP2001077126A (ja) | 半導体装置の製造方法および半導体装置 |