JPH05226304A - ドライエッチング方法 - Google Patents

ドライエッチング方法

Info

Publication number
JPH05226304A
JPH05226304A JP4059106A JP5910692A JPH05226304A JP H05226304 A JPH05226304 A JP H05226304A JP 4059106 A JP4059106 A JP 4059106A JP 5910692 A JP5910692 A JP 5910692A JP H05226304 A JPH05226304 A JP H05226304A
Authority
JP
Japan
Prior art keywords
etching
film
gas
wafer
polycide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4059106A
Other languages
English (en)
Other versions
JP3198586B2 (ja
Inventor
Shingo Kadomura
新吾 門村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP05910692A priority Critical patent/JP3198586B2/ja
Priority to US08/013,325 priority patent/US5391244A/en
Priority to DE69331862T priority patent/DE69331862T2/de
Priority to EP93102170A priority patent/EP0555858B1/en
Priority to KR1019930001891A priority patent/KR100255402B1/ko
Publication of JPH05226304A publication Critical patent/JPH05226304A/ja
Application granted granted Critical
Publication of JP3198586B2 publication Critical patent/JP3198586B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【目的】 CFC(クロロフルオロカーボン)ガスを使
用せずに、W−ポリサイド膜の1段階異方性エッチング
を行う。 【構成】 S2 Cl2 ,S2 Br2 等のハロゲン化イオ
ウをエッチング・ガスとして用い、W−ポリサイド膜5
をエッチングする。ハロゲン化イオウから生成するSは
側壁保護膜7の形成に、Cl* ,Br* はエッチング種
としてそれぞれ寄与する。上層側のWSix 層4のエッ
チング時に生成するWClx やWBrx は、常温常圧下
では沸点が高いが、減圧加熱下では脱離に必要な蒸気圧
を得る。したがって、Sが昇華しない程度にウェハを加
熱すれば、エッチングは十分に進行する。プラズマ中に
* が生成しないので、多結晶シリコン層3にアンダカ
ットが発生せず、またCも存在しないので、パーティク
ル汚染やゲート酸化膜2に対する選択性低下が防止でき
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造分野等
において適用されるドライエッチング方法に関し、特に
クロロフルオロカーボン(CFC)ガスを使用せずに、
ポリサイド膜の高選択性,高異方性,低汚染性エッチン
グを行う方法に関する。
【0002】
【従来の技術】多結晶シリコン層とWSix (タングス
テン・シリサイド)等からなる高融点金属シリサイド層
とが積層されたポリサイド膜は、断面積の等しい多結晶
シリコンの単層膜と比べて約1桁低い抵抗値が得られる
ことから、LSIのゲート配線材料として近年広く使用
されるようになってきている。
【0003】このポリサイド膜は、異なる2種類の材料
に対して共に異方性を実現しなければならないことか
ら、ドライエッチング技術に新たな困難をもたらした。
それは、生成するハロゲン化合物の蒸気圧の差に起因し
て上層の高融点金属シリサイド層よりも下層の多結晶シ
リコン層が速くエッチングされること、および多結晶シ
リコン層と高融点金属シリサイド層の界面に反応層が形
成されること等の理由により、パターンにアンダカット
やくびれ等が生じやすいからである。これらの形状異常
は、ソース・ドレイン領域を形成するためのイオン注入
時に不純物の導入されないオフセット領域を発生させた
り、LDD構造を実現するためのサイドウォール形成時
の寸法精度を低下させること等の原因となり、特にサブ
ミクロン・デバイスでは許容されないものである。した
がって、ポリサイド膜の異方性加工を実現する方法につ
いて、盛んに研究が行われている。
【0004】従来、ポリサイド膜用のエッチング・ガス
としては、CFC113 (C2 Cl3 3 )に代表され
るクロロフルオロカーボン(CFC)ガスが広く使用さ
れてきた。これは、分子中のF素原子とCl原子の寄与
によりラジカル反応とイオン・アシスト反応の両方が進
行し、しかも炭素系ポリマーが堆積して側壁保護が行わ
れることにより高速異方性エッチングが可能となるから
である。
【0005】しかしながら、CFCガスは周知のように
地球のオゾン層破壊の原因であることが指摘されている
ため、環境保護の観点からドライエッチングの分野にお
いてもCFCガスの代替品を見出し、その効果的な利用
方法を確立することが急務とされている。
【0006】この脱CFC対策のひとつとして、本願出
願人は先に特願平2−10489号明細書において、タ
ングステン・ポリサイド膜(以下、W−ポリサイド膜と
称する。)の上層側のWSix 層をHBr/SF6 混合
ガスを用いてエッチングし、下層側の多結晶シリコン層
はHBrガス単独でエッチングする2段階エッチング技
術を提案している。この場合、WSix 層はフッ化物の
形で速やかに除去され、多結晶シリコン層はイオン・ア
シスト機構にもとづいて臭化物の形で異方的に除去され
る。この技術は、WBrx (臭化タングステン)による
パーティクル汚染を防止しながら、実用的なエッチング
速度、ゲート酸化膜に対する高い選択性、高異方性を達
成できる点を、大きなメリットとしている。
【0007】また、他の脱CFC対策としては、たとえ
ば第52回応用物理学会学術講演会(1991年秋季年
会)講演予稿集,p.508,講演番号9a−ZF−6
に、CFC113に替えてCl2 /CH2 2 混合ガス
を用いたW−ポリサイド膜のエッチングが報告されてい
る。このガス系によれば、CH2 2 に由来して気相中
に生成する炭素系ポリマーを堆積させることにより、側
壁保護が行われる。また、CH2 2 の流量比を最適化
すれば、WSix 層と多結晶シリコン層との間の選択比
を増大させ、段差部の残渣を低減することもできる。
【0008】一方、上述のような炭素系ポリマーの側壁
保護作用により高異方性を達成するのではなく、被エッ
チング基板(ウェハ)の低温化によりこれを達成しよう
とする技術も提案されている。これは、いわゆる低温エ
ッチングと呼ばれるプロセスであり、ウェハの温度を0
℃以下に保持することにより、深さ方向のエッチング速
度をイオン・アシスト効果により実用レベルに維持した
まま、パターン側壁部におけるラジカル反応を凍結また
は抑制してアンダカット等の形状異常を防止しようとす
る技術である。たとえば、第35回応用物理学関係連合
講演会(1988年春季年会)講演予稿集第495ペー
ジ演題番号28a−G−2には、ウェハを−130℃に
冷却し、SF6 ガスを用いてシリコン・トレンチ・エッ
チングおよびn+ 型多結晶シリコン層のエッチングを行
った例が報告されている。
【0009】
【発明が解決しようとする課題】このように、従来から
幾つかの脱CFC対策が提案されているが、それぞれに
解決しなければならない課題も残されている。たとえ
ば、HBr/SF6 混合ガスとHBr単独ガスによる2
段階エッチング技術の実用性は、WSix 層と多結晶シ
リコン層との間のガス組成の切り替えのタイミングがい
かに高精度に判定できるかに依存している。切り替えの
タイミングが早すぎると、残存するWSix 層が単独組
成のHBrガスと反応して蒸気圧の低いWBrx を生成
し、パーティクル・レベルを悪化させる虞れが大きい。
逆に切り替えのタイミングが遅れると、F* により多結
晶シリコン層にアンダカットが入ってしまう。
【0010】さらに近年では、SRAMのビット線加工
やEPROMのコントロール・ゲート加工等のように、
大きな段差を有する基板上でポリサイド膜のエッチング
を行わなければならない場合があり、このタイミングの
判定はますます困難となっている。
【0011】一方、Cl2 /CH2 2 混合ガスを用い
る方法には、CH2 2 の堆積性が強すぎるという問題
がある。1988年ドライ・プロセス・シンポジウム抄
録集p.74,II−8には、CH2 2 はC4 8 ,C
2 Cl2 4 (CFC114),CCl4 等のガスに比
べて強固なポリマーを形成し、入射イオンによるエッチ
ング速度が低い事実が報告されている。したがって、C
2 2 を使用すると再現性やパーティクル・レベルを
大きく損なう虞れが大きい。
【0012】また、エッチング反応系における炭素の存
在は、SiO2 系材料層に対する選択性を劣化させる原
因ともなる。この問題点は、たとえば月刊セミコンダク
ターワールド1990年1月号,p.81〜84(プレ
スジャーナル社刊)で指摘されている。ゲート酸化膜の
ようなSiO2 系材料層の表面に炭素が吸着すると、原
子間結合エネルギーの大きいC−O結合(257kca
l/mole)が生成してSi−O結合が弱められた
り、あるいはSiO2 がSiに還元されてハロゲン系の
エッチング種に引き抜かれ易くなってしまうのである。
このことは、薄いゲート酸化膜を下地としてゲート加工
を行う場合等に、重大な問題となる。
【0013】これらに対し、低温エッチングは脱CFC
対策の有効な手段のひとつと期待されているが、高異方
性の達成をラジカルの反応の凍結もしくは抑制のみに頼
ろうとすると、前述のように液体窒素を要するレベルの
低温冷却が必要となる。しかしこれでは、大型で特殊な
冷却装置が必要となること、真空シール材の信頼性が低
下すること等のハードウェハ面の問題が生ずる。また、
ウェハの冷却および室温に戻すまでの加熱に時間がかか
るのでスループットが低下することも懸念され、経済性
や生産性を損なう虞れが大きい。
【0014】そこで本発明は、これら2段階エッチング
における切り替えタイミング判定の困難さ、炭素系ポリ
マーによる汚染や選択性の低下、ウェハ温度の低温制御
に伴う諸問題を解決し、実用的なポリサイド膜のドライ
エッチング方法を提供することを目的とする。
【0015】
【課題を解決するための手段】本発明のドライエッチン
グ方法は、上述の目的を達成するために提案されるもの
である。すなわち、本願の第1の発明にかかるドライエ
ッチング方法は、SとClとを構成元素として有し放電
解離条件下でプラズマ中に遊離のSを生成し得る化合
物、もしくはSとBrとを構成元素として有し放電解離
条件下でプラズマ中に遊離のSを生成し得る化合物の少
なくとも一方を含むエッチング・ガスを用い、被エッチ
ング基板を加熱しながらポリサイド膜をエッチングする
ことを特徴とする。
【0016】本願の第2の発明にかかるドライエッチン
グ方法は、第1の発明で使用するエッチング・ガスにさ
らに窒素系化合物を添加することを特徴とする。
【0017】本願の第3の発明にかかるドライエッチン
グ方法は、S2 Cl2 とS2 Br2との混合気化生成物
を含むエッチング・ガスを用い、被エッチング基板を加
熱しながらポリサイド膜をエッチングすることを特徴と
する。
【0018】さらに、本願の第4の発明にかかるドライ
エッチング方法は、第3の発明で使用するエッチング・
ガスにさらに窒素系化合物を添加することを特徴とす
る。
【0019】
【作用】本発明のドライエッチング方法のポイントは、
(i)エッチング・ガスの成分としてフッ素系化合物を
使用しないこと、(ii)炭素系ポリマー以外の物質で側
壁保護を行うこと、および、(iii) 途中でエッチング条
件を変更することなく1段階異方性エッチングを実現す
ること、である。
【0020】まず、本発明ではエッチングに異方性低下
の原因となるF* を利用せず、代わりにCl* および/
またはBr* を利用する。従来技術においてCl* ,B
*が積極的に利用されていなかったのは、Wの塩化物
や臭化物の蒸気圧が高いからである。たとえば、沸点で
みるとWCl5 は275.6℃、WCl6 は346.7
℃、WBr6 は232℃であり、常温で気体であるWF
6 よりも遙かに高い。しかし、発想を転換すれば、この
程度の沸点を有する化合物は、エッチングが行われるよ
うな減圧下でウェハをある程度加熱すれば、脱離に必要
な蒸気圧を得るので、エッチングは十分に進行し得るも
のと考えられる。
【0021】一方、炭素系ポリマー以外の側壁保護物質
に関しては、本発明者はイオウ(S)および窒化イオウ
系化合物に着目し、これまでに多数の提案を行ってい
る。Sは、特願平3−210516号明細書に記載した
ように、放電解離条件下でプラズマ中に遊離のSを生成
し得る化合物を用いて生成させることができる。堆積し
たSは、エッチング終了後にウェハをおおよそ90℃以
上に加熱すれば、昇華除去することができる。
【0022】一方の窒化イオウ系化合物は、特願平3−
301281号明細書に記載したように、Sを生成し得
る化合物にさらに窒素系化合物を添加すれば、同様に生
成させることができる。ここで生成する窒化イオウ系化
合物としては、ポリチアジル(SN)x が主なものであ
り、以下の明細書でも(SN)x を中心とした記述を行
うが、この他にもエッチング・ガスの組成に応じてハロ
ゲン化チアジルやチアジル水素等が生成する可能性があ
る。しかし、いずれもウェハをおおよそ130℃以上に
加熱すれば、容易に昇華もしくは分解し、除去すること
ができる。
【0023】したがって、前述のウェハ加熱は、これら
Sや窒化イオウ系化合物が除去されない温度範囲で行わ
れることが前提となる。以上が、本願の4発明に共通す
る考え方である。
【0024】本願の第1の発明はS堆積プロセスを実現
するものであり、エッチング・ガスの主成分として、S
とCl* 、もしくはSとBr* を1分子から同時に供給
できる化合物の少なくとも一方を使用する。かかる化合
物としては、本願出願人が先に特願平3−210516
号明細書に提案したS3 Cl2 ,S2 Cl2 ,SCl2
等の塩化イオウ、もしくはS3 Br2 ,S2 Br2 ,S
Br2 等の臭化イオウが代表的なものである。Cl*
よびBr* はポリサイド膜のエッチング種として、また
Sは側壁保護物質としてそれぞれ寄与する。
【0025】本願の第2の発明は窒化イオウ堆積プロセ
スを実現するものであり、塩化イオウ、臭化イオウの少
なくとも一方を含むエッチング・ガスに、さらに窒素系
化合物を添加する。この場合、塩化イオウおよび/また
は臭化イオウから解離生成するSと窒素系化合物から解
離生成するNとが反応すると、まずチアジル(N≡S)
が生成し、さらにこのチアジルが不対電子を利用して求
核攻撃を行うことにより、分子間で容易に重合して(S
N)2 ,(SN)4 ,さらにはポリチアジル(SN)x
を生成するわけである。(SN)x は、J.Am.Ch
em.Soc.,Vol.29,p.6358〜636
3(1975)にも記載されているように、結晶状態で
はS−N−S−N−…の共有結合鎖が平行に配列した構
造を有している。このポリマーは、ラジカルやイオンの
攻撃に対して高い耐性を示すため、Sよりもさらに強固
な側壁保護効果を発揮する。
【0026】本願の第3の発明および第4の発明は、液
状のハロゲン化イオウの有効な利用方法を提供するもの
であり、前者はS堆積プロセスであり、後者は窒化イオ
ウ堆積プロセスをそれぞれ実現するものである。第3の
発明および第4の発明で使用するハロゲン化イオウは、
2 Cl2 (二塩化二イオウ)およびS2 Br2 (二臭
化二イオウ)である。S2 Cl2 は融点−77℃,沸点
138℃の油状物質、S2 Br2 は融点−46℃,沸点
54℃(2.39×103 Pa)の油状物質であり、い
ずれも常温常圧下では液体である。これらは、不活性ガ
スを用いてバブリングを行う等の方法により気化させて
エッチング・チャンバ内へ導入すれば、単独組成でもエ
ッチング・ガスとして使用できる。
【0027】しかし、本発明者はこれら両方の化合物を
予め混合してから気化させることにより、プラズマの状
態を変化させ、より多様な化学種をエッチング反応系へ
供給できることを見出した。これは、S2 Cl2 とS2
Br2 との間でハロゲン交換反応が起こり、S2 ClB
r(塩化臭化イオウ)が一部生成することに起因してい
る。S2 ClBrからは、SClBr+ ,ClBr+
のように、S2 Cl2単独またはS2 Br2 単独の組成
のエッチング・ガスからは生成し得ない化学種が生成す
る可能性があり、また放電解離効率も変化する。
【0028】なお、本願では液体状態のハロゲン化イオ
ウを便宜上、上記の2物質に限定しているが、ハロゲン
化イオウには純粋状態での存在や物性の確定されていな
い他の原子組成比を有する化合物も多い。原理的には、
たとえこれらの不確定な化合物を用いても、同様の混合
気化生成物を得ることができる。
【0029】ところで、2成分系ガスのハロゲン交換反
応によりエッチング特性が変化する例としては、アルミ
ニウム系材料層のエッチングにおいて、BCl3 とBB
3を予混合してから供給することにより、対レジスト
選択比が向上する事実が知られている。今回の発明は、
この事実に着想を得たものである。この選択比向上の詳
細な機構は必ずしも明らかではないが、レジスト・マス
クの表面に形成されるCClx Bry 系のポリマーの構
造や性質がより複雑多様化することにより、イオン・ス
パッタ作用やラジカルの攻撃に対する高い耐性が付与さ
れているものと考えられる。
【0030】
【実施例】以下、本発明の具体的な実施例について説明
する。
【0031】実施例1 本実施例は、本願の第1の発明をゲート電極加工に適用
し、S2 Cl2 を用いてW−ポリサイド膜をエッチング
した例である。このプロセスを、図1を参照しながら説
明する。まず、図1(a)に示されるように、単結晶シ
リコン基板1上にSiO2 からなるゲート酸化膜2を介
してW−ポリサイド膜5が形成され、さらにこの上に所
定の形状にパターニングされたレジスト・マスク6が形
成されてなるウェハを準備した。ここで、上記W−ポリ
サイド膜5は、n型不純物をドープした厚さ約100n
mの多結晶シリコン層3と、厚さ約100nmのWSi
x 層4とが順次積層されてなるものである。また、上記
レジスト・マスク6は、一例としてネガ型3成分系の化
学増幅型フォトレジスト材料(シプレー社製;商品名S
AL−601)を用い、KrFエキシマ・レーザ・リソ
グラフィを行うことにより、約0.35μmのパターン
幅に形成されている。
【0032】このウェハをRFバイアス印加型の有磁場
マイクロ波プラズマ・エッチング装置にセットし、一例
として下記の条件で上記W−ポリサイド膜5をエッチン
グした。 S2 Cl2 流量 50SCCM ガス圧 1.3Pa(10mTo
rr) マイクロ波パワー 850W(2.45GH
z) RFバイアス・パワー 50W(2MHz) ウェハ温度 80℃ ここで、上記S2 Cl2 は常温で液状物質であるため、
Heガスを用いるバブリングにより気化させた後、エッ
チング・チャンバ内へ導入した。
【0033】この工程では、Cl* によるラジカル反応
がSx + ,SClx + ,Clx + 等のイオンの入射エネ
ルギーにアシストされる機構でW−ポリサイド膜5のエ
ッチングが進行した。ここで、WSix 層4のエッチン
グ中に生成する反応生成物WClx は沸点の高い化合物
であるが、上述のような高真空下でウェハが80℃に加
熱されていることにより、脱離に十分な蒸気圧を得てお
り、パーティクル汚染を惹起させることはなかった。一
方、プラズマ中にはS2 Cl2 から解離した遊離のSが
存在しており、このSが図1(b)に示されるように側
壁保護膜7を形成した。これらイオン・アシスト効果と
側壁保護効果により、1段階エッチングでも良好な異方
性形状を有するゲート電極5aが形成された。なお、図
中、エッチング後に形成された各材料層のパターンは、
元の番号に添字aを付けて表してある。
【0034】ところで、通常このような加熱条件下で
は、レジスト・マスク6に対する選択性の低下が懸念さ
れるが、本発明ではレジスト・マスク6の表面において
Sの堆積過程とそのスパッタ除去過程とが競合するた
め、レジスト選択性が低下することはなかった。また、
本実施例ではエッチング・ガスの成分に炭素が含まれて
いないため、CFCガスを用いる従来のプロセスと異な
り、ゲート酸化膜2に対して50以上もの選択比を確保
することができた。
【0035】エッチング終了後、ウェハを約100℃に
加熱したところ、図1(c)に示されるように側壁保護
膜7は速やかに昇華除去され、ウェハ上に何らパーティ
クル汚染を惹起させることはなかった。最後に、通常の
条件にしたがってO2 プラズマ・アッシングを行い、図
1(d)に示されるように、レジスト・マスク6を除去
した。このアッシングによれば、仮にウェハ上に微量の
Sが残存していたとしても、SOx の形でこれを完全に
除去することができる。
【0036】なお、側壁保護膜7の除去は、レジスト・
マスク6の除去と同時に行っても良い。
【0037】実施例2 本実施例は、本願の第1の発明をゲート電極加工に適用
し、S2 Cl2 /S2Br2 混合系を用いてW−ポリサ
イド膜をエッチングした例である。まず、図1(a)に
示すウェハを有磁場マイクロ波プラズマ・エッチング装
置にセットし、一例として次の条件でW−ポリサイド膜
5をエッチングした。
【0038】 S2 Cl2 流量 25SCCM S2 Br2 流量 25SCCM ガス圧 1.3Pa(10mTo
rr) マイクロ波パワー 850W(2.45GH
z) RFバイアス・パワー 50W(2MHz) ウェハ温度 80℃ ここで、S2 Br2 も常温で液状物質であるため、S2
Cl2 と同様にバブリングで気化させた後に、エッチン
グ・チャンバ内へ導入した。
【0039】この工程では、Cl* ,Br* によるラジ
カル反応がSx + ,SClx + ,SBrx + ,C
x + ,Brx + 等のイオンの入射エネルギーにアシス
トされる機構でW−ポリサイド膜5のエッチングが進行
した。ここで、WSix 層4のエッチング中に生成する
反応生成物WClx ,WBrx は、ウェハが加熱されて
いるので脱離可能である。Sによる側壁保護の機構は、
実施例1で上述したとおりである。
【0040】本実施例によっても、1段階エッチングに
より良好な異方性形状を有するゲート電極5aを形成す
ることができた。
【0041】実施例3 本実施例は、本願の第1の発明をゲート電極加工に適用
した例であるが、エッチング・マスクとしてはW−ポリ
サイド膜上に反射防止膜として形成されたTiON層を
パターニングしたものを用い、エッチング・ガスとして
はS2 Br2 を使用した。このプロセスを、図2を参照
しながら説明する。図2の参照符号は、図1と一部共通
である。
【0042】図2(a)は、エッチング前のウェハを示
す。このウェハは、前出の図1(a)に示したウェハと
は異なり、W−ポリサイド膜5の表面に反応性スパッタ
リング等により厚さ約40nmのTiON反射防止膜8
が形成されてなるものである。レジスト・マスク6は、
このTiON反射防止膜8の存在によりWSix 層4か
らの強い反射光の影響を免れており、良好な異方性形状
にパターニングされている。
【0043】まず、上記のウェハをマグネトロンRIE
装置にセットし、一例として下記の条件でTiON反射
防止膜8をエッチングした。 c−C4 8 流量 30SCCM O2 流量 20SCCM ガス圧 1.3Pa(10mTo
rr) マイクロ波パワー 850W(2.45GH
z) RFバイアス・パワー 1000W(13.56M
Hz) 上記c−C4 8 (オクタフルオロシクロブタン)は、
いわゆる高次フルオロカーボン化合物の一種であり、1
分子から複数個のCFx + を生成してイオン・アシスト
反応による高速エッチングに寄与する。このエッチング
により、TiON反射防止膜8は、TiOx y 等の形
で除去された。
【0044】さらに、ウェハをプラズマ・アッシング装
置に移設し、通常のO2 プラズマ・アッシング条件によ
りレジスト・マスク6を除去した。これにより、図2
(b)に示されるように、TiON反射防止膜パターン
8aが形成された。つまり、既に反射防止膜としての役
割を終えたTiON反射防止膜6を、今度はエッチング
・マスクとして使用するわけである。
【0045】次に、上記ウェハを有磁場マイクロ波プラ
ズマ・エッチング装置にセットし、一例として下記の条
件でW−ポリサイド膜5をエッチングした。 S2 Br2 流量 50SCCM ガス圧 1.3Pa(10mTo
rr) マイクロ波パワー 850W(2.45GH
z) RFバイアス・パワー 50W(2MHz) ウェハ温度 80℃ この工程におけるW−ポリサイド膜5のエッチング機構
は、実施例1の塩素を臭素に読み替えたものにほぼ等し
く、図2(c)に示されるように、良好な異方性形状を
有するゲート電極5aが形成された。この場合の反応生
成物WBrx は、WClx よりもさらに蒸気圧が高いの
で、エッチング速度が実施例1よりも向上した。
【0046】ここで、パターン側壁部にはS2 Br2
ら解離生成したSが堆積して側壁保護膜7が形成され
た。一方、TiON反射防止膜パターン8aの表面で
は、プラズマ中のBr* の作用によりTi原子が引き抜
かれると同時にNのダングリング・ボンドが生成し、こ
のダングリング・ボンドにプラズマ中のSが結合して窒
化イオウ系堆積層9が形成された。図2(c)では、ポ
リチアジル(SN)x が堆積した様子を模式的に示し
た。この窒化イオウ系堆積層9は、入射イオンやラジカ
ルの攻撃に対して高い耐性を示し、薄いTiON反射防
止膜パターン8aがエッチング・マスクとして機能する
ことを可能としている。
【0047】次に、ウェハを約150℃に加熱したとこ
ろ、図2(d)に示されるように、Sからなる側壁保護
膜7および(SN)x からなる窒化イオウ系堆積層9は
速やかに昇華もしくは分解除去された。なお、ウェハ加
熱の代わりに通常のO2 プラズマ・アッシング条件と同
様のじ条件でO2 プラズマ処理を行っても、同様に側壁
保護膜7や窒化イオウ系堆積層9の除去は可能である。
【0048】ところで、本実施例ではエッチング・ガス
の成分に炭素が含まれていないことはもちろん、W−ポ
リサイド膜5のエッチング時にレジスト・マスクを使用
していないため、ゲート酸化膜2に対する選択性は実施
例1よりもさらに向上し、100以上とすることができ
た。上記TiON反射防止膜パターン8aは、層厚がゲ
ート電極5aの1/5程度であるため、このまま残して
層間絶縁膜の一部として使用しても、ウェハの表面段差
を極端に増大させることはない。
【0049】実施例4 本実施例は、本願の第2の発明をゲート電極加工に適用
し、S2 Cl2 /N2混合系を用いてW−ポリサイド膜
をエッチングした例である。このプロセスを、図3を参
照しながら説明する。本実施例でエッチング・サンプル
として使用したウェハは、前出の図1(a)に示される
ものと同じである。このウェハを有磁場マイクロ波プラ
ズマ・エッチング装置にセットし、一例として下記の条
件でW−ポリサイド膜5をエッチングした。
【0050】 S2 Cl2 流量 50SCCM N2 流量 20SCCM ガス圧 1.3Pa(10mTo
rr) マイクロ波パワー 850W(2.45GH
z) RFバイアス・パワー 30W(2MHz) ウェハ温度 120℃ この工程におけるW−ポリサイド膜5のエッチング機構
は、実施例1とほぼ同様である。ただし本実施例では、
気相中に生成したSの少なくとも一部がさらにN2 と反
応して窒化イオウ系化合物が生成し、これがパターン側
壁部に堆積して図3に示されるような側壁保護膜10が
形成された。この窒化イオウ系化合物による側壁保護効
果はSのそれよりもさらに強力であるため、実施例1と
比べてRFバイアス・パワーが低いにもかかわらず、良
好な異方性形状を有するゲート電極5aを形成すること
ができた。
【0051】実施例5 本実施例は、本願の第2の発明をゲート電極加工に適用
し、S2 Cl2 /S2Br2 /N2 混合系を用いてW−
ポリサイド膜をエッチングした例である。本実施例で
は、図1(a)に示されるウェハを用い、一例として下
記の条件でW−ポリサイド膜5をエッチングした。
【0052】 S2 Cl2 流量 25SCCM S2 Br2 流量 25SCCM N2 流量 20SCCM ガス圧 1.3Pa(10mTo
rr) マイクロ波パワー 850W(2.45GH
z) RFバイアス・パワー 30W(2MHz) ウェハ温度 120℃ この工程におけるW−ポリサイド膜5のエッチング機構
は、実施例2とほぼ同様である。ただし本実施例では、
気相中に生成したSの少なくとも一部がさらにN2 と反
応して窒化イオウ系化合物が生成し、これがパターン側
壁部に堆積して図3に示されるような側壁保護膜10が
形成された。
【0053】実施例6 本実施例は、TiON反射防止膜をエッチング・マスク
とし、S2 Br2 /N2 系によりW−ポリサイド膜5を
エッチングした例である。このプロセスを、図4を参照
しながら説明する。本実施例では、図2(a)に示され
るウェハを用い、一例として下記の条件でW−ポリサイ
ド膜5をエッチングした。
【0054】 S2 Br2 流量 50SCCM N2 流量 20SCCM ガス圧 1.3Pa(10mTo
rr) マイクロ波パワー 850W(2.45GH
z) RFバイアス・パワー 30W(2MHz) ウェハ温度 120℃ この工程におけるW−ポリサイド膜5のエッチング機構
は、実施例3とほぼ同様である。ただし本実施例では、
気相中に生成したSの少なくとも一部がさらにN2 と反
応して窒化イオウ系化合物が生成し、これがパターン側
壁部に堆積して図4に示されるような側壁保護膜10が
形成された。
【0055】実施例7 本実施例は、本願の第3の発明をゲート加工に適用し、
2 Cl2 とS2 Br2 の混合気化生成物を用いてW−
ポリサイド膜をエッチングした例である。まず、図1
(a)に示されるウェハを用い、一例として下記の条件
でW−ポリサイド膜5をエッチングした。
【0056】 (S2 Cl2 +S2 Br2 )流量 50SCCM ガス圧 1.3Pa(10mTo
rr) マイクロ波パワー 850W(2.45GH
z) RFバイアス・パワー 50W(2MHz) ウェハ温度 80℃ ここで、(S2 Cl2 +S2 Br2 )流量とは、液体状
のS2 Cl2 とS2 Br2 とを容積1リットルのガス・
ボンベ中で50gずつ混合した後、これを気化させて得
られる混合気化生成物の流量を表している。この混合気
化生成物中には、所定の割合でハロゲン交換反応生成物
であるS2 ClBrが含まれている。
【0057】このときのエッチング反応系には、実施例
2におけるよりも多様なエッチング種が生成した。すな
わち、Cl* ,Br* 等によるW,Siの引き抜きがS
x +,SClx + ,SBrx + ,Clx + ,Brx +
ClBr+ 等のイオンの入射エネルギーにアシストされ
る機構でエッチングが進行した。本実施例でも、Sの側
壁保護膜7を形成しながら、良好な異方性加工を行うこ
とができた。また、レジスト・マスク6の表面に形成さ
れるポリマーの組成が複雑化することにより、レジスト
・マスク6に対する選択性も向上した。
【0058】実施例8本実施例は、本願の第4の発明を
ゲート加工に適用し、(S2 Cl2 +S2 B r2 )/N2 系を用いてW−ポリサイド膜をエッチング
した例である。まず、図1(a)に示されるウェハを用
い、一例として下記の条件でW−ポリサイド膜5をエッ
チングした。
【0059】 (S2 Cl2 +S2 Br2 )流量 50SCCM N2 流量 20SCCM ガス圧 1.3Pa(10mTo
rr) マイクロ波パワー 850W(2.45GH
z) RFバイアス・パワー 30W(2MHz) ウェハ温度 80℃ この工程におけるエッチング機構は、ほぼ実施例7で上
述したとおりである。ただし本実施例では、混合気化生
成物から放出されたSの少なくとも一部が気相中でN2
と反応して(SN)x 等の窒化イオウ系化合物を生成
し、これが側壁保護に寄与した。この窒化イオウ系化合
物による側壁保護効果はSのそれよりもさらに強力であ
るため、実施例7と比べてRFバイアス・パワーが低い
にもかかわらず、良好な異方性加工が実現した。
【0060】以上、本発明を8つの実施例にもとづいて
説明したが、本発明はこれらの各実施例に何ら限定され
るものではなく、たとえば窒素系化合物としては、上述
のN2 の他、N2 2 ,NF3 ,NCl3 ,NBr3
NO2 等を使用することができる。NH3 はハロゲン化
イオウと反応して除去が困難な硫化アンモニウムを副生
するので、好ましくない。
【0061】また、エッチング・ガスには各種の添加ガ
スを混合しても良い。たとえば、H2 ,H2 S,シラン
系ガスのようにエッチング系内にH* ,Si* 等を供給
し得るガスを添加すれば、これらのラジカルが過剰なハ
ロゲン・ラジカルを捕捉し、Sの堆積効果を高めること
ができる。さらに、スパッタリング効果,冷却効果,希
釈効果を得る目的でHe,Ar等の希ガスが添加されて
いても良い。
【0062】W−ポリサイド膜上の反射防止膜は、上述
のTiONの他、Six y 等であっても良い。高融点
金属シリサイド層は、上述のWSix 層の他、MoSi
x 層,TiSix 層,TaSix 層等であっても良い。
さらに、使用するエッチング装置、エッチング条件、ウ
ェハの構成等は適宜変更可能であることは言うまでもな
い。
【0063】
【発明の効果】以上の説明からも明らかなように、本発
明のドライエッチング方法によれば、従来では困難であ
ったポリサイド膜の1段階エッチングが、CFCガスを
使用することなく実現できる。このことは、大きな段差
を有する基板上に形成されたポリサイド膜のエッチング
に、新たな道を開くものである。特に、単独組成のエッ
チング・ガスを使用する系では、エッチングの制御性も
著しく向上させることができる。しかも、エッチング・
ガスの組成に炭素が含まれていないため、SiO2 系の
下地に対する選択性が向上し、パーティクル汚染が抑制
できる。
【0064】したがって、本発明は微細なデザイン・ル
ールにもとづいて設計され、高集積度,高性能,高信頼
性を要求される半導体装置の製造に極めて好適である。
【図面の簡単な説明】
【図1】本発明をゲート加工に適用したプロセス例をそ
の工程順にしたがって示す概略断面図であり、(a)は
W−ポリサイド膜上にレジスト・マスクが形成された状
態、(b)はW−ポリサイド膜がSの堆積による側壁保
護膜の形成を伴いながらエッチングされた状態、(c)
は側壁保護膜が除去された状態、(d)はレジスト・マ
スクが除去された状態をそれぞれ表す。
【図2】本発明をゲート加工に適用した他のプロセス例
をその工程順にしたがって示す概略断面図であり、
(a)はW−ポリサイド膜上にTiON反射防止膜を介
してレジスト・マスクが形成された状態、(b)はTi
ON反射防止膜パターンが形成され、レジスト・マスク
が除去された状態、(c)はTiON反射防止膜パター
ンをマスクとしてW−ポリサイド膜がエッチングされた
状態、(d)は側壁保護膜および窒化イオウ系堆積層が
除去された状態をそれぞれ表す。
【図3】本発明をゲート加工に適用した他のプロセス例
において、窒化イオウ系化合物の堆積により側壁保護膜
が形成された状態を示す概略断面図である。
【図4】本発明をゲート加工に適用したさらに他のプロ
セス例において、窒化イオウ系化合物の堆積により側壁
保護膜および窒化イオウ系堆積層が形成された状態を示
す概略断面図である。
【符号の説明】
1 ・・・単結晶シリコン基板 2 ・・・ゲート酸化膜 3 ・・・多結晶シリコン層 4 ・・・WSix 層 5 ・・・W−ポリサイド膜 5a・・・ゲート電極 6 ・・・レジスト・マスク 7 ・・・側壁保護膜(S) 8 ・・・TiON反射防止膜 8a・・・TiON反射防止膜パターン 9 ・・・窒化イオウ系堆積層 10・・・側壁保護膜〔(SN)x

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 多結晶シリコン層と高融点金属シリサイ
    ド層とがこの順に積層されてなるポリサイド膜をエッチ
    ングするドライエッチング方法において、 SとClとを構成元素として有し放電解離条件下でプラ
    ズマ中に遊離のSを生成し得る化合物、もしくはSとB
    rとを構成元素として有し放電解離条件下でプラズマ中
    に遊離のSを生成し得る化合物の少なくとも一方を含む
    エッチング・ガスを用い、被エッチング基板を加熱しな
    がら前記ポリサイド膜をエッチングすることを特徴とす
    るドライエッチング方法。
  2. 【請求項2】 前記エッチング・ガスがさらに窒素系化
    合物を含むことを特徴とする請求項1記載のドライエッ
    チング方法。
  3. 【請求項3】 多結晶シリコン層と高融点金属シリサイ
    ド層とがこの順に積層されてなるポリサイド膜をエッチ
    ングするドライエッチング方法において、 S2 Cl2 とS2 Br2 との混合気化生成物を含むエッ
    チング・ガスを用い、被エッチング基板を加熱しながら
    前記ポリサイド膜をエッチングすることを特徴とするド
    ライエッチング方法。
  4. 【請求項4】 前記エッチング・ガスがさらに窒素系化
    合物を含むことを特徴とする請求項3記載のドライエッ
    チング方法。
JP05910692A 1992-02-14 1992-02-14 ドライエッチング方法 Expired - Fee Related JP3198586B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP05910692A JP3198586B2 (ja) 1992-02-14 1992-02-14 ドライエッチング方法
US08/013,325 US5391244A (en) 1992-02-14 1993-02-04 Dry etching method
DE69331862T DE69331862T2 (de) 1992-02-14 1993-02-11 Trockenätzverfahren eines Polyzids ohne Verwendung von FCKW-Gasen
EP93102170A EP0555858B1 (en) 1992-02-14 1993-02-11 Method of dry etching a polycide without using a CFC gas
KR1019930001891A KR100255402B1 (ko) 1992-02-14 1993-02-12 드라이에칭방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05910692A JP3198586B2 (ja) 1992-02-14 1992-02-14 ドライエッチング方法

Publications (2)

Publication Number Publication Date
JPH05226304A true JPH05226304A (ja) 1993-09-03
JP3198586B2 JP3198586B2 (ja) 2001-08-13

Family

ID=13103735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05910692A Expired - Fee Related JP3198586B2 (ja) 1992-02-14 1992-02-14 ドライエッチング方法

Country Status (5)

Country Link
US (1) US5391244A (ja)
EP (1) EP0555858B1 (ja)
JP (1) JP3198586B2 (ja)
KR (1) KR100255402B1 (ja)
DE (1) DE69331862T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5686363A (en) * 1992-12-05 1997-11-11 Yamaha Corporation Controlled taper etching
KR100673142B1 (ko) * 2000-05-29 2007-01-22 주식회사 하이닉스반도체 게이트 전극 형성 방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786244A (ja) * 1993-09-13 1995-03-31 Sony Corp ドライエッチング方法
US5674782A (en) * 1993-12-31 1997-10-07 Samsung Electronics Co., Ltd. Method for efficiently removing by-products produced in dry-etching
GB2297864B (en) * 1994-12-12 1998-11-11 Japan Res Dev Corp Method for etching semiconductor crystals
US5554563A (en) * 1995-04-04 1996-09-10 Taiwan Semiconductor Manufacturing Company In situ hot bake treatment that prevents precipitate formation after a contact layer etch back step
JPH10223608A (ja) * 1997-02-04 1998-08-21 Sony Corp 半導体装置の製造方法
US5882535A (en) * 1997-02-04 1999-03-16 Micron Technology, Inc. Method for forming a hole in a semiconductor device
JP2003195082A (ja) * 2001-12-26 2003-07-09 Hitachi Cable Ltd 溝部の形成方法および光導波路素子の製造方法
US6855643B2 (en) * 2002-07-12 2005-02-15 Padmapani C. Nallan Method for fabricating a gate structure
JP2009021584A (ja) * 2007-06-27 2009-01-29 Applied Materials Inc 高k材料ゲート構造の高温エッチング方法
US9533332B2 (en) 2011-10-06 2017-01-03 Applied Materials, Inc. Methods for in-situ chamber clean utilized in an etching processing chamber
US8932947B1 (en) 2013-07-23 2015-01-13 Applied Materials, Inc. Methods for forming a round bottom silicon trench recess for semiconductor applications
US9214377B2 (en) 2013-10-31 2015-12-15 Applied Materials, Inc. Methods for silicon recess structures in a substrate by utilizing a doping layer
CN110571129B (zh) * 2018-06-05 2022-08-02 上海新微技术研发中心有限公司 一种导电金属氧化物的加工方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4465552A (en) * 1983-08-11 1984-08-14 Allied Corporation Method of selectively etching silicon dioxide with SF6 /nitriding component gas
JPS6050923A (ja) * 1983-08-31 1985-03-22 Hitachi Ltd プラズマ表面処理方法
JPS61220432A (ja) * 1985-03-27 1986-09-30 Hitachi Ltd エツチング方法
JPS648628A (en) * 1987-06-30 1989-01-12 Kyocera Corp Gas etching
JPS6432627A (en) * 1987-07-29 1989-02-02 Hitachi Ltd Low-temperature dry etching method
JPH01166539A (ja) * 1987-12-23 1989-06-30 Hitachi Ltd 低温ドライエツチング方法および低温ドライエツチング装置
JPH0817170B2 (ja) * 1988-07-28 1996-02-21 富士通株式会社 半導体装置のエッチング方法
JP2681117B2 (ja) * 1989-04-26 1997-11-26 康夫 南日 化合物半導体表面の安定化方法
JPH0336723A (ja) * 1989-07-04 1991-02-18 Fujitsu Ltd 半導体装置の製造方法及び電子サイクロトロン共鳴エッチング装置
JP2591209B2 (ja) * 1990-01-22 1997-03-19 ソニー株式会社 ドライエッチング方法
JP2964605B2 (ja) * 1990-10-04 1999-10-18 ソニー株式会社 ドライエッチング方法
JP3220992B2 (ja) * 1991-01-22 2001-10-22 ソニー株式会社 ドライエッチング方法
JP3371143B2 (ja) * 1991-06-03 2003-01-27 ソニー株式会社 ドライエッチング方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5686363A (en) * 1992-12-05 1997-11-11 Yamaha Corporation Controlled taper etching
KR100673142B1 (ko) * 2000-05-29 2007-01-22 주식회사 하이닉스반도체 게이트 전극 형성 방법

Also Published As

Publication number Publication date
EP0555858A2 (en) 1993-08-18
EP0555858A3 (ja) 1995-02-22
DE69331862T2 (de) 2002-10-31
JP3198586B2 (ja) 2001-08-13
KR100255402B1 (ko) 2000-06-01
KR930018664A (ko) 1993-09-22
US5391244A (en) 1995-02-21
DE69331862D1 (de) 2002-06-06
EP0555858B1 (en) 2002-05-02

Similar Documents

Publication Publication Date Title
JP3248222B2 (ja) ドライエッチング方法
US5007982A (en) Reactive ion etching of silicon with hydrogen bromide
JP3198586B2 (ja) ドライエッチング方法
US5118387A (en) Dry etching method
JP3220992B2 (ja) ドライエッチング方法
US5314576A (en) Dry etching method using (SN)x protective layer
KR100280866B1 (ko) 반도체장치의 제조방법
JP3353462B2 (ja) ドライエッチング方法
JP3282292B2 (ja) ドライエッチング方法
JP3225559B2 (ja) ドライエッチング方法
JP3318777B2 (ja) ドライエッチング方法
JPH05299388A (ja) ドライエッチング方法
JPH05299391A (ja) ドライエッチング方法
JP2855898B2 (ja) ドライエッチング方法
JP3123199B2 (ja) ドライエッチング方法
JPH05343366A (ja) ドライエッチング方法
JPH08274077A (ja) プラズマエッチング方法
JPH05166767A (ja) ドライエッチング方法
JP3365146B2 (ja) 高融点金属ポリサイド層のプラズマエッチング方法
JP3246145B2 (ja) ドライエッチング方法
JP3111640B2 (ja) ドライエッチング方法
JP3008543B2 (ja) ドライエッチング方法
JPH05291199A (ja) ドライエッチング方法
JP3185408B2 (ja) ドライエッチング方法
JPH05102091A (ja) ドライエツチング方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20001017

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010515

LAPS Cancellation because of no payment of annual fees