JPH0522432B2 - - Google Patents

Info

Publication number
JPH0522432B2
JPH0522432B2 JP57210319A JP21031982A JPH0522432B2 JP H0522432 B2 JPH0522432 B2 JP H0522432B2 JP 57210319 A JP57210319 A JP 57210319A JP 21031982 A JP21031982 A JP 21031982A JP H0522432 B2 JPH0522432 B2 JP H0522432B2
Authority
JP
Japan
Prior art keywords
coefficient data
writing
eprom
data
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57210319A
Other languages
Japanese (ja)
Other versions
JPS59100666A (en
Inventor
Mitsuo Togashi
Toshiaki Watanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic System Solutions Japan Co Ltd
Original Assignee
Matsushita Graphic Communication Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Graphic Communication Systems Inc filed Critical Matsushita Graphic Communication Systems Inc
Priority to JP57210319A priority Critical patent/JPS59100666A/en
Publication of JPS59100666A publication Critical patent/JPS59100666A/en
Publication of JPH0522432B2 publication Critical patent/JPH0522432B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/04Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Facsimile Image Signal Circuits (AREA)
  • Character Input (AREA)
  • Image Input (AREA)
  • Facsimile Scanning Arrangements (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電気的に書込みの可能なプログラマ
ブルROM(EPROM)の書込み装置に関し、特
に、アレイ型イメージセンサの出力むら補出用の
係数データをEPROMに書き込むためのEPROM
書込み装置に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to an electrically writable programmable ROM (EPROM) writing device, and in particular, to a writing device for an electrically writable programmable ROM (EPROM). EPROM for writing to
Regarding a writing device.

従来例の構成とその問題点 フアクシミリ装置等においてはアレイ型イメー
ジセンサを用いて原稿読取りを行うことが多い
が、このアレイ型イメージセンサはセンサセル間
の感度のバラツキやレンズの入射光量のむら等に
よつて出力むらが生じる。そこで一般に、アレイ
型イメージセンサ上の各センサセルの出力Viに
補正係数Kiを乗算することにより、アレイ型イ
メージセンサの出力むらを補正する。ここで、係
数Kiは次式を満たす値である。
Conventional configurations and their problems Facsimile machines and the like often use array-type image sensors to read originals. This causes uneven output. Therefore, generally, the output unevenness of the array-type image sensor is corrected by multiplying the output Vi of each sensor cell on the array-type image sensor by a correction coefficient Ki. Here, the coefficient Ki is a value that satisfies the following formula.

Vi・Ki= ……(1) (Vは一定値、iはセンサセルの番号) 第1図は、このような出力むら補正を行うため
の回路例を示すブロツク図である。
Vi·Ki=...(1) (V is a constant value, i is the number of the sensor cell) FIG. 1 is a block diagram showing an example of a circuit for correcting such output unevenness.

1は乗算器であり、そのアナログ入力にはアレ
イ型イメージセンサの出力信号をサンプルホール
ドし、増幅した信号が画信号として印加される。
2は前述のような出力むら補正用の係数Kiのデ
ータを格納している固定メモリ(ROM)であ
る。3はROM2用のアドレスカウンタであり、
画信号と同期したクロツクで駆動される。このア
ドレスカウンタ3の値(アレイ型イメージセンサ
のセンサセル番号iに対応)が変化する度に、
ROM2のアドレスカウンタ3の値で指定される
アドレスに記憶されている係数データが読み出さ
れ、乗算器1のデイジタル入力に供給される。乗
算器1はアナログ入力に与えられた画信号と
ROM2からの係数データとの乗算を行い、レベ
ル補正を施した画信号を出力する。
Reference numeral 1 denotes a multiplier, to which an analog input samples and holds the output signal of the array type image sensor, and an amplified signal is applied as an image signal.
Reference numeral 2 denotes a fixed memory (ROM) that stores data of the coefficient Ki for correcting output unevenness as described above. 3 is an address counter for ROM2,
Driven by a clock synchronized with the image signal. Every time the value of this address counter 3 (corresponding to sensor cell number i of the array type image sensor) changes,
Coefficient data stored at the address specified by the value of the address counter 3 of the ROM 2 is read out and supplied to the digital input of the multiplier 1. Multiplier 1 combines the image signal given to the analog input with
Multiplication is performed with the coefficient data from the ROM 2, and a level-corrected image signal is output.

さて、前記のROM2に格納する係数データ
は、個々のアレイ型イメージセンサの特性や、そ
れが用いられる個々の光学系の特性等に応じて決
める必要があるため、前記のROM2としては
EPROM等のプログラマブルROM(PROM)を
一般に用いる。しかし従来は、ROM2として用
いるEPROM等に係数データを書き込むための専
用の装置はなく、汎用のPROM書込み装置を用
い、別途求めた係数データをEPROM等に書き込
むという方法をとつているため、ROM2を効率
よく短時間で作成することができなかつた。ま
た、予め求めた係数データを記憶回路等に記憶し
ておき、その係数データをそのまま、あるいは紙
テープ等に変換してからEPROM書込み装置へ入
力するための媒介装置が必要となり、設備が大規
模になる等の問題もあつた。
Now, the coefficient data to be stored in the ROM2 needs to be determined according to the characteristics of each array type image sensor and the characteristics of the individual optical system in which it is used.
Programmable ROM (PROM) such as EPROM is generally used. However, in the past, there was no dedicated device for writing coefficient data into EPROM, etc. used as ROM2, and a method was used in which a general-purpose PROM writing device was used to write separately determined coefficient data into EPROM, etc. It was not possible to create it efficiently and in a short time. In addition, it is necessary to store the coefficient data determined in advance in a memory circuit, etc., and to use an intermediary device to input the coefficient data as is or after converting it into a paper tape or the like to the EPROM writing device, which requires large-scale equipment. There were also some problems.

発明の目的 本発明の目的は、アレイ型イメージセンサの出
力むら補正用のROMを短時間に効率的に作成す
るための専用のEPROM書込み装置を提供するに
ある。
OBJECTS OF THE INVENTION An object of the present invention is to provide a dedicated EPROM writing device for efficiently creating a ROM for correcting output unevenness of an array type image sensor in a short time.

発明の構成 本発明によるEPROM書込み装置は、アレイ型
イメージセンサの出力むら補正用の係数データの
生成から、その係数データのEPROMへの書込み
までを装置内で効率的に行うように構成される。
Configuration of the Invention The EPROM writing device according to the present invention is configured to efficiently perform the steps from generation of coefficient data for correcting output unevenness of an array type image sensor to writing of the coefficient data to the EPROM within the device.

即ち本発明によるEPROM書込み装置において
は、アレイ型イメージセンサの出力信号を入力と
するデータ生成手段により、同イメージセンサの
出力むら補正用の係数データが順次生成される。
この係数データは、制御手段の制御の下に、ラン
ダムアクセスメモリ(RAM)等の記憶手段へ前
記出力信号と同期したクロツクと同期をとつて順
次書き込まれる。この時の書込みアドレスの指定
は、前記クロツクを計数する計数手段によつて行
われる。このような係数データの書込み動作の完
了後、または同書込み動作と並行して、前記制御
手段の制御下で、前記記憶手段より係数データが
順に読み出されて書込み手段へ転送され、同書込
み手段によりEPROMに書き込まれる。この際の
アドレス指定は前記制御手段によつて行う。
That is, in the EPROM writing device according to the present invention, coefficient data for correcting output unevenness of the array type image sensor is sequentially generated by the data generation means that receives the output signal of the array type image sensor.
This coefficient data is sequentially written into a storage means such as a random access memory (RAM) under the control of the control means in synchronization with a clock synchronized with the output signal. At this time, the write address is designated by a counting means that counts the clocks. After completion of such a write operation of coefficient data, or in parallel with the write operation, the coefficient data is sequentially read from the storage means and transferred to the write means under the control of the control means. is written to EPROM by Address designation at this time is performed by the control means.

実施例の説明 以下、図面を参照しながら本発明の一実施例に
ついて説明する。
DESCRIPTION OF EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.

第2図は、本発明の一実施例によるEPROM書
込み装置の全体的構成を示す概略ブロツク図であ
る。同図において、11は演算記憶回路であり、
係数データを発生して記憶する部分である。12
は演算記憶回路11から転送される係数データを
EPROM13に書き込む書込み回路である。14
は装置全体の動作を制御する制御部であり、例え
ばマイクロプロセツサが用いられる。この制御部
14と演算記憶回路11、および書込み回路12
は共通バス15(データバス、アドレスバス、制
御バスから成る)によつて相互に接続される。ア
レイ型イメージセンサ(図示せず)の出力信号
は、図示しないサンプルホールド回路でサンプル
ホールドされた後、さらに図示しない増幅器で増
幅されて画信号として演算記憶回路11に入力さ
れる。また、この画信号に同期したクロツクも演
算記憶回路11に入力される。
FIG. 2 is a schematic block diagram showing the overall configuration of an EPROM writing device according to an embodiment of the present invention. In the figure, 11 is an arithmetic storage circuit;
This is the part that generates and stores coefficient data. 12
is the coefficient data transferred from the arithmetic storage circuit 11.
This is a write circuit that writes to the EPROM 13. 14
is a control section that controls the operation of the entire device, and for example, a microprocessor is used. This control section 14, arithmetic storage circuit 11, and writing circuit 12
are interconnected by a common bus 15 (consisting of a data bus, an address bus, and a control bus). An output signal from an array type image sensor (not shown) is sampled and held in a sample and hold circuit (not shown), then amplified by an amplifier (not shown), and input to the arithmetic storage circuit 11 as an image signal. Further, a clock synchronized with this image signal is also input to the arithmetic and storage circuit 11.

第3図は演算記憶回路11の詳細ブロツク図で
ある。同図において、16は画信号をクロツクと
同期してデイジタル・データに変換するアナロ
グ/デイジタル(A/D)変換器である。この
A/D変換器16の出力データはROM17にア
ドレス信号として入力される。ROM17は、ア
ドレスViに前出の(1)式を満たす係数Kiのデータ
が予め格納されている。したがつて、直信号のレ
ベルに応じた係数データがROM17より出力さ
れる。即ち、A/D変換器16とROM17は係
数データの生成手段を構成している。
FIG. 3 is a detailed block diagram of the arithmetic and storage circuit 11. In the figure, numeral 16 is an analog/digital (A/D) converter that converts the image signal into digital data in synchronization with a clock. The output data of this A/D converter 16 is input to the ROM 17 as an address signal. In the ROM 17, data of a coefficient Ki satisfying the above-mentioned equation (1) is stored in advance at address Vi. Therefore, coefficient data corresponding to the level of the direct signal is output from the ROM 17. That is, the A/D converter 16 and the ROM 17 constitute coefficient data generation means.

18はランダムアクセスメモリ(RAM)であ
る。このRAM18のデータ入出力端子は、スイ
ツチ回路19を通じてROM17の出力端子また
は共通バス15中のデータバス15aに選択的に
接続される。またRAM18のアドレス端子は、
スイツチ回路20を介して、クロツクを計数する
アドレスカウンタ21の出力端子または共通バス
15中のアドレスバス15bに選択的に接続され
る。前記スイツチ回路19,20の切替え制御、
RAM18のリード/ライト信号のモード制御、
およびアドレスカウンタ21のリセツト制御は、
いずれも共通バス15中の制御バス15cを通じ
て制御部14により行われる。
18 is a random access memory (RAM). A data input/output terminal of the RAM 18 is selectively connected to an output terminal of the ROM 17 or a data bus 15a in the common bus 15 through a switch circuit 19. Also, the address terminal of RAM18 is
It is selectively connected via a switch circuit 20 to an output terminal of an address counter 21 for counting clocks or to an address bus 15b in the common bus 15. switching control of the switch circuits 19 and 20;
Mode control of RAM18 read/write signals,
And the reset control of the address counter 21 is as follows.
Both are performed by the control unit 14 via the control bus 15c in the common bus 15.

次に、このEPROM書込み装置の動作を説明す
る。
Next, the operation of this EPROM writing device will be explained.

先ず制御部14は、制御バス15cを通じスイ
ツチ回路19をROM17側へ、スイツチ回路2
0をアドレスカウンタ21側へそれぞれ切り替
え、アドレスカウンタ21をリセツトし、RAM
18へライトモードのリード/ライト信号を供給
する。この状態でアレイ型イメージセンサ側から
画信号とクロツクが供給されると、クロツクに同
期してROM17より係数データが出され、同係
数データはスイツチ回路19を通じてRAM18
に入力される。また、アドレスカウンタ21はク
ロツクによつてカウントアツプし、その出力はス
イツチ回路20を通じてRAM18へ入力され
る。したがつて、RAM18の連続したアドレス
に係数データが順次書き込まれて行く。
First, the control unit 14 connects the switch circuit 19 to the ROM 17 side through the control bus 15c, and connects the switch circuit 2 to the ROM 17 side.
0 to the address counter 21 side, reset the address counter 21, and
A write mode read/write signal is supplied to 18. In this state, when an image signal and a clock are supplied from the array type image sensor side, coefficient data is output from the ROM 17 in synchronization with the clock, and the coefficient data is sent to the RAM 18 through the switch circuit 19.
is input. Further, the address counter 21 is counted up by the clock, and its output is inputted to the RAM 18 through the switch circuit 20. Therefore, coefficient data is sequentially written to consecutive addresses in the RAM 18.

アレイ型イメージセンサの全センサセル分の係
数データがRAM18に蓄積されると、制御部1
4は制御バス15cを通じてスイツチ回路19,
20をデータバス15aとアドレスバス15bの
側へそれぞれ切り替え、またRAM18にリード
モードのリード/ライト信号を供給し、さらに書
込み回路12を起動する。そして制御部14は、
アドレスバス15bにアドレス信号を乗せる。こ
のアドレス信号はスイツチ回路20を経由して
RAM18に入力され、同アドレス信号で指定さ
れるRAM18上のアドレスから係数データが読
み出され、同係数データはスイツチ回路19を通
じてデータバス15aに乗る。この直後に制御部
14より制御バス15cに書込みタイミング信号
が出される。この書込みタイミング信号が出る
と、書込み回路12は書込み動作を開始し、アド
レスバス15b上のアドレス信号で指定される
EPROM13上の特定アドレスに、データバス1
5a上の係数データを書き込む。この書込み動作
が終了すると、制御部14はアドレスバス15b
上のアドレス信号を更新して同様の読出しと書込
みの動作を行わせる。このような動作の繰返えし
により、RAM18の各アドレスに記憶された係
数データがEPROM13にコピーされる。
When coefficient data for all sensor cells of the array type image sensor is stored in the RAM 18, the control unit 1
4 is connected to the switch circuit 19 through the control bus 15c.
20 to the data bus 15a and address bus 15b, respectively, supplies a read/write signal for the read mode to the RAM 18, and activates the write circuit 12. And the control unit 14
An address signal is placed on the address bus 15b. This address signal is passed through the switch circuit 20.
Coefficient data is input to the RAM 18 and read from the address on the RAM 18 specified by the same address signal, and the coefficient data is transferred to the data bus 15a through the switch circuit 19. Immediately after this, a write timing signal is output from the control section 14 to the control bus 15c. When this write timing signal is output, the write circuit 12 starts a write operation specified by the address signal on the address bus 15b.
Data bus 1 is sent to a specific address on EPROM13.
Write the coefficient data on 5a. When this write operation is completed, the control unit 14 transfers the address bus 15b to
The above address signals are updated to perform similar read and write operations. By repeating such operations, the coefficient data stored in each address of the RAM 18 is copied to the EPROM 13.

このようにしてコピーを終了したEPROM13
は、第1図におけるROM2としてそのまま使用
できる。
EPROM13 that has been copied in this way
can be used as is as ROM2 in FIG.

尚、EPROM13の書込み速度と画信号の入力
速度との兼ね合いによるが、RAM18への係数
データの書込み動作と並行して、RAM18から
EPROM13への係数データのコピー動作を実行
することもできる。この場合は、RAM18のリ
ード/ライト信号のモード、スイツチ回路19,
20の接続を制御部14側で時分割的に切り替え
る。
Note that, depending on the balance between the writing speed of the EPROM 13 and the input speed of the image signal, the coefficient data can be written from the RAM 18 in parallel with the writing operation of the coefficient data to the RAM 18.
It is also possible to perform a copy operation of coefficient data to the EPROM 13. In this case, the read/write signal mode of the RAM 18, the switch circuit 19,
20 connections are switched in a time-division manner on the control unit 14 side.

また、スイツチ回路19,20を機械的なスイ
ツチと置き替え、そのスイツチをマニユアル操作
で切り替えるようにしてもよい。ただし、このよ
うな構成では、RAM18への係数データの書込
みと並行して、EPROM13へコピー動作を実行
することは不可能となる。
Further, the switch circuits 19 and 20 may be replaced with mechanical switches, and the switches may be operated manually. However, in such a configuration, it is impossible to execute a copy operation to the EPROM 13 in parallel with writing coefficient data to the RAM 18.

発明の効果 本発明によるEPROM書込み装置は、前述した
ように、アレイ型イメージセンサの出力信号(画
信号)に基づいて係数データを生成する手段と、
同係数データを蓄積する記憶手段と、前記出力信
号と同期したクロツク信号を計数して前記記憶手
段の書込み用アドレス信号を作成する計数手段
と、前記記憶手段から読み出された係数データを
EPROMに書き込む書込み手段と、前記記憶手段
の読み書き動作の制御、前記書込み手段の書込み
動作の制御、および前記記憶手段の読出し用アド
レスと前記EPROMの書込み用アドレスを指定す
る制御手段とを具備して成るものであるから、記
憶された補正用の係数データをEPROMに複製す
ることができ、アレイ型イメージセンサの出力む
ら補正用に用いるEPROMを、従来に比べはるか
に短い時間で効率良く作成することができる。ま
た本発明のEPROM書込み装置は、他の装置を格
別用いることなく、装置単独でアレイ型イメージ
センサ出力むら補正用のEPROMを作成でき、フ
アクシミリ装置等の製造工程の簡略化、製造設備
の規模を縮小できるという効果も得られる。
Effects of the Invention As described above, the EPROM writing device according to the present invention includes means for generating coefficient data based on an output signal (image signal) of an array type image sensor;
storage means for accumulating coefficient data; counting means for counting clock signals synchronized with the output signal to create a writing address signal for the storage means;
A writing device for writing to an EPROM, a control device for controlling reading and writing operations of the storage device, controlling a writing operation of the writing device, and specifying a read address of the storage device and a write address of the EPROM. Therefore, stored correction coefficient data can be copied to EPROM, and EPROM used for correcting output unevenness of array type image sensors can be efficiently created in a much shorter time than before. I can do it. Furthermore, the EPROM writing device of the present invention can create an EPROM for correcting uneven output of an array type image sensor by itself without using any other devices, simplifying the manufacturing process of facsimile devices, etc., and reducing the scale of manufacturing equipment. It also has the effect of being able to be reduced.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はアレイ型イメージセンサの出力むらを
補正する回路を示すブロツク図、第2図は本発明
の一実施例によるEPROM書込み装置の概略ブロ
ツク図、第3図は第2図中の演算記憶回路の詳細
ブロツク図である。 11……演算記憶回路、12……書込み回路、
13……EPROM、14……制御部、15……共
通バス、15a……データバス、15b……アド
レスバス、15c……制御バス、16……アナロ
グ/デイジタル変換器、17……ROM、18…
…RAM、19,20……スイツチ回路、21…
…アドレスカウンタ。
FIG. 1 is a block diagram showing a circuit for correcting output unevenness of an array type image sensor, FIG. 2 is a schematic block diagram of an EPROM writing device according to an embodiment of the present invention, and FIG. FIG. 3 is a detailed block diagram of the circuit. 11...Arithmetic storage circuit, 12...Writing circuit,
13... EPROM, 14... Control unit, 15... Common bus, 15a... Data bus, 15b... Address bus, 15c... Control bus, 16... Analog/digital converter, 17... ROM, 18 …
...RAM, 19,20...Switch circuit, 21...
...address counter.

Claims (1)

【特許請求の範囲】[Claims] 1 アレイ型イメージセンサの出力信号を入力と
して前記イメージセンサの出力を補正するための
係数データを生成するデータ生成手段と、前記イ
メージセンサの出力信号と同期したクロツクを計
数する計数手段と、前記データ生成手段により生
成された係数データを記憶する記憶手段と、この
記憶手段に対し、係数データの読出し書き込みお
よびアドレス指定の情報の転送先を選択的に切り
替える切替手段と、係数データをEPROMに書き
込む書き込み手段と、前記記憶手段に対する係数
データの書き込みと読み出しの制御および前記書
き込み手段によるEPROMへの係数データの書き
込み制御を行う制御手段と、この制御手段、前記
記憶手段および前記書き込み手段に共通に接続さ
れたバスとを具備し、前記制御手段の制御の下
に、前記データ生成手段が生成する係数データを
前記記憶手段に前記計数手段の計数値で示される
アドレスに前記クロツクと同期をとつて順次書き
込み、この書き込み動作の完了後、または書き込
み動作と並行して、前記制御手段から指定される
アドレスの係数データを前記記憶手段より順次読
み出して前記書き込み手段へ前記バスを通じて転
送し、この転送された係数データを前記書き込み
手段により前記EPROMの前記制御手段から指定
されるアドレスへ順次書き込むようにして成る
EPROM書き込み装置。
1. Data generation means for generating coefficient data for correcting the output of the image sensor by inputting the output signal of the array type image sensor, a counting means for counting clocks synchronized with the output signal of the image sensor, and the data a storage means for storing the coefficient data generated by the generation means; a switching means for selectively switching the reading/writing of the coefficient data and the transfer destination of addressing information for the storage means; and a writing means for writing the coefficient data into the EPROM. means, a control means for controlling writing and reading of coefficient data to and from the storage means and controlling writing of coefficient data to an EPROM by the writing means; and a control means commonly connected to the control means, the storage means, and the writing means. and under the control of the control means, the coefficient data generated by the data generation means is sequentially written into the storage means at an address indicated by the count value of the counting means in synchronization with the clock. After the write operation is completed or in parallel with the write operation, the coefficient data at the address specified by the control means is sequentially read from the storage means and transferred to the write means via the bus, and the coefficient data thus transferred is read out from the storage means and transferred to the write means via the bus. The writing means sequentially writes data to addresses specified by the control means of the EPROM.
EPROM writing device.
JP57210319A 1982-11-30 1982-11-30 Eprom writer Granted JPS59100666A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57210319A JPS59100666A (en) 1982-11-30 1982-11-30 Eprom writer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57210319A JPS59100666A (en) 1982-11-30 1982-11-30 Eprom writer

Publications (2)

Publication Number Publication Date
JPS59100666A JPS59100666A (en) 1984-06-09
JPH0522432B2 true JPH0522432B2 (en) 1993-03-29

Family

ID=16587452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57210319A Granted JPS59100666A (en) 1982-11-30 1982-11-30 Eprom writer

Country Status (1)

Country Link
JP (1) JPS59100666A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4616716B2 (en) * 2005-07-13 2011-01-19 株式会社リコー Image reading apparatus and image forming apparatus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5476008A (en) * 1977-11-30 1979-06-18 Ricoh Co Ltd Shading correcting device
JPS55108080A (en) * 1979-02-14 1980-08-19 Hitachi Ltd Photo electric conversion unit
JPS5650668A (en) * 1979-09-29 1981-05-07 Sharp Corp Correcting system for reading output

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5476008A (en) * 1977-11-30 1979-06-18 Ricoh Co Ltd Shading correcting device
JPS55108080A (en) * 1979-02-14 1980-08-19 Hitachi Ltd Photo electric conversion unit
JPS5650668A (en) * 1979-09-29 1981-05-07 Sharp Corp Correcting system for reading output

Also Published As

Publication number Publication date
JPS59100666A (en) 1984-06-09

Similar Documents

Publication Publication Date Title
JPH0671306B2 (en) Image reader
KR850004673A (en) Digital computer systems
EP0428396A3 (en) Bit error correcting circuit for a nonvolatile memory
JPH0522432B2 (en)
JPS6310447B2 (en)
SU1310796A1 (en) Device for entering information from analog transducers
JP3159702B2 (en) Method for temporally embedding data words and apparatus for implementing the method
RU2037190C1 (en) Multichannel system for recording physical quantities
JPS57169866A (en) Picture magnification varying device
SU1695319A1 (en) Matrix computing device
SU1425609A1 (en) Multichannel control device for actuating mechanisms
JPS61275619A (en) Multistylus pen recorder
JPS628225A (en) State detecting device for digital signal
SU1688229A1 (en) Production process programmable control system
SU592020A1 (en) Device for switching discrete messages
SU765807A1 (en) Device for preprocessing information
JP2508861B2 (en) Word multi-time switch
SU1487191A1 (en) Multichannel code-voltage converter
JPH09191377A (en) Line memory controller and image data processing unit
SU1381593A1 (en) Device for writing data to prom
JPS57199368A (en) Picture signal correction system
JPS6244802A (en) Control device
JPS59111073A (en) Digital radar video generator
JPH07234882A (en) Waveform measuring instrument
JPS63153623A (en) Storage device and access method for same