JPS63153623A - Storage device and access method for same - Google Patents

Storage device and access method for same

Info

Publication number
JPS63153623A
JPS63153623A JP62225263A JP22526387A JPS63153623A JP S63153623 A JPS63153623 A JP S63153623A JP 62225263 A JP62225263 A JP 62225263A JP 22526387 A JP22526387 A JP 22526387A JP S63153623 A JPS63153623 A JP S63153623A
Authority
JP
Japan
Prior art keywords
storage
blocks
block
address
written
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62225263A
Other languages
Japanese (ja)
Other versions
JPH0320773B2 (en
Inventor
Takashi Furukawa
隆 古川
Kazuyoshi Teramoto
寺本 和良
Takeshi Hashimoto
武志 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62225263A priority Critical patent/JPS63153623A/en
Publication of JPS63153623A publication Critical patent/JPS63153623A/en
Publication of JPH0320773B2 publication Critical patent/JPH0320773B2/ja
Granted legal-status Critical Current

Links

Abstract

PURPOSE:To speed up access to a main storage means by providing a 2nd storage means which has a short access time. CONSTITUTION:A 1st storage means 1 has plural blocks 10-1n and also has address display parts a10-a1n corresponding to those blocks. The 2nd storage means consists of storage elements shorter in access time than the 1st storage means and unit chains 20-2n corresponding to the blocks are provided with step number information writing parts S20-S2n for storing information on the number of steps written in the respective blocks, pointer information writing pars p20-p2n which indicate connections with next blocks, and address storage parts a20-a2n which are stored with addresses corresponding to the address display parts. When a step whose address position needs to be detected is specified, the number of steps is counted according to pointer information and information is read out of the block having the address display part corresponding to a signal read out of the address storage part written in the unit chain.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は主記憶手段として磁気バブルメモリで代表され
るような、アクセスタイムの遅い記憶素子を用いた記憶
装置及び記憶装置のアクセス方法に関するものである。
[Detailed Description of the Invention] [Field of Application of the Invention] The present invention relates to a storage device using a storage element with slow access time, such as a magnetic bubble memory as a main storage means, and a method of accessing the storage device. be.

〔発明の背景〕[Background of the invention]

磁気バブル記憶素子は大容量、低価格であり。 Magnetic bubble memory elements have large capacity and low cost.

しかも電源が遮断されても記憶内容が変らない。Moreover, even if the power is cut off, the memory contents do not change.

そのため事務機械や産業機械の制御を行うのに用いる主
記憶素子として磁気バブルメモリを使うことが検討され
ている。しかし、磁気バブルメモリは上記のような特徴
を有しているにもかかわらず期待されたほどは使用され
ていない、その最大の原因はアクセスタイムがコア記憶
素子や半導体記憶素子等の100μsであるのに対して
磁気バブル記憶素子の場合は数Iomsと非常に遅いた
めである。
Therefore, the use of magnetic bubble memory as a main memory element used to control office machines and industrial machines is being considered. However, despite having the above-mentioned characteristics, magnetic bubble memory is not used as much as expected.The main reason for this is that the access time is 100 μs compared to core memory elements and semiconductor memory elements. This is because, on the other hand, the magnetic bubble memory element is extremely slow at several Ioms.

それゆえ高機能ロボットや高機能工作機械のように主記
憶素子から高い頻度でアクセスを行わなければならない
ものには不向きとされており、また高機能ロボットや高
機能工作機械のようなものでなければ大きな記憶容量が
要求される利用分野は限られてしまうからである。
Therefore, it is not suitable for devices such as high-performance robots and high-performance machine tools that require frequent access from the main memory element, and must be used for high-performance robots and high-performance machine tools. This is because the fields of use that require large storage capacity are limited.

〔発明の目的] 本発明の目的は主記憶素子として磁気バブル記憶素子で
代表されるようなアクセスタイムの遅いものを使用する
にもかかわらず見つけ出したいブタ−が主記憶素子内の
どのブロック内にあるかを早く見つけることができる記
憶装置およびアクセス方法を提供することにある。
[Objective of the Invention] The object of the present invention is to identify which block in the main memory element the target to find is located, even though a main memory element with slow access time, such as a magnetic bubble memory element, is used. The purpose is to provide a storage device and an access method that allow you to quickly find what you have.

本発明の他の目的は読み出し指定をした読み出したいデ
ータを主記憶素子から早く読み出すことができる記憶装
置及びアクセス方法を提供することにある。
Another object of the present invention is to provide a storage device and an access method that can quickly read out data to be read that has been designated for reading from a main memory element.

本発明の更に他の目的は主記憶素子内のデータの編集を
容易に行うことができる記憶装置を構成することにある
Still another object of the present invention is to construct a storage device that allows easy editing of data within a main memory element.

本発明の更に他の目的及びこれに伴う効果は、以下の説
明から当業者が容易に理解できるであろう。
Still other objects and associated effects of the present invention will be easily understood by those skilled in the art from the following description.

〔発明の概要〕[Summary of the invention]

本発明では、例えばプログラムを記憶する主記憶手段と
しての第1記憶手段は磁気バブル記憶素子で代表される
ようにアクセスタイムは遅いが、他の面では安価である
とか、大容量のものが容易に入手できるとか、停電が起
きても停電前の記憶状態を保持するとかのなんらかの特
長点を有しているものを使用する。
In the present invention, for example, the first storage means as a main storage means for storing programs has a slow access time as typified by a magnetic bubble storage element, but in other respects it is inexpensive and easy to use with a large capacity. Use one that has some special feature, such as being readily available or retaining the memory state before the power outage even if a power outage occurs.

この第1記憶手段は記憶エリアを複数のブロックに分け
て使用する。また夫々のブロックは、その記憶エリアを
必要に応じて複数に分けて使用する。このブロックで分
けられた夫々をページと呼ぶ、それゆえ1ブロツクは1
ページの場合もある。
This first storage means uses a storage area divided into a plurality of blocks. Further, each block uses its storage area divided into multiple sections as necessary. Each block divided into pages is called a page, so 1 block is 1 page.
Sometimes it's a page.

複数のブロックは同一のページ数で構成することが望ま
しく、また夫々のページのバイト(byte)は同じで
あることが望ましい、夫々のブロックは固有の番地表示
部が設けられる。
It is preferable that the plurality of blocks have the same number of pages, and it is preferable that the bytes of each page be the same. Each block is provided with a unique address display section.

第1記憶手殺よりもアクセスタイムが早い記憶素子で構
成した第2記憶手段を設ける。この第2記憶手段を構成
する記憶素子としては半導体記憶素子やコア記憶素子に
代表されるようなアクセスタイムが早く、しかも記憶内
容の書き替えが可能なランダムアクセスメモリ(以下単
にこれをRAMと呼ぶ)を用いることが望ましい。
A second storage means constituted by a storage element whose access time is faster than that of the first storage device is provided. The storage elements constituting this second storage means include random access memories (hereinafter simply referred to as RAM) that have quick access times and are rewritable, such as semiconductor storage elements and core storage elements. ) is preferable.

この第2記憶手段にはブロックの夫々に対応する単位チ
ェーンが設けてありこの夫々の単位チェーンには夫々の
ブロック内に書き込んであるステップの数を表わすステ
ップ情報書き込み部と、次のブロックへの接続を示すポ
インタ情報書き込み部と、夫々の番地表示部と対応する
番地を記憶した番地記憶部とが設けてある。夫々のブロ
ックへ書き込んであるステップの数が全部同じである場
合にはステップ情報書き込み部は無くても良い。
This second storage means is provided with a unit chain corresponding to each block, and each unit chain includes a step information writing part representing the number of steps written in each block, and a step information writing part representing the number of steps written in each block. A pointer information writing section indicating a connection and an address storage section storing addresses corresponding to the respective address display sections are provided. If the number of steps written to each block is the same, the step information writing section may not be provided.

この第2記憶手段は本質的には上記のように夫々のブロ
ックに対応する単位チェーンを設ければ良いので記憶容
量は第1記憶手段の記憶容量に比べて、はるかに小さく
て良い、従って第2記憶手段を設けても、それほど値段
が上がらない。
This second storage means essentially only needs to provide a unit chain corresponding to each block as described above, so its storage capacity can be much smaller than that of the first storage means. 2. Even if a storage means is provided, the price will not increase that much.

検出したいステップの番号を表わす信号を発生するステ
ップ指定手段を設ける。このステップ指定手段は動作教
示を行う場合の多くは手動で出力が指示され、自動動作
を行う場合にはすでに教示  。
Step specifying means is provided for generating a signal representing the number of the step to be detected. This step specifying means is instructed to output manually in most cases when teaching a movement, and is already taught when an automatic movement is to be performed.

しである教示情報に基づいて自動的に出力される。is automatically output based on the teaching information.

このステップ指定手段は、夫々のブロックが同一のステ
ップ数で構成されている場合にはポインタの指示に依っ
て読み出されるブロックの順番を表わす信号を発生する
ようにすることも可能である。従ってこのときはステッ
プ指定手段はブロック順番指定手段と読み替えることが
できる。ポインタ情報書き込み部に書き込んであるポイ
ンタ情報に従って計数したステップ数を計数する計数手
段を設ける。ステップ指定手段がポインタの指示に依っ
て読み出されるブロックの順番を表わす信号を出力して
いるときには、計数手段はポインタの指示に依って読み
出されるブロック数を計数するようにする。
This step specifying means can also be arranged to generate a signal representing the order of the blocks to be read according to the instructions of the pointer when each block is configured with the same number of steps. Therefore, in this case, the step designation means can be read as block order designation means. A counting means is provided for counting the number of steps counted according to the pointer information written in the pointer information writing section. When the step specifying means outputs a signal representing the order of blocks to be read according to the instructions of the pointer, the counting means counts the number of blocks to be read according to the instructions of the pointer.

ステップ指定手段と計数手段の出力とが一致で代表され
るような特定の状態になったことを検出する状態検出手
段を設ける。この状態検出手段としては比較器やアップ
ダウンカウンタ等を用いることが可能である。アップダ
ウンカウンタを用いた場合にはステップ指定手段、計数
手段の出力を必要に応じパルス列に変換し一方をアップ
カウント入力端子に他方をダウンカウント入力端子に入
力するようにすれば良い。
A state detecting means is provided for detecting a specific state represented by coincidence between the outputs of the step specifying means and the counting means. As this state detection means, a comparator, an up/down counter, etc. can be used. When an up/down counter is used, the outputs of the step specifying means and the counting means may be converted into a pulse train as necessary, and one of them may be inputted to an up-count input terminal and the other to a down-count input terminal.

状態検出手段から出力を受け、この出力が特定の状態に
なったとき、そのブロック内に書き込んである情報を読
み出す読出手段を設ける。この読出手段は通常は自動動
作を行っている場合に動作するように構成されるが、教
示動作中に該当するブロック内の記憶内容を読み出した
いことがあるから、このようなときも動作するようにし
ておくことが望ましい。
A reading means is provided which receives an output from the state detection means and reads out information written in the block when the output becomes a specific state. This reading means is normally configured to operate when an automatic operation is being performed, but since there may be cases where it is desired to read out the memory contents in the corresponding block during a teaching operation, it is designed to operate at such times as well. It is desirable to keep it.

状態検出手段から出力を受け、この出力が前記特定の状
態になったとき、その対応する単位チェーン内に書き込
んであるポインタ情報を書き替える書替手段を必要に応
じ設ける。この書替手段は動作教示中に作動させるのが
良い。
A rewriting means is provided as necessary to receive an output from the state detection means and rewrite the pointer information written in the corresponding unit chain when the output becomes the specified state. It is preferable to operate this rewriting means during motion teaching.

〔発明の実施例〕[Embodiments of the invention]

第1図に於いて1は第1記憶手段であり磁気バブル記憶
素子で構成しである。この第1記憶手段1は第2図に模
型化して示すように複数のページioo、 iot・・
・・・・、lnmに分けてあり更にこれをmページづつ
まとめてブロック10.11.・・・1nとして用いる
。夫々のブロックには個有の番地alo〜alnがつい
ており、また、夫々のページにも夫々のブロック内で区
別し得るように番地表示部に番地ado”admがつい
ている。夫々のページは少なくとも1バイト(byte
)で構成しである。2は第2記憶手段であり、これはL
Iiメモリと呼ばれる半導体記憶素子で構成しである。
In FIG. 1, reference numeral 1 denotes a first storage means, which is composed of a magnetic bubble storage element. This first storage means 1 stores a plurality of pages ioo, iot, etc., as shown schematically in FIG.
. ...Used as 1n. Each block has a unique address alo to aln, and each page also has an address ado"adm in the address display section so that it can be distinguished within each block. Each page has at least 1 byte
). 2 is the second storage means, which is L
It is composed of a semiconductor memory element called Ii memory.

この第2記憶手段は第2図にやはり模型化して示すよう
に第1記憶手段1の夫々のブロックalo、 all・
・・aLnに対応する単位チェーン20.21・・・2
nが設けてあり、夫々の単位チェーンの中にはこの単位
チェーンに対応する第1記憶手段1内のブロック番地を
記憶する番地記憶部a20. a21・・・a2nと該
当するブロックに書き込んだステップの数を表わす情報
を記憶するステップ数情報記憶部s20. s21.・
・・s2nと、ブロックalO,all、・・・aln
のうちの、次につながるブロックを示すポインタ情報書
き込み部P20.p21・・・panとが設けてある。
As shown in FIG. 2, this second storage means stores the blocks alo, all, and the blocks of the first storage means 1, respectively.
...Unit chain 20.21...2 corresponding to aLn
n are provided, and each unit chain includes an address storage section a20.n for storing the block address in the first storage means 1 corresponding to this unit chain. a21...a2n and a step number information storage unit s20 that stores information representing the number of steps written in the corresponding block. s21.・
...s2n and blocks alO, all, ...aln
Pointer information writing section P20. which indicates the next connected block. p21...pan are provided.

3はステップ指定手段であり、記憶位置を検出したいス
テップの番号を表わす信号を発生するものである。この
ステップ指定手段3は、この記憶装置に依って制御され
る図示しない自動機械に動作教示を行う場合にはディジ
タルスイッチ群31を操作することによって信号が出力
され、自動動作モードの場合には教示情報に基づいて自
動的に信号が出力されるようになっている。
Reference numeral 3 denotes step specifying means, which generates a signal representing the number of the step whose storage position is to be detected. This step specifying means 3 outputs a signal by operating a digital switch group 31 when teaching an operation to an automatic machine (not shown) controlled by this storage device, and in the case of automatic operation mode, a signal is output. A signal is automatically output based on the information.

4はマイクロコンピュータであり、これは計数手段50
.状態検出手段60及び読出手段70の3つの働きを有
している。計数手段50は第2図に示したポインタ情報
書き込み部p20. p21・・・p2nに書き込んで
あるポインタ情報に従って計数した前記ステップの釡計
を計数するように構成しである。また、状態検出手段6
0は計数手段50の出力が状態検出手段60の出力より
大きくなるか、あるいは等しくなったときに信号を出す
ようになっている。そしてそのとき単位チェーン部が番
地記憶部a20〜a2nに持っている対応ブロック内の
番地をCRTディスプレイ装!!97に表示するように
なっている。また読出手段は状態検出手段60が信号を
出しており、且つ選択手段80からの信号がアクセスモ
ードを指定しているときには、ブロックio、 it・
・・1nのうちの該当するステップが入っているブロッ
ク内の情報を読み出すように構成しである。
4 is a microcomputer, which is a counting means 50
.. It has three functions: state detection means 60 and reading means 70. The counting means 50 is the pointer information writing section p20. shown in FIG. It is configured to count the pot total of the step counted according to the pointer information written in p21...p2n. In addition, the state detection means 6
0 is designed to output a signal when the output of the counting means 50 becomes greater than or equal to the output of the state detecting means 60. At that time, the unit chain section displays the addresses in the corresponding blocks held in the address storage sections a20 to a2n on the CRT display! ! 97. Further, when the state detection means 60 outputs a signal and the signal from the selection means 80 specifies the access mode, the reading means reads the blocks io, it, etc.
. . 1n, the information in the block containing the corresponding step is read out.

選択手段80は自動動作モードのときは多くの場合アク
セスモードを指示し教示動作モードの場合は必要に応じ
アクセスモードを指示する。90は書き替え手段であっ
て前記状態検出手段から出力を受け、この出力が特定の
状態になったとき、その対応する単位チェーン内に書き
込んであるポイン夕情報を、ディジタルスイッチ群91
を操作することによって書き替えるようになっている。
The selection means 80 instructs the access mode in most cases in the automatic operation mode, and instructs the access mode as necessary in the teaching operation mode. Reference numeral 90 denotes a rewriting means which receives an output from the state detecting means, and when this output becomes a specific state, the pointer information written in the corresponding unit chain is transferred to the digital switch group 91.
It is designed to be rewritten by manipulating .

95はプログラム番号指定手段であり教示動作中はディ
ジタルスイッチ群96で、また自動動作中は教示情報に
基づいて自動的に信号が出力される。
Numeral 95 is a program number designating means, which outputs a signal through a group of digital switches 96 during a teaching operation, and automatically outputs a signal based on teaching information during an automatic operation.

97は必要な表示を行うCRTディスプレイである。97 is a CRT display that performs necessary display.

これ等第1記憶手段1.第2記憶手段2.ステップ指定
手段3.マイクロコンピュータ42選択手段8.書替手
段90及びCRTディスプレイ97はシステムバス98
に接続され、データバスコントローラ99に依って信号
の流れが制御されるようになっている。
These first storage means 1. Second storage means 2. Step specifying means 3. Microcomputer 42 selection means8. The rewriting means 90 and the CRT display 97 are connected to the system bus 98.
The data bus controller 99 controls the flow of signals.

次に以上のように構成したものの動作について第3図を
参照しながら説明する。
Next, the operation of the apparatus constructed as described above will be explained with reference to FIG.

工程300は動作のスタートを示している1次の工程3
01ではプログラム番号指定手段95に依りディジタル
スイッチ群96を操作して、あるいは自動的にプログラ
ム番号を指定する。そうするとプログラムの始点となる
ブロック、つまり第2図の場合には、10か13のいず
れかが指定される。いずれを選択するかは目的による。
Step 300 is the primary step 3 indicating the start of the operation.
01, the program number is designated by the program number designating means 95 by operating the digital switch group 96 or automatically. Then, the block that is the starting point of the program, ie, in the case of FIG. 2, either 10 or 13 is specified. Which one you choose depends on your purpose.

いま13が選択されたとする。Assume that 13 is now selected.

次の工程302ではステップ指定手段3によりディジタ
ルスイッチ群31を操作してステップ番号Nを指定する
In the next step 302, the step number N is designated by operating the digital switch group 31 by the step designating means 3.

次の工程303では第2記憶手段2内のステップ数情報
書き込み部s23からブロックa13に書き込んである
ステップ数5t23が読み出される。
In the next step 303, the step number 5t23 written in the block a13 is read from the step number information writing section s23 in the second storage means 2.

次の工程304ではこれまで計数手段50で計数したス
テップ数が零であるから零にステップ数5t23を加算
した値、つまり5=st23がそのまま出力される。
In the next step 304, since the number of steps counted by the counting means 50 so far is zero, the value obtained by adding the number of steps 5t23 to zero, that is, 5=st23, is output as is.

この計数手段50の出力は工程302で指定したステッ
プ番号Nと次の工程305で状態検出手段60により比
較される。もしN≦Sならば次の工程306に進み、N
>Sならば工程310へ進む。
The output of this counting means 50 is compared with the step number N specified in step 302 by the state detecting means 60 in the next step 305. If N≦S, proceed to the next step 306, and N
>S, proceed to step 310.

工程306へ進んだことはブロック13内に工程302
で指定したステップ番号が存在することを示している。
Proceeding to step 306 means that step 302 is entered in block 13.
This indicates that the step number specified by .

従って工程306では単位チェーン内の番地記憶部a2
3記憶しであるブロック13を示す番地a13がCRT
ディスプレイ97上に表示される。
Therefore, in step 306, the address storage section a2 in the unit chain is
Address a13 indicating block 13 which has 3 memories is CRT
displayed on the display 97.

工程307では選択手段80がアクセスモードを指示し
ているか否かを判断する。もしアクセスモードが指示さ
れていれば工程308に移行し、指示されていない場合
には工程312に移行する。
In step 307, it is determined whether the selection means 80 indicates an access mode. If the access mode has been designated, the process moves to step 308; otherwise, the process moves to step 312.

工程308では読出手段70は表示部a13があるブロ
ック13内に記憶しである全記憶内容を読み出し、これ
をCRTディスプレイ97上に表示する。工程309は
動作の終了を示している。
In step 308, the reading means 70 reads out all the contents stored in the block 13 in which the display section a13 is located, and displays this on the CRT display 97. Step 309 indicates the end of the operation.

工程305での判断の結果N>Sならばブロック13内
にはN番目のプログラムステップはないことが判る。そ
こでその場合には工程310へ移行する。
If N>S as a result of the determination in step 305, it is determined that there is no Nth program step within block 13. In that case, the process moves to step 310.

ここでは単位チェーン23内のポインタp23を読み出
す、そうするとこのポインタはチェーンf34で示した
ように単位チェーン23の次は24に連がることを示し
ている。そこで工程311ではチェーン24内のステッ
プ数情報書き込み部s24に書き込んであるステップ数
st 24を読み出す、その後工程304に移行しここ
ではN5st23+5t24になっているか否かを判断
する。YESならば工程306へ移行する。ONならば
Y E S 4mなるまチェ程310.311゜304
及び305を繰り返す。
Here, the pointer p23 in the unit chain 23 is read out, and this pointer indicates that the unit chain 23 is followed by the unit chain 24, as shown by chain f34. Therefore, in step 311, the step number st24 written in the step number information writing section s24 in the chain 24 is read out, and then the process moves to step 304, where it is determined whether or not it is N5st23+5t24. If YES, the process moves to step 306. If ON, Y E S 4m Narumache range 310.311°304
and 305 are repeated.

さて工程307でONと判断されると工程312へ移行
し、ここで書替え手段90からの書き替え指令の有無を
判断する。書き替え指令がなければ工程315へ移行し
終了する。このような場合としてN番目のプログラムス
テップ内にはどんな情報が書かれているか分っているが
、そのプログラムステップがどこに書いであるかが分ら
ないときが考えられよう、さて書替指令が有る場合には
工程313へ移行し、ここでチェーンの書き替えを書替
手段90内のディジタルスイッチ群91を用いて行う。
Now, if it is determined in step 307 that it is ON, the process moves to step 312, where it is determined whether or not there is a rewriting command from the rewriting means 90. If there is no rewrite command, the process moves to step 315 and ends. In such a case, you may know what information is written in the Nth program step, but you do not know where that program step is written. Now, there is a rewrite command. If so, the process moves to step 313, where the chain is rewritten using the digital switch group 91 in the rewriting means 90.

第4図はそのような場合の例を示している。つまり第2
図に示しであるチェーンf45を切り離して第4図では
ブロック14と15との間にブロック1nを入れること
を示している。この場合にはポインタ情報書き込み部p
24に入っている情報を単位チェーン2nに連がるよう
にディジタルスイッチ群91を使って書き替える一方ポ
インタ情報書き込み部p2nには単位チェーン25に連
がることを入力する。勿論単位チェーン2nと対応する
ブロック1n内には図示しないティーチングボックスに
より必要な情報を書き込む。
FIG. 4 shows an example of such a case. In other words, the second
The chain f45 shown in the figure is separated, and FIG. 4 shows that a block 1n is inserted between blocks 14 and 15. In this case, pointer information writing section p
The information contained in 24 is rewritten using the digital switch group 91 so that it will be connected to the unit chain 2n, while the information that it will be connected to the unit chain 25 is input to the pointer information writing section p2n. Needless to say, necessary information is written into the block 1n corresponding to the unit chain 2n by a teaching box (not shown).

夫々のページには最高で1つだけプログラムステップが
書き込んであり、且つプログラムステップの空の部分が
ブロックの終りのページにだけ集中している場合にはペ
ージ毎の読み出しを行うことができる。この場合第1図
に示した計数手段50はN≦Sが成立したとき第5図の
工程316に示す演算5−N=Pを実行する0例えば第
2図に於いてステップ数情報書き込み部s24の内容を
読み出したときにN≦Sが成立し、しかもPが2であっ
たとすればページ141にステップNの情報が入ってい
ることが分る6それゆえ工程306’、 30g’で示
すように直接該当ページを検出することができ該当ペー
ジ内の情報を読み出すことができる。
If at most one program step is written to each page and the empty portions of the program steps are concentrated only in the last page of the block, page-by-page reading can be performed. In this case, the counting means 50 shown in FIG. 1 executes the operation 5-N=P shown in step 316 of FIG. 5 when N≦S holds. If N≦S holds true when the contents of are read out, and P is 2, it can be seen that page 141 contains the information of step N6.Therefore, as shown in steps 306' and 30g', The corresponding page can be directly detected and the information within the corresponding page can be read out.

〔発明の効果〕〔Effect of the invention〕

本発明に依れば以上の説明から明らかなように主記憶素
子として磁気バブルメモリに代表されるようなアクセス
タイムの長い記憶素子を用いたにもかかわらず主記憶素
子として、はるかに記憶容量の少なくて良いアクセスタ
イムの早い第2記憶手段を設けることにより主記憶手段
からのアクセスを早くすることができ所期の目的を達成
できる効果がある。
As is clear from the above description, according to the present invention, even though a memory element with a long access time, such as a magnetic bubble memory, is used as the main memory element, the memory capacity is much greater than that of the main memory element. By providing a second storage means with a fast access time, which is small in number, it is possible to speed up access from the main storage means, which has the effect of achieving the desired purpose.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明記憶装置の実施例を示すブロックダイヤ
グラム、第2図、第4図は第1記憶手段と第2記憶手段
に書き込んである情報をモデル化して示す図、第3図、
第5図は本発明記憶装置のアクセス方法及び書き替え方
法を説明するためのフローチャートである。 1・・・第1記憶手段、2・・・第2記憶手段、3・・
・ステップ指定手段、50・・・計数手段、60・・・
状態検出手段、70・・・読出手段、80・・・選択手
段、90・・・書替手段、95・・・プログラム番号指
定手段。 代理人弁理士  秋  本  正  実補正図面   
  第 2 図 子45 補正図面 補正図面    第 4 図 補正図面 手続補正書彷式) 昭和63年1月11日
FIG. 1 is a block diagram showing an embodiment of the storage device of the present invention, FIGS. 2 and 4 are diagrams showing models of information written in the first storage means and the second storage means, and FIGS.
FIG. 5 is a flowchart for explaining the access method and rewriting method of the storage device of the present invention. 1... first storage means, 2... second storage means, 3...
・Step specifying means, 50... Counting means, 60...
State detection means, 70... Reading means, 80... Selection means, 90... Rewriting means, 95... Program number specifying means. Representative patent attorney Tadashi Akimoto Actual amendment drawing
2nd Diagram 45 Amended Drawings Amended Drawings 4th Diagram Amended Drawing Procedure Amendment Form) January 11, 1986

Claims (1)

【特許請求の範囲】 1、複数のブロックを有し、且つこの夫々のブロックと
対応する番地表示部を有する第1記憶手段と、前記第1
記憶手段よりもアクセスタイムが早い記憶素子で構成し
てあり、前記ブロックの夫々に対応するチェーンが設け
てあり、この夫々の単位チェーンには前記夫々のブロッ
ク内に書き込んであるステップの数を表わす情報を記憶
するステップ数情報書き込み部と、次の前記ブロックへ
の接続を示すポインタ情報書き込み部と、前記番地表示
部と対応する番地を記憶した番地記憶部とが設けてある
第2記憶手段と、記憶位置を検出したい、前記ステップ
を表わす信号を発生するステップ指定手段と、前記ポイ
ンタ情報書き込み部に書き込んであるポインタ情報に従
って計数した前記ステップの数を計数する計数手段と、
前記ステップ指定手段と前記計数手段の出力信号とが特
定の状態になったことを検出する状態検出手段とから成
る記憶装置。 2、特許請求の範囲第1項記載の記憶装置に於いて、前
記第1記憶手段は磁気バブルメモリで構成してあること
を特徴とする記憶装置。 3、特許請求の範囲第2項記載の記憶装置に於いて、前
記第2記憶手段はランダム・アクセス・メモリで構成し
てあることを特徴とする記憶装置。 4、特許請求の範囲第1項記載の記憶装置に於いて、夫
々の前記ブロックは少くとも1枚のページで構成してあ
ることを特徴とする記憶装置。 5、複数のブロックを有し、且つこの夫々のブロックと
対応する番地表示を有する第1記憶手段と、前記第1記
憶手段よりもアクセスタイムが早い記憶素子で構成して
あり、前記ブロックの夫々に対応する単位チェーンが設
けてあり、この夫々の単位チェーンには前記夫々のブロ
ック内に書き込んであるステップの数を表わす情報を記
憶するステップ数情報書き込み部と、次の前記ブロック
への接続を示すポインタ情報書き込み部と前記番地表示
部と対応する番地を記憶した番地記憶部とが設けてある
第2記憶手段と、記憶装置を検出したい前記ステップを
表わす信号を発生するステップ指定手段と、前記ポイン
タ情報書き込み部に書き込んであるポインタ情報に従っ
て計数した前記ステップの数を計数する計数手段と、前
記ステップ指定手段と前記計数手段の出力とが特定の状
態になったことを検出する状態検出手段と、前記状態検
出手段から出力を受け、この出力が前記特定の状態にな
ったとき、その単位チェーンに書き込んである前記番地
記憶部から読み出した信号と対応する番地表示部がある
前記ブロック内の情報を読み出す読み出し手段とから成
る記憶装置。 6、複数のブロックを有し、且つこの夫々のブロックと
対応する番地表示部を有する第1記憶手段と、前記第1
記憶手段よりもアクセスタイムが早く書き替え可能な記
憶素子で構成してあり、前記ブロックの夫々に対応する
単位チェーンが設けてあり、この単位チェーンの夫々に
は前記夫々のブロック内に書き込んであるステップの数
を表わす情報を記憶するステップ数情報書き込み部と、
次のステップが書き込んである前記ブロックへの接続を
示すポインタ情報書き込み部と、前記番地表示部と対応
する番地を記憶した番地記憶部とが設けてある第2記憶
手段と、記憶位置を検出したい前記ステップを表わす信
号を発生するステップ指定手段と、前記ポインタ情報書
き込み部に書き込んであるポインタ情報に従って計数し
た前記ステップの数を計数する計数手段と、前記ステッ
プ指定手段と前記計数手段の出力とが特定の状態になっ
たことを検出する状態検出手段と、前記状態検出手段か
ら出力を受け、この出力が前記特定の状態になったとき
、その対応する前記単位チェーン内に書き込んである前
記ポインタ情報を書き替える書替手段とから成る記憶装
置。 7、複数のブロックを有し、且つこの夫々のブロックと
対応する番地表示部を有する第1記憶手段と、前記第1
記憶手段よりもアクセスタイムが早い記憶素子で構成し
てあり次の前記ブロックへの接続を示すポインタ情報と
前記番地表示部と対応する番地とを書き込んだ単位チェ
ーンが前記夫々のブロックに対応して設けてある第2記
憶手段と、前記ポインタの指示に従って見た検出したい
前記ブロックの順番を表わす信号を発生するブロック順
番指定手段と、前記ポインタ情報書き込み部に書き込ん
である前記ポインタ情報に従って計数した前記ブロック
の数を計数する計数手段と、前記ブロック順番手段と前
記計数手段の出力信号とが特定の状態になったことを検
出する状態検出手段と、から成る記憶装置。 8、読み出したいステップの番号を表わす信号を発生す
る番号発生工程と、第1記憶手段よりもアクセスタイム
の早い第2記憶手段に書き込んである単位チェーンの中
のポインタ情報の順に従って、夫々の前記単位チェーン
のステップ数情報を読み出し、これを計数する計数工程
と、計数工程で出力した信号と前記番号発生工程で出力
した信号とを比較し、特定の状態になったとき信号を出
力する比較工程と、前記比較工程に於いて前記信号が出
たら、そのときの単位チェーンに対応する前記第1記憶
手段の中のブロックに書き込んである情報を読み出す読
出工程と、から成る記憶装置のアクセス方法。
[Scope of Claims] 1. A first storage means having a plurality of blocks and having an address display section corresponding to each block;
It is composed of a storage element whose access time is faster than the storage means, and a chain corresponding to each of the blocks is provided, and each unit chain represents the number of steps written in each of the blocks. a second storage means provided with a step number information writing section for storing information, a pointer information writing section for indicating a connection to the next block, and an address storage section for storing an address corresponding to the address display section; , step specifying means for generating a signal representing the step whose storage position is desired to be detected, and counting means for counting the number of steps counted according to pointer information written in the pointer information writing section;
A storage device comprising state detecting means for detecting that the step specifying means and the output signal of the counting means are in a specific state. 2. The storage device according to claim 1, wherein the first storage means is constituted by a magnetic bubble memory. 3. The storage device according to claim 2, wherein the second storage means is constituted by a random access memory. 4. The storage device according to claim 1, wherein each of the blocks is composed of at least one page. 5. A first storage means having a plurality of blocks and having an address corresponding to each block, and a storage element having a faster access time than the first storage means, and each of the blocks A unit chain corresponding to the block is provided, and each unit chain includes a step number information writing section for storing information representing the number of steps written in each of the blocks, and a step number information writing part for storing information representing the number of steps written in each block, and a unit chain for connecting to the next block. a second storage means provided with a pointer information writing section indicating the pointer information and an address storage section storing an address corresponding to the address display section; step specifying means generating a signal representing the step at which the storage device is desired to be detected; a counting means for counting the number of steps counted according to the pointer information written in the pointer information writing section; and a state detecting means for detecting that the step specifying means and the output of the counting means are in a specific state. , receives an output from the state detection means, and when this output becomes the specific state, information in the block having an address display section corresponding to a signal read from the address storage section written in the unit chain; and reading means for reading out the data. 6. a first storage means having a plurality of blocks and an address display section corresponding to each block;
It is composed of a rewritable memory element whose access time is faster than that of the memory means, and a unit chain corresponding to each of the blocks is provided, and each of the unit chains has data written in each of the blocks. a step number information writing unit that stores information representing the number of steps;
A second storage means is provided with a pointer information writing section indicating a connection to the block to which the next step is written, and an address storage section storing an address corresponding to the address display section, and a storage position is to be detected. step designating means for generating a signal representing the step; counting means for counting the number of steps counted according to pointer information written in the pointer information writing section; and outputs of the step designating means and the counting means. a state detecting means for detecting that a specific state has been reached; and the pointer information that receives an output from the state detecting means and is written in the corresponding unit chain when the output becomes the specific state. A storage device comprising a rewriting means for rewriting the . 7. a first storage means having a plurality of blocks and an address display section corresponding to each block;
A unit chain composed of a storage element having a faster access time than the storage means and in which pointer information indicating a connection to the next block and an address corresponding to the address display section is written corresponds to each of the blocks. a block order specifying means for generating a signal representing the order of the blocks to be detected as seen in accordance with the instructions of the pointer; A storage device comprising a counting means for counting the number of blocks, and a state detecting means for detecting that the block order means and the output signal of the counting means are in a specific state. 8. A number generation step for generating a signal representing the number of the step to be read, and each of the above-mentioned points in accordance with the order of the pointer information in the unit chain written in the second storage means whose access time is faster than the first storage means. A counting process in which the step number information of the unit chain is read and counted; and a comparison process in which the signal output in the counting process and the signal output in the number generation process are compared, and a signal is output when a specific state is reached. and a reading step of reading out information written in a block in the first storage means corresponding to the unit chain at that time when the signal is output in the comparing step.
JP62225263A 1987-09-10 1987-09-10 Storage device and access method for same Granted JPS63153623A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62225263A JPS63153623A (en) 1987-09-10 1987-09-10 Storage device and access method for same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62225263A JPS63153623A (en) 1987-09-10 1987-09-10 Storage device and access method for same

Publications (2)

Publication Number Publication Date
JPS63153623A true JPS63153623A (en) 1988-06-27
JPH0320773B2 JPH0320773B2 (en) 1991-03-20

Family

ID=16826575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62225263A Granted JPS63153623A (en) 1987-09-10 1987-09-10 Storage device and access method for same

Country Status (1)

Country Link
JP (1) JPS63153623A (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52125239A (en) * 1976-04-14 1977-10-20 Fujitsu Ltd Write-in and read-out control system for memory unit
JPS53132235A (en) * 1977-04-21 1978-11-17 Texas Instruments Inc Magnetic bubble memory system controller
JPS5665390A (en) * 1979-10-31 1981-06-03 Hitachi Ltd Magnetic bubble memory control system
JPS57103565A (en) * 1980-12-19 1982-06-28 Fujitsu Ltd Control system of external storage device
JPS5851360U (en) * 1981-09-30 1983-04-07 株式会社日立製作所 Image information file storage device
JPS5892035A (en) * 1981-11-13 1983-06-01 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション Data base processing system

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5851360B2 (en) * 1977-05-07 1983-11-16 松下電器産業株式会社 Memory retention control circuit for non-volatile memory

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52125239A (en) * 1976-04-14 1977-10-20 Fujitsu Ltd Write-in and read-out control system for memory unit
JPS53132235A (en) * 1977-04-21 1978-11-17 Texas Instruments Inc Magnetic bubble memory system controller
JPS5665390A (en) * 1979-10-31 1981-06-03 Hitachi Ltd Magnetic bubble memory control system
JPS57103565A (en) * 1980-12-19 1982-06-28 Fujitsu Ltd Control system of external storage device
JPS5851360U (en) * 1981-09-30 1983-04-07 株式会社日立製作所 Image information file storage device
JPS5892035A (en) * 1981-11-13 1983-06-01 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション Data base processing system

Also Published As

Publication number Publication date
JPH0320773B2 (en) 1991-03-20

Similar Documents

Publication Publication Date Title
US4658349A (en) Direct memory access control circuit and data processing system using said circuit
GB1430467A (en) Programmable logic circuits for controlling auxiliary functions on machine tools
US5619734A (en) Programmable controller and method of operation thereof
US4601009A (en) Memory system and accessing method
KR100425371B1 (en) Method of generating and storing a user programme consisting of instructions for a stored-programme control unit and method of operating the stored-programme control unit
JPS63153623A (en) Storage device and access method for same
JPS6145243B2 (en)
EP0496097A2 (en) Programmable controller processor for concurrently executing multiple user control programs
US3846761A (en) Positioning controlling apparatus
CA2117693A1 (en) High security counter
KR100654477B1 (en) Object oriented processing with dedicated pointer memories
JPS60237506A (en) File control method
JPH0426884Y2 (en)
JPS6128122B2 (en)
JPH035921Y2 (en)
JP2574019B2 (en) DMA transfer method
JPS6155135B2 (en)
JPH0335335A (en) Storage device
JPH06214939A (en) Dma controller
JPS6222437B2 (en)
JPS60155229U (en) programmable counter device
JPS6341895A (en) Sequence control
JPS6385841A (en) Memory system
JPH0313605B2 (en)
JPS63231556A (en) Digital fast processing system