JPH0313605B2 - - Google Patents

Info

Publication number
JPH0313605B2
JPH0313605B2 JP55153290A JP15329080A JPH0313605B2 JP H0313605 B2 JPH0313605 B2 JP H0313605B2 JP 55153290 A JP55153290 A JP 55153290A JP 15329080 A JP15329080 A JP 15329080A JP H0313605 B2 JPH0313605 B2 JP H0313605B2
Authority
JP
Japan
Prior art keywords
sequence
program
memory
address
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP55153290A
Other languages
Japanese (ja)
Other versions
JPS5776612A (en
Inventor
Toshihiko Yomogida
Haruhisa Tsuji
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Koki KK
Original Assignee
Toyoda Koki KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Koki KK filed Critical Toyoda Koki KK
Priority to JP55153290A priority Critical patent/JPS5776612A/en
Publication of JPS5776612A publication Critical patent/JPS5776612A/en
Publication of JPH0313605B2 publication Critical patent/JPH0313605B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/10Programme control other than numerical control, i.e. in sequence controllers or logic controllers using selector switches

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Debugging And Monitoring (AREA)
  • Programmable Controllers (AREA)
  • Testing And Monitoring For Control Systems (AREA)

Description

【発明の詳細な説明】 本発明は、シーケンスコントローラのメモリ等
に記憶された一連のシーケンスプログラムの内、
指定された出力要素に関する出力命令を含むブロ
ツクのみを表示するようにしたプログラム表示装
置、更に詳しくは、同一の出力要素に関する出力
命令を含むシーケンスプログラムが重複してプロ
グラムされている場合にはこれらのプログラムを
全て表示できるようにした新規なシーケンスコン
トローラのプログラム表示装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention provides a sequence program that includes a series of sequence programs stored in a memory of a sequence controller, etc.
A program display device that displays only blocks that include output instructions related to specified output elements, and more specifically, when sequence programs that include output instructions related to the same output element are programmed in duplicate, these This invention relates to a new program display device for a sequence controller that can display all programs.

メモリに記憶されたシーケンスプログラムを繰
返し実行してシーケンス制御を行うシーケンスコ
ントローラにおいては、同一の要素を出力要素と
するプログラムが重複してプログラムされると、
条件入力の状態によつては一つのプログラムでは
出力要素が付勢され他のプログラムでは同じ出力
要素が無勢される状態となり、このような場合に
はシーケンスプログラムが1回通り実行される度
に前記の出力要素がオンオフを繰返えして正常な
動作が行われなくなるため、上記のようなシーケ
ンスコントローラにおいては、同一の要素を出力
命令とするプログラムを重複してプログラムして
いないか否かをプログラムを記憶させた後で確認
し、重複してプログラムされていればプログラム
を修正する必要がある。
In a sequence controller that performs sequence control by repeatedly executing a sequence program stored in a memory, if programs that use the same element as an output element are programmed repeatedly,
Depending on the state of the conditional input, an output element may be activated in one program and the same output element may be deactivated in another program, and in such a case, each time the sequence program is executed, the above Since the output elements of the above will repeatedly turn on and off, resulting in abnormal operation, in the sequence controller described above, it is necessary to check whether programs that use the same element as an output command are programmed repeatedly. After storing the program, it is necessary to check it and correct the program if it has been programmed repeatedly.

このため、従来のプログラム表示装置において
は、指定した要素を出力要素とするブロツクを検
索する機能と、検索する範囲を数値キー等で入力
した範囲に制限する機能とを設け、最初は、検索
範囲を制限せずにシーケンスプログラムの最初か
らシーケンスプログラムの読出しを行つて該当す
るブロツクを検索し、該当するブロツクが検索さ
れると、そのブロツクの記憶位置をアドレス表示
器の表示によつて確認した後、検索範囲を検索さ
れたブロツクの記憶番地以降に制限して再び検索
を行い、この結果指定した要素に関する出力命令
を含むブロツクが再び検索されると、このブロツ
クを重複するプログラムであるとして記憶位置を
確認した後、この検索されたブロツクの記憶位置
以降に検索範囲を再び制限して上記の動作を繰返
えし、これによつて指定した要素に関する出力命
令を含むブロツクが他にないか否かを検出するよ
うにしていた。
For this reason, conventional program display devices have a function to search for blocks that have a specified element as an output element, and a function to limit the search range to the range entered using numerical keys, etc. The sequence program is read from the beginning of the sequence program without limiting the sequence program, and the corresponding block is searched. When the corresponding block is found, the storage location of the block is confirmed by the display on the address display. If the search range is limited to the memory address of the searched block or later and the search is performed again, and as a result a block containing an output instruction related to the specified element is searched again, this block is considered to be a duplicate program and the memory location is changed. After checking, the search range is again limited to the storage location of the searched block and the above operation is repeated, thereby checking whether there is any other block that contains an output instruction related to the specified element. I was trying to detect whether

したがつて、このものにおいては、該当するブ
ロツクが検索された後で検索範囲を数値キーで入
力して再検索を指令する操作が必ず必要となり、
重複したプログラムを検出するための操作が面倒
な問題があつた。
Therefore, in this case, after the corresponding block has been searched, it is always necessary to enter the search range using the numerical keys and command a re-search.
There was a problem where the operation to detect duplicate programs was troublesome.

本発明はこのような従来の問題に鑑み、要素番
号を設定して検索指令を発すると、この要素番号
に対応する要素に関する出力命令を含む全てのブ
ロツクを連続して検索し、これによつて検索され
た全てのブロツクを連続的に表示できるようにし
て従来の問題点を解決したもので、以下その実施
例を図面に基づいて説明する。
In view of these conventional problems, the present invention, when an element number is set and a search command is issued, continuously searches all blocks containing output commands related to the element corresponding to this element number. This system solves the conventional problems by making it possible to display all searched blocks continuously, and an embodiment thereof will be described below with reference to the drawings.

第1図において10は、シーケンスメモリ1
1、演算処理部12、入力部13、出力部14か
ら構成されるシーケンスコントローラで、メモリ
11には論理演算命令(TNA,TFA,TNO,
TFO,TNE,TFE)、出力命令(YON)等を用
いてシーケンスプログラムが書込まれている。前
記シーケンスメモリ11の各記憶番地は所定ビツ
トの記憶エリアを有し、命令部とオペランド部と
から成る1単位のシーケンスデータを各番地毎に
記憶するようになつている。なお、プログラムさ
れた命令語が論理演算命令か出力命令である場合
には、条件要素および出力要素の要素番号(入出
力アドレス)がオペランド部にプログラムされ
る。
In FIG. 1, 10 is a sequence memory 1
1. A sequence controller consisting of an arithmetic processing section 12, an input section 13, and an output section 14. The memory 11 stores logical operation instructions (TNA, TFA, TNO,
A sequence program is written using commands such as TFO, TNE, TFE) and output instructions (YON). Each storage address of the sequence memory 11 has a storage area of a predetermined bit, and one unit of sequence data consisting of an instruction part and an operand part is stored at each address. Note that when the programmed instruction word is a logical operation instruction or an output instruction, the element numbers (input/output addresses) of the conditional element and the output element are programmed into the operand section.

このシーケンスメモリ11に記憶されたシーケ
ンスプログラムは演算処理部12によつて順番に
読出され、そのオペランド部のデータによつて入
出力部に接続された入出力要素が順番に選択され
る。そして、読出されたシーケンスプログラムが
論理演算命令であれば演算処理部12は選択され
た入出力要素を条件要素としてそのオンオフ状態
を読込んで論理演算を行い、出力命令であれば選
択された出力要素を演算結果に基づいて付勢およ
び無勢する。また、この演算処理装置12は、外
部から割込信号INSが与えられるとシーケンスプ
ログラムの読出しおよび実行を一時停止し、外部
から指定された番地のシーケンスプログラムを出
力したり、指定された要素のオンオフ状態を出力
する機能を有している。
The sequence program stored in the sequence memory 11 is sequentially read out by the arithmetic processing section 12, and input/output elements connected to the input/output section are sequentially selected based on the data in the operand section. If the read sequence program is a logical operation instruction, the arithmetic processing unit 12 reads the on/off state of the selected input/output element as a condition element and performs a logical operation; is activated and deactivated based on the calculation result. In addition, when an interrupt signal INS is given from the outside, this arithmetic processing unit 12 temporarily stops reading and executing the sequence program, outputs the sequence program at the address specified from the outside, or turns on/off the specified element. It has a function to output the status.

一方、20は指定された要素に関する出力命令
を含むブロツクを検索してこれを表示するプログ
ラム表示装置で、演算処理装置21、メモリ2
2、操作表示パネル23から構成され信号線SL
1〜SL4およびインタエイス24を介してシー
ケンスコントローラ10に接続されている。
On the other hand, 20 is a program display device that searches for and displays a block containing an output instruction related to a designated element.
2. Consists of operation display panel 23 and signal line SL
1 to SL4 and an interface 24 to the sequence controller 10.

前記操作表示パネル23には、出力要素の番号
を設定する数値キー30、検索指令キー31、表
示変更指令キー32、検索されたブロツクのシー
ケンスプログラムを順番に表示するデータ表示器
40、表示されたプログラムの記憶番地を表示す
る表示器41および異常表示ランプPLが設けら
れており、特定の要素を出力要素とするプログラ
ムを検索する場合、および特定の要素を出力要素
とするプログラムが重複してプログラムされてい
るか否かを判別する場合には、まず数値キー30
を用いて所定の要素番号を設定し、この後、検索
指令キー31を操作する。
The operation display panel 23 includes a numeric key 30 for setting the number of an output element, a search command key 31, a display change command key 32, a data display 40 for sequentially displaying the sequence program of the searched block, and A display 41 that displays the memory address of the program and an error display lamp PL are provided. To determine whether the
is used to set a predetermined element number, and then the search command key 31 is operated.

これにより、演算処理装置21は数値キー30
で設定された要素に関する出力命令を含むブロツ
クをシーケンスコントローラ10のシーケンスメ
モリ1から全て読出して、これをシーケンスメモ
リ11における記憶番地とともにメモリ22に記
憶し、この後、表示変更指令キー32が操作され
る度に、メモリ22に記憶したシーケンスプログ
ラムとそれぞれのシーケンスメモリ11における
記憶番地とを順番に読出して表示器40および4
1によつてそれぞれ表示するようになつている。
As a result, the arithmetic processing unit 21 uses the numeric keys 30
All blocks containing output commands related to the elements set in are read out from the sequence memory 1 of the sequence controller 10 and stored in the memory 22 together with the memory address in the sequence memory 11. After this, when the display change command key 32 is operated. Each time, the sequence program stored in the memory 22 and the memory address in each sequence memory 11 are read out in order and displayed on the displays 40 and 4.
1, respectively.

すなわち、指令キー31,32のいずれかが操
作されると、演算処理装置21は第2図に示す処
理ルーチンを実行し、この場合のように検索指令
キー31が操作された場合にはステツプ(40)か
らステツプ(41)へ移行し、設定された要素に関
する出力命令を含むブロツクを検索する。ステツ
プ(41)の詳細な動作は後述するが、第4図aに
示すようにシーケンスメモリ11に指定した要素
に関する出力命令を含むブロツクが1つしかない
とすると、この検索された1ブロツクのシーケン
スプログラムは第5図aに示すように、バツフア
エリアBA1の先頭番地Poから順番に記憶され、
出力命令YON100の後にはデータの終りを示
すエンドマークが書込まれる。また、バツフアエ
リアBA2にはバツフアエリアBA1に書込まれ
た各シーケンスプログラムのシーケンスメモリ1
1における記憶番地のデータが、バツフアエリア
BA1におけるプログラムの書込み位置と対応す
る位置に書込まれる。
That is, when either command key 31 or 32 is operated, arithmetic processing unit 21 executes the processing routine shown in FIG. 2, and when search command key 31 is operated as in this case, step ( Step 40) moves to step (41) to search for a block containing an output command related to the set element. The detailed operation of step (41) will be described later, but if there is only one block in the sequence memory 11 that includes an output instruction related to the specified element as shown in FIG. As shown in Figure 5a, the programs are stored in order starting from the first address Po of buffer area BA1.
An end mark indicating the end of data is written after the output command YON100. In addition, buffer area BA2 contains sequence memory 1 of each sequence program written in buffer area BA1.
The data at memory address 1 is in the buffer area.
It is written to a position corresponding to the program write position in BA1.

このようにしてプログラムの検索動作が完了す
ると、ステツプ(42)で、バツフアエリアBA
1,BA2における読出アドレスをそれぞれ指定
する読出アドレスカウンタRACA1,RAC2に
バツフアエリアBA1,BA2の先頭番地Po,So
をそれぞれセツトし、この後、ステツプ(46)へ
移行する。ステツプ(46)は読出アドレスカウン
タRAC1の指定するバツフアエリアBA1内の番
地からシーケンスプログラムを読出すステツプ
で、このステツプで読出されたデータがエンドマ
ークであればステツプ(42)へ戻り、そうでなけ
ればステツプ(48)以降の表示ルーチンへ移行す
る。
When the search operation of the program is completed in this way, in step (42), the buffer area BA is
The read address counters RACA1 and RAC2 specify the read addresses in buffer areas BA1 and BA2, respectively.
are set respectively, and then the process moves to step (46). Step (46) is a step in which the sequence program is read from the address in buffer area BA1 specified by read address counter RAC1. If the data read in this step is an end mark, the process returns to step (42); otherwise, the process returns to step (42). Move to the display routine after step (48).

ステツプ(48)へ移行すると、ステツプ(46)
で読出されたシーケンスプログラムを表示器40
によつて表示する処理を行い、ステツプ(50)
で、読出アドレスカウンタRAC2の指定するバ
ツフアエリアBA2内の番地からアドレスデータ
を読出してこれを表示器41で表示する処理を行
つて図略の主ルーチンへ復帰する。
When you move to step (48), step (46)
The sequence program read out on the display 40
Perform the processing to display by step (50)
Then, the address data is read from the address in the buffer area BA2 specified by the read address counter RAC2 and displayed on the display 41, and the process returns to the main routine (not shown).

この場合には、読出アドレスカウンタRAC1,
RAC2はそれぞれバツフアエリアBA1,BA2
の先頭番地を指定しているため、上記の動作によ
りバツフアエリアBA1の先頭番地にプログラム
されている論理演算命令TNA10とこの論理演
算命令が記憶されていたシーケンスメモリ11に
おける記憶番地100とが第6図aのイに示すよ
うに表示される。
In this case, read address counter RAC1,
RAC2 has buffer areas BA1 and BA2, respectively.
6, the logic operation instruction TNA10 programmed at the start address of the buffer area BA1 by the above operation and the memory address 100 in the sequence memory 11 where this logic operation instruction was stored are as shown in FIG. It is displayed as shown in a.

そして、この後、表示変更指令キー32が操作
されると、演算処理装置21は第2図のルーチン
を再び実行し、ステツプ(45)で読出アドレスカ
ウンタRAC1およびRAC2を歩進した後、再び
ステツプ(46)以降の処理を行う。これにより、
バツフアエリアBA1のPo+1番地に記憶されて
いるシーケンスプログラムTFA20と、バツフ
アエリアBA2のSo+1番地に記憶されている
TFA20の記憶番地101を示すデータとが読
出され、これが第6図aのロに示すように表示器
40,41によつて表示される。この後、表示変
更指令キー32が操作される度に同様の動作が繰
返えされ、バツフアエリアBA1,BA2に記憶
されたシーケンスプログラムと、これのシーケン
スメモリ11における記憶番地が順次表示され
る。
Thereafter, when the display change command key 32 is operated, the arithmetic processing unit 21 executes the routine shown in FIG. (46) Perform the following processing. This results in
The sequence program TFA20 is stored at address Po+1 in buffer area BA1, and the sequence program TFA20 is stored at address So+1 in buffer area BA2.
The data indicating the memory address 101 of the TFA 20 is read out and displayed on the displays 40 and 41 as shown in FIG. Thereafter, the same operation is repeated every time the display change command key 32 is operated, and the sequence programs stored in the buffer areas BA1 and BA2 and their storage addresses in the sequence memory 11 are sequentially displayed.

また、第6図aのニに示されたように出力命令
が表示された後で表示変更指令キー32が操作さ
れた場合には、バツフアエリアBA1からエンド
マークが読出されるため、この場合には、ステツ
プ(47)から(42)へ移行して、読出アドレスカ
ウンタRAC1,RAC2にバツフアエリアBA1,
BA2の先頭番地Po,Soのデータをセツトし、こ
の後ステツプ(46)以降のルーチンを再び実行す
る。これにより、バツフアエリアBA1の先頭番
地Poに記憶された論理演算命令TNA10と、こ
れの記憶番地が再び表示されるようになる。この
ため、表示変更指令キー32を繰返し操作するこ
とにより、指定した要素に関する出力命令を含む
ブロツクのシーケンスプログラムと、これらの記
憶番地を繰返えして表示できる。
Furthermore, if the display change command key 32 is operated after the output command is displayed as shown in FIG. , moves from step (47) to step (42), and writes buffer areas BA1, BA1, RAC2 to read address counters RAC1, RAC2.
The data at the first addresses Po and So of BA2 are set, and then the routine from step (46) onwards is executed again. As a result, the logical operation instruction TNA10 stored at the first address Po of the buffer area BA1 and its storage address are displayed again. Therefore, by repeatedly operating the display change command key 32, it is possible to repeatedly display the sequence program of the block including the output command related to the specified element and the memory address thereof.

次に前記ステツプ(41)の詳細な動作を第3図
に基づいて説明する。
Next, the detailed operation of step (41) will be explained based on FIG.

プログラム検索ルーチンPSRの最初のステツ
プ(61)は初期化のステツプで、シーケンスメモ
リ11の読出番地を指定する読出カウンタROC
と、同一の要素に関る出力命令の数を計数する出
力計数カウンタOCCとを零リセツトするととも
に、後述する戻りアドレスポインタRAP1,
RAP2にバツフアエリアBA1,BA2の先頭番
地Po,Soをそれぞれセツトし、またバツフアエ
リアBA1,BA2の書込みアドレスを指定する
書込アドレスカウンタWAC1,WAC2にもバツ
フアエリアBA1,BA2の先頭番地Po,Soのデ
ータをそれぞれセツトする。
The first step (61) of the program search routine PSR is an initialization step, in which the read counter ROC specifies the read address of the sequence memory 11.
and an output counter OCC that counts the number of output instructions related to the same element, and resets the return address pointer RAP1, which will be described later, to zero.
Set the starting addresses Po and So of buffer areas BA1 and BA2 in RAP2, respectively, and also set the data of the starting addresses Po and So of buffer areas BA1 and BA2 to write address counters WAC1 and WAC2 that specify the write addresses of buffer areas BA1 and BA2. Set each.

このような初期化が完了するとステツプ(61)
からステツプ(62)へ移行してブロツクの検索が
開始される。ステツプ(62)からステツプ(68)
までのプログラムはシーケンスメモリ11からシ
ーケンスプログラムを順番に読出してこれをバツ
フアエリアBA1に転送するとともに、それぞれ
のシーケンスプログラムを読出した時における読
出カウンタROCのの計数値を各プログラムの記
憶番地としてバツフアエリアBA2に順番に転送
するルーチンで、動作開始時においては、前述の
ように読出カウンタROCは零リセツトされ、書
込アドレスカウンタWAC1,WAC2はそれぞれ
バツフアエリアBA1,BA2の先頭番地にPo,
Soにセツトされているため、上記の動作により、
シーケンスメモリ11の最初にプログラムされて
いるブロツクのシーケンスプログラムと、これの
記憶番地がバツフアエリアBA1,BA2の先頭
番地Po,Soからそれぞれ記憶される。
Once such initialization is completed, step (61)
Then, the process moves to step (62) and the search for the block is started. Step (62) to Step (68)
The programs up to this point sequentially read the sequence programs from the sequence memory 11 and transfer them to the buffer area BA1, and also transfer the count value of the read counter ROC at the time of reading each sequence program to the buffer area BA2 as the memory address of each program. This is a routine that transfers data in order. At the start of operation, the read counter ROC is reset to zero as described above, and the write address counters WAC1 and WAC2 are set to Po and WAC2 at the starting addresses of buffer areas BA1 and BA2, respectively.
Since it is set to So, the above operation causes
The sequence program of the block programmed first in the sequence memory 11 and its storage address are stored from the first addresses Po and So of the buffer areas BA1 and BA2, respectively.

このような動作により1ブロツクのシーケンス
プログラムとこれの記憶番地がバツフアエリア
BA1,BA2にそれぞれ書込まれると、演算処
理装置21はステツプ(67)で、出力命令をバツ
フアエリアBA11に書込んだことでこれを判別
してステツプ(70)へ移行し、バツフアエリア
BA1に書込んだシーケンスプログラムの出力命
令が指定された要素に関するものであるかをオペ
ランド部にプログラムされた要素番号で判別す
る。そして、指定された要素に関するものである
と判別した場合にはステツプ(70)からステツプ
(72)を介してステツプ(62)へ戻り、指定され
た要素に関するものでないと判別した場合にはス
テツプ(71)を介してステツプ(62)へ戻る。
With this operation, one block of sequence program and its memory address are stored in the buffer area.
When written to BA1 and BA2, the arithmetic processing unit 21 determines in step (67) that the output command has been written to the buffer area BA11, moves to step (70), and writes the output command to the buffer area BA11.
It is determined whether the output command of the sequence program written to BA1 is related to the specified element, based on the element number programmed in the operand section. If it is determined that the item is related to the specified element, the process returns from step (70) to step (62) via step (72), and if it is determined that the item is not related to the specified element, the process returns to step (62). 71) and return to step (62).

例えば、指定した要素に関する出力命令を含む
プログラムがシーケンスメモリ11の先頭に記憶
されていないものとすれば、上記の動作によりス
テツプ(71)を介してステツプ(62)へ戻り、ス
テツプ(62)からステツプ(68)のプログラムを
再び繰返して実行して1ブロツクのシーケンスプ
ログラムを読出す。この時、ステツプ(71)の処
理により読出カウンタROCは歩進され、書込ア
ドレスカウンタWAC1,WACは戻り番地指定ポ
インタRAP1,PAP2の初期値Po,Soにそれぞ
れセツトされているため、ステツプ(62)から
(68)の実行により前の動作によつてバツフアエ
リアBA1に転送されたシーケンスプログラムに
続いてプログラムされている1ブロツクのシーケ
ンスプログラムとこれの記憶番地がバツフアエリ
アBA1,BA2の先頭番地Po,Soから順番に記
憶される。これにより、バツフアエリアBA1に
最初に記憶されたシーケンスプログラムは自動的
に消去され、これに続いてプログラムされている
1ブロツクのシーケンスプログラムがバツフアエ
リアBA1に記憶されることになり、また、これ
と同様にバツフアエリアBA2にはバツフアエリ
アBA1に新たに記憶されたシーケンスプログラ
ムの記憶番地が記憶される。
For example, if a program containing an output command for the specified element is not stored at the beginning of the sequence memory 11, the above operation returns to step (62) via step (71), and from step (62) The program in step (68) is executed again to read one block of sequence program. At this time, the read counter ROC is incremented by the processing in step (71), and the write address counters WAC1 and WAC are set to the initial values Po and So of the return address designation pointers RAP1 and PAP2, respectively. ) to (68), one block of sequence program programmed following the sequence program transferred to buffer area BA1 by the previous operation and its memory address are the starting addresses Po, So of buffer areas BA1 and BA2. are stored in order from As a result, the sequence program first stored in buffer area BA1 will be automatically erased, and one block of the sequence program that has been programmed subsequently will be stored in buffer area BA1. The memory address of the sequence program newly stored in the buffer area BA1 is stored in the buffer area BA2.

このように動作が繰返されることにより、シー
ケンスメモリ11に記憶されたシーケンスプログ
ラムとこれの記憶番地が1ブロツク単位で順番に
読出され、この内最後に読出された1ブロツクの
シーケンスプログラムとこれの記憶番地がバツフ
アエリアBA1,BA2にそれぞれ記憶されるこ
とになる。そして、バツフアエリアBA1に書込
んだシーケンスプログラムの出力命令が指定した
要素に関する出力命令であることがステツプ
(70)で判別されると、ステツプ(70)からステ
ツプ(72)へ移行して書込アドレスカウンタ
WAC1,WAC2を歩進するとともに、これらの
歩進後のデータを戻り番地指定ポインタRAP1,
RAP2にそれぞれセツトし、また読出カウンタ
ROCと出力要素計数用カウンタOCCを歩進した
後、ステツプ(62)へ戻る。
By repeating the operation in this way, the sequence program stored in the sequence memory 11 and its storage address are sequentially read out in block units, and the sequence program of the last read block and its storage address are read out in sequence in block units. The addresses will be stored in buffer areas BA1 and BA2, respectively. Then, when it is determined in step (70) that the output command of the sequence program written to buffer area BA1 is an output command related to the specified element, the process moves from step (70) to step (72) and the write address is determined. counter
While incrementing WAC1 and WAC2, the data after these increments is transferred to the return address specification pointer RAP1,
Set each to RAP2 and read counter
After incrementing ROC and output element counting counter OCC, the process returns to step (62).

これにより、指定した要素に関する出力命令を
含むブロツクの内、最初に検索されたものとこれ
の記憶番地がバツフアエリアBA1,BA2の先
頭番地からそれぞれ記憶された状態となり、この
後、この検索されたブロツクが記憶されていた記
憶番地以降を検索範囲として、指定した要素に関
する出力命令を含むブロツクが再び検索される。
そして、該当するブロツクが再び検索されると、
第5図bに示すように検索されたブロツクのシー
ケンスプログラムはバツフアエリアBA1に先に
検索されたシーケンスプログラムに引続いて記憶
され、これの記憶番地のデータは、バツフアエリ
アBA2内において先に検索されたシーケンスプ
ログラムの記憶番地を表わすデータの後に引続い
て記憶される。
As a result, among the blocks containing output commands related to the specified element, the first searched block and its storage address are stored from the first address of buffer areas BA1 and BA2, respectively, and after this, this searched block The block containing the output command related to the specified element is searched again, with the search range starting from the memory address where the block was stored.
Then, when the corresponding block is searched again,
As shown in FIG. 5b, the sequence program of the retrieved block is stored in buffer area BA1 following the sequence program retrieved earlier, and the data at this memory address is stored in buffer area BA2 following the sequence program retrieved earlier. It is stored successively after the data representing the storage address of the sequence program.

このような動作の繰返しにより、シーケンスメ
モリ11に記憶された一連のシーケンスプログラ
ムの中から指定した要素の出力命令を含むブロツ
クが全て検索され、この検索されたブロツクのプ
ログラムとこれの記憶番地がバツフアエリアBA
1,BA2に記憶されることになる。
By repeating such operations, all blocks containing output instructions of the specified element are searched from among a series of sequence programs stored in the sequence memory 11, and the programs of the searched blocks and their storage addresses are stored in the buffer area. BA
1. It will be stored in BA2.

そして、シーケンスメモリ11に記憶されてい
る演算プログラムの全てが読出され、シーケンス
プログラムの最後にプログラムされている
JMP000が読出されると、ステツプ(63)からス
テツプ(73)へ移行してバツフアエリアBA1の
書込アドレスカウンタRAC1の指定する番地、
すなわち、第5図a,bに示すように検索された
シーケンスプログラムの直後にエンドマークを書
込み、この後、カウンタOCC計数値が2以上で
あるか否かによつて、指定した要素に関する出力
命令が重複してプログラムされているか否かを判
別し、重複してプログラムされていると判別した
場合にはステツプ(76)で異常表示ランプPLを
点灯して第2図のルーチンへ復帰し、重複してプ
ログラムされていないと判別した場合にはエンド
マークを書込んだ状態で第2図のルーチンに復帰
する。
Then, all the calculation programs stored in the sequence memory 11 are read out and programmed at the end of the sequence program.
When JMP000 is read, the process moves from step (63) to step (73), and the address specified by write address counter RAC1 of buffer area BA1 is read.
That is, as shown in Figure 5 a and b, an end mark is written immediately after the retrieved sequence program, and then, depending on whether the counter OCC count value is 2 or more, an output command regarding the specified element is written. It is determined whether or not the program has been programmed in duplicate, and if it is determined that the program has been programmed in duplicate, the error indicator lamp PL is turned on in step (76) and the routine returns to the routine shown in Figure 2. If it is determined that the program has not been programmed, the program returns to the routine shown in FIG. 2 with the end mark written.

上記のようにして指定した要素に関する出力命
令を含むブロツクが検索されると、第2図のステ
ツプ(46)以降のプログラムが実行され、前述の
ようにバツフアエリアBA1,BA2の先頭番地
PoおよびSoにそれぞれ記憶されたシーケンスプ
ログラムと記憶番地のデータが表示される。
When a block containing an output command related to the specified element is retrieved as described above, the program from step (46) in Figure 2 is executed, and as described above, the first address of buffer areas BA1 and BA2 is
The sequence program and memory address data stored in Po and So are displayed.

そして、この後、表示変更指令キー32が操作
される度にバツフアエリアBA1,BA2にそれ
ぞれ記憶されたシーケンスプログラムとこれの記
憶番地のデータが順番に表示される訳であるが、
指定した要素に関する出力命令を含むブロツクが
重複してある場合には、第5図bに示すようにこ
れらのブロツクにプログラムされた全てのシーケ
ンスプログラムとこれの記憶番地がバツフアエリ
アBA1,BA2に記憶されているため、第6図
bに示すように表示変更指令キー32の操作によ
り、重複したブロツク内の各シーケンスプログラ
ムとこれらの記憶番地を連続して表示させること
ができる。
After this, each time the display change command key 32 is operated, the sequence programs stored in buffer areas BA1 and BA2 and the data at their memory addresses are displayed in order.
If there are duplicate blocks containing output commands related to specified elements, all sequence programs programmed in these blocks and their memory addresses are stored in buffer areas BA1 and BA2, as shown in Figure 5b. Therefore, as shown in FIG. 6B, by operating the display change command key 32, each sequence program in the overlapping blocks and their memory addresses can be displayed successively.

また、バツフアエリアBA1にはシーケンスプ
ログラムに続いてエンドマークが記憶されている
ため、検索されたブロツクの全てのシーケンスプ
ログラムとこれの記憶番地が一通り表示される
と、前述したように、読出アドレスカウンタ
RAC1,RAC2の内容がバツフアエリアBA1,
BA2の先頭番地Po,Soに再びセツトされ、検索
された複数ブロツクのシーケンスプログラムとこ
れの記憶番地を繰返えしモニタすることができ
る。
In addition, since the end mark is stored in the buffer area BA1 following the sequence program, when all the sequence programs and their memory addresses of the searched block are displayed, the read address counter is displayed as described above.
The contents of RAC1 and RAC2 are buffer area BA1,
It is set again at the starting addresses Po and So of BA2, and the searched sequence programs of the plurality of blocks and their storage addresses can be repeatedly monitored.

以上述べたように本発明においては、シーケン
スコントローラのメモリに記憶されたシーケンス
プログラムを順番に読出し、指定された要素の出
力命令が含まれるブロツクの全てを検索し、プロ
グラム装置のメモリに指定された要素の出力命令
が含まれるシーケンスプログラムを順に記憶し、
このメモリの内容を連続的に表示できるようにし
たので、共通の要素を出力要素とするプログラム
が重複してプログラムされていた場合には、プロ
グラム表示装置に一度検索指令を与えるだけでプ
ログラム表示装置のメモリに記憶されたシーケン
スプログラムの内容を連続的に表示することがで
き、共通の要素を出力要素とした重複するプログ
ラムの内容を簡単に検知できる利点がある。
As described above, in the present invention, the sequence program stored in the memory of the sequence controller is read out in order, all blocks containing the output command of the specified element are searched, and the specified element is stored in the memory of the program device. Store sequence programs containing element output instructions in order,
Since the contents of this memory can be displayed continuously, if programs that have a common element as an output element are programmed overlappingly, the program display can be displayed by simply giving a search command to the program display device once. It has the advantage that the contents of sequence programs stored in the memory of the computer can be displayed continuously, and that it is possible to easily detect the contents of duplicate programs that have a common element as an output element.

【図面の簡単な説明】[Brief explanation of the drawing]

図面は本発明の実施例を示すもので、第1図は
シーケンスコントローラに状態表示装置を接続し
た状態を示すブロツク図、第2図および第3図は
第1図における演算処理装置21の動作を示す
図、第4図a,bはそれぞれ第1図におけるシー
ケンスメモリ11に共通の要素を出力命令とする
プログラムが1つおよび2つ記憶された状態を示
す図、第5図a,bはシーケンスメモリ11の内
容が第4図aおよびbである場合における検索後
のバツフアエリアBA1,BA2の状態をそれぞ
れ示す図、第6図a,bはこれらの場合における
表示器40,41の表示状態の変化を示す図であ
る。 10……シーケンスコントローラ、11……シ
ーケンスメモリ、20……プログラム表示装置、
21……演算処理装置、22……メモリ、23…
…操作表示パネル、30……数値キー、31……
検索指令キー、32……表示変更指令キー、40
……データ表示器、41……アドレス表示器、
PL……異常表示ランプ。
The drawings show an embodiment of the present invention, and FIG. 1 is a block diagram showing a status display device connected to a sequence controller, and FIGS. 2 and 3 show the operation of the arithmetic processing unit 21 in FIG. 1. Figures 4a and 4b are diagrams showing a state in which one and two programs each having a common element as an output command are stored in the sequence memory 11 in Figure 1, respectively, and Figures 5a and 5b are sequences. Diagrams showing the states of buffer areas BA1 and BA2 after the search when the contents of the memory 11 are as shown in FIGS. 4a and 4b, respectively. FIGS. FIG. 10...Sequence controller, 11...Sequence memory, 20...Program display device,
21...Arithmetic processing unit, 22...Memory, 23...
...Operation display panel, 30...Numeric keys, 31...
Search command key, 32...Display change command key, 40
...Data display, 41...Address display,
PL...Error indicator lamp.

Claims (1)

【特許請求の範囲】[Claims] 1 シーケンスコントローラのメモリに記憶され
た一連のシーケンスプログラムから特定の要素の
オンオフに関係するシーケンスプログラムを検索
してこれを表示するようにしたシーケンスコント
ローラのプログラム表示装置であつて、要素番号
により特定の要素を指定する要素指定手段と、前
記メモリに記憶されたシーケンスプログラムを順
番に読出し前記要素指定手段によつて指定された
要素に関する出力命令が含まれるブロツクが前記
シーケンスプログラムから全て読出されるまでブ
ロツク毎に検索する検索手段と、検索手段により
検索されたブロツク単位のシーケンスプログラム
を記憶する指定要素記憶手段と、前記検索手段の
検索時に前記要素指定手段によつて指定された要
素に関する出力命令が含まれるブロツクが2つ以
上検索されたことを判定する重複判定手段と、こ
の重複判定手段により重複が判定されると異常表
示をする異常表示手段と、前記指定要素記憶手段
の内容を連続的に読出す読出制御手段と、読出制
御手段によつて読出された内容を表示する表示手
段とを設けたことを特徴とするシーケンスコント
ローラのプログラム表示装置。
1 A program display device for a sequence controller that searches for and displays a sequence program related to the on/off of a specific element from a series of sequence programs stored in the memory of the sequence controller, and which searches for and displays a sequence program related to the on/off of a specific element. an element specifying means for specifying an element; and a sequence program stored in the memory is sequentially read out until all blocks including output instructions regarding the element specified by the element specifying means are read out from the sequence program. a designated element storage means for storing a sequence program in units of blocks retrieved by the retrieval means; and an output instruction regarding the element designated by the element designation means at the time of the retrieval by the retrieval means. a duplication determining means for determining that two or more blocks have been retrieved; an abnormality displaying means for displaying an abnormality when the duplication determining means determines that there is a duplication; and an abnormality display means for continuously reading the contents of the specified element storage means. What is claimed is: 1. A program display device for a sequence controller, comprising: readout control means for displaying content read out by the readout control means; and display means for displaying content read by the readout control means.
JP55153290A 1980-10-30 1980-10-30 Program display device Granted JPS5776612A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55153290A JPS5776612A (en) 1980-10-30 1980-10-30 Program display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55153290A JPS5776612A (en) 1980-10-30 1980-10-30 Program display device

Publications (2)

Publication Number Publication Date
JPS5776612A JPS5776612A (en) 1982-05-13
JPH0313605B2 true JPH0313605B2 (en) 1991-02-22

Family

ID=15559237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55153290A Granted JPS5776612A (en) 1980-10-30 1980-10-30 Program display device

Country Status (1)

Country Link
JP (1) JPS5776612A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5968019A (en) * 1982-10-12 1984-04-17 Toyoda Mach Works Ltd Programming device of sequence controller

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5530725A (en) * 1978-08-23 1980-03-04 Omron Tateisi Electronics Co Order retrieving system for sequence controller

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5530725A (en) * 1978-08-23 1980-03-04 Omron Tateisi Electronics Co Order retrieving system for sequence controller

Also Published As

Publication number Publication date
JPS5776612A (en) 1982-05-13

Similar Documents

Publication Publication Date Title
JPH0223882B2 (en)
EP0098172B1 (en) Register control processing system
GB1458200A (en) Computer performance monitoring
JPH0313605B2 (en)
GB1179613A (en) Data Transfer System
KR920006768B1 (en) Method and device to execute two instruction sequences in an order determined in advance
JPS60159951A (en) Tracing system in information processing device
JPH0821009B2 (en) CHANNEL CONTROLLER INITIALIZATION METHOD AND SYSTEM FOR THE INITIALIZATION
JPH0373001B2 (en)
JPS6232510A (en) Abnormality diagnostic device for sequencer
JPH0850502A (en) Monitoring device for sequence controller
US3454931A (en) Data processing system including address development apparatus
JPS626341A (en) Information processor
JPH07334214A (en) Programmable controller
JPS5931745B2 (en) Unused program number display method
JPS6194130A (en) Standby operation display unit
JP3392663B2 (en) Programmable display
JPH0119166B2 (en)
EP0252042B1 (en) Method and apparatus for determining in a computer which of a number of programmes are allowed to utilise a rapid access memory
JPH01140249A (en) Information processor
JPS6132688B2 (en)
JPS61267131A (en) Programming device
JPS58225403A (en) Programmable controller
JPH05241739A (en) Fixed disk device
JPS5849901B2 (en) data processing equipment