JPH0373001B2 - - Google Patents

Info

Publication number
JPH0373001B2
JPH0373001B2 JP55149819A JP14981980A JPH0373001B2 JP H0373001 B2 JPH0373001 B2 JP H0373001B2 JP 55149819 A JP55149819 A JP 55149819A JP 14981980 A JP14981980 A JP 14981980A JP H0373001 B2 JPH0373001 B2 JP H0373001B2
Authority
JP
Japan
Prior art keywords
output
command
conditional
group
logical operation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP55149819A
Other languages
Japanese (ja)
Other versions
JPS5773415A (en
Inventor
Toshihiko Yomogida
Takeshi Yokota
Haruhisa Tsuji
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Koki KK
Original Assignee
Toyoda Koki KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Koki KK filed Critical Toyoda Koki KK
Priority to JP55149819A priority Critical patent/JPS5773415A/en
Publication of JPS5773415A publication Critical patent/JPS5773415A/en
Publication of JPH0373001B2 publication Critical patent/JPH0373001B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0428Safety, monitoring
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0426Programming the control sequence

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Testing And Monitoring For Control Systems (AREA)
  • Programmable Controllers (AREA)

Description

【発明の詳細な説明】 本発明は、指定された出力要素のオンオフに関
係する複数の条件要素の要素番号と、これら条件
要素のオンオフ状態もしくはそれぞれの条件要素
をテストした後の論理演算結果(以下これを状態
情報と呼ぶ)とを各条件要素毎に順番に表示する
ようにしたシーケンスコントローラの状態表示装
置に、更に詳しくは装置の小形化のために、要素
番号と状態情報を表示する表示器は1組だけと
し、複数の条件要素の要素番号と状態情報を順番
に切換えて表示するようにした状態表示装置に関
する。
Detailed Description of the Invention The present invention is based on the element numbers of a plurality of conditional elements related to the on/off of a specified output element, the on/off states of these conditional elements, or the logical operation results after testing each conditional element ( The status display device of the sequence controller is designed to display information (hereinafter referred to as status information) for each condition element in order, and more specifically, a display that displays element numbers and status information in order to make the device more compact. The present invention relates to a status display device that has only one set of containers and that sequentially switches and displays element numbers and status information of a plurality of condition elements.

従来、上記のような状態表示装置においては、
出力要素の要素番号を指定して検索指令を発する
と、指定された出力要素に関する出力命令が記憶
されていたメモリアドレスを検出してこれを初期
読出アドレスとし、これ以降は表示変更指令が与
えられる度にこの読出アドレスを順番に変更して
出力命令の前にプログラムされている複数の論理
演算命令を順番に読出し、新しい論理演算命令が
読出される度に条件要素の要素番号と状態情報を
検知して表示するようにしていた。しかしながら
このものにおいては単に出力命令の前にプログラ
ムされた出力要素のオンオフに関連する出力命令
とこの出力要素に関連する条件要素に関する論理
演算命令からなる一群の命令を順番に読出して上
述の表示を行うようにしているだけであるため、
複数の条件要素の状態情報の表示が終り、指令さ
れた出力要素に関する出力命令とこの出力命令に
関連する条件要素に関する論理演算命令からなる
一群の命令の先頭にプログラムされた論理演算命
令に基づいて上記の表示が行われている時に表示
変更指令が与えられると、1つ前の一群の命令に
プログラムされている出力命令が読出されてしま
いこれに基づいて表示が行われる問題があつた。
Conventionally, in the above-mentioned status display device,
When a search command is issued by specifying the element number of an output element, the memory address where the output command related to the specified output element was stored is detected, this is used as the initial read address, and display change commands are given from then on. The read address is changed in order at each time, and multiple logic operation instructions programmed before the output instruction are read out in order, and each time a new logic operation instruction is read, the element number and state information of the conditional element are detected. and display it. However, in this case, the above-mentioned display is simply performed by sequentially reading out a group of instructions consisting of an output instruction related to the on/off of an output element programmed before the output instruction and a logic operation instruction regarding a conditional element related to this output element. Because I am just trying to do it,
After the display of the status information of the plurality of condition elements is completed, based on the logical operation instruction programmed at the beginning of a group of instructions consisting of an output instruction regarding the commanded output element and a logical operation instruction regarding the condition element related to this output instruction. If a display change command is given while the above display is being performed, there is a problem in that the output command programmed in the previous group of commands is read out and the display is performed based on this.

このため、従来装置においては、新しい要素番
号が表示される度に要素番号とともに表示される
命令を監視して1つ前の一群の命令の最後にプロ
グラムされている出力命令が読出されたか否かを
判別し、これによつて指定した出力要素のオンオ
フに関する条件要素のモニタが完了したことを判
別しなければならない上、指定した出力要素に関
連する条件要素の状態情報を再び見たい場合で
も、出力要素の要素番号を改めて設定してこれに
関連する出力命令をサーチする必要があり、状態
情報のモニタ作業が面倒な欠点があつた。
For this reason, in conventional devices, each time a new element number is displayed, the command displayed together with the element number is monitored to determine whether the output command programmed at the end of the previous group of commands has been read. It is necessary to determine that the monitoring of the condition element related to the on/off of the specified output element has been completed, and even if you want to see the status information of the condition element related to the specified output element again, It is necessary to set the element number of the output element anew and search for the output command related to this, which has the drawback that monitoring the status information is troublesome.

本発明はこのような従来の問題に鑑み、指定し
た出力要素オンオフに関する複数の条件要素の状
態情報を循環的に表示するようにして上記の問題
点を解決したもので以下のその実施例を図面に基
づいて説明する。
In view of these conventional problems, the present invention solves the above problems by cyclically displaying the state information of a plurality of conditional elements related to the on/off of specified output elements. The explanation will be based on.

第1図において10は、シーケンスメモリ1
1、演算処理部12、入力部13、出力部14か
ら構成されるシーケンスコントローラで、メモリ
11には論理演算命令(TNA、TFA、TNO、
TFO、TNE、TFE)、出力命令(YON)等を用
いてシーケンスプログラムが書込まれている。前
記シーケンスメモリ11の各記憶番地は所定ビツ
トの記憶エリアを有し、命令部とオペランド部と
から成る1単位のシーケンスデータを各番地毎に
記憶するようになつている。なお、プログラムさ
れた命令が論理演算命令が出力命令である場合に
は、条件要素および出力要素の要素番号(入出力
アドレス)がオペランド部にプログラムされる。
In FIG. 1, 10 is a sequence memory 1
1. A sequence controller consisting of an arithmetic processing section 12, an input section 13, and an output section 14. The memory 11 stores logic operation instructions (TNA, TFA, TNO,
A sequence program is written using TFO, TNE, TFE), output command (YON), etc. Each storage address of the sequence memory 11 has a storage area of a predetermined bit, and one unit of sequence data consisting of an instruction part and an operand part is stored at each address. Note that if the programmed instruction is a logical operation instruction that is an output instruction, the element numbers (input/output addresses) of the conditional element and the output element are programmed into the operand section.

このシーケンスメモリ11に記憶されたシーケ
ンスプログラムは演算処理部12によつて順番に
読出され、そのオペランド部のデータによつて入
出力部に接続された入出力要素が順番に選択され
る。そして、読出されたシーケンスプログラムが
論理演算命令であれば演算処理部12は選択され
た入出力要素を条件要素としてそのオンオフ状態
を読込んで論理演算を行い、出力命令であれば選
択された出力要素を演算結果に基づいて付勢およ
び無勢する。また、この演算処理装置12は、外
部から割込信号INSが与えられるとシーケンスプ
ログラムの読出しおよび実行を一時停止し、外部
から指定された番地のシーケンスプログラムを出
力したり、指定された出力要素のオンオフ状態を
出力する機能を有している。
The sequence program stored in the sequence memory 11 is sequentially read out by the arithmetic processing section 12, and input/output elements connected to the input/output section are sequentially selected based on the data in the operand section. If the read sequence program is a logical operation instruction, the arithmetic processing unit 12 reads the on/off state of the selected input/output element as a condition element and performs a logical operation; is activated and deactivated based on the calculation result. In addition, when the arithmetic processing unit 12 is given an interrupt signal INS from the outside, it temporarily stops reading and executing the sequence program, outputs the sequence program at the address specified from the outside, or outputs the sequence program at the address specified from the outside. It has a function to output on/off status.

一方、20は指定された出力要素のオンオフに
関係する条件要素の状態を表示する状態表示装置
で、演算処理装置21、メモリ22、操作表示パ
ネル23から構成され信号線SL1〜SL4および
インタフエイス24を介してシーケンスコントロ
ーラ10に接続されている。
On the other hand, 20 is a status display device that displays the status of conditional elements related to the on/off of specified output elements, and is composed of an arithmetic processing unit 21, a memory 22, an operation display panel 23, and signal lines SL1 to SL4 and an interface 24. It is connected to the sequence controller 10 via.

前記操作表示パネル23には、出力要素の番号
を設定する数値キー30、検索指令キー31、表
示変更指令キー32が設けられており、これらの
キー操作により第8図に示す主ルーチンの処理が
実行される。すなわち、主ルーチンでは先ずステ
ツプ(100)で各種キーの操作状態を記憶するフ
ラグが初期化され、次いでステツプ(101)でキ
ー操作があつたかどうかが判定される。キー操作
があつた場合にはステツプ(102)で数値キー3
0の操作であるかどうかが判定され、イエスの場
合にはステツプ(103)に進み、周知の方法で数
値入力処理が行われる。またノーの場合にはステ
ツプ(104)で他の操作キーであることが判別さ
れ、ステツプ(105)に進んで第2図に示すサブ
ルーチンが実行される。
The operation display panel 23 is provided with numeric keys 30 for setting output element numbers, a search command key 31, and a display change command key 32. By operating these keys, the processing of the main routine shown in FIG. 8 is executed. executed. That is, in the main routine, first, in step (100), flags for storing the operating states of various keys are initialized, and then, in step (101), it is determined whether or not a key has been operated. If there is a key operation, step (102) will return the numeric key 3.
It is determined whether the operation is 0 or not, and if YES, the process proceeds to step (103), where a numerical value input process is performed using a well-known method. If the answer is NO, it is determined in step (104) that it is another operation key, and the process proceeds to step (105), where the subroutine shown in FIG. 2 is executed.

しかして特定の出力要素のオンオフに関係する
条件要素の状態をモニタしたい場合には、まず数
値キー30を用いて出力要素の要素番号を設定
し、この後検索指令キー31を操作する。
If it is desired to monitor the state of a conditional element related to the on/off state of a particular output element, first the element number of the output element is set using the numerical keys 30, and then the search command key 31 is operated.

これにより演算処理装置21は数値キー30で
設定された要素番号に関する出力命令とこの出力
命令に関連する論理演算命令からなる一群の命令
を検索し、この後、設定された出力要素の要素番
号とオンオフ状態を表示する。
As a result, the arithmetic processing unit 21 searches for a group of instructions consisting of an output instruction related to the element number set by the numerical key 30 and a logical operation instruction related to this output instruction, and then searches for the element number of the set output element. Display on/off status.

すなわち、検索指令キー31が操作されると、
演算処理装置21は第2図に示す処理ルーチンを
実行し、この場合のように検索指令キー31が操
作された場合にはこれをステツプ(40)で判別し
てステツプ(41)へ移行し、設定された出力要素
に関する出力命令とこの出力命令に関連する論理
演算命令からなる一群の命令を検索する。第3図
がこの検索処理ルーチンPSRの詳細で、このル
ーチンにおいてROCは、シーケンスコントロー
ラ10のシーケンスメモリ11からシーケンスプ
ログラムを読出す読出番地を指定する読出カウン
タを表わし、APCは、状態表示装置20のメモ
リ22内に設けられたバツフアエリアBUAにプ
ログラム順に記憶される。そして、この動作が終
つた時点では番地指定カウンタAPCは、バツフ
アエリアBUA内の出力命令の書込まれた番地を
指定している。したがつて、例えば、第4図に示
すリレー回路の出力要素01のオンオフに関連す
る条件要素C1〜C3の状態をモニタするため
に、出力要素01の要素番号(入出力アドレス)
を設定して検索指令キー31を操作した場合に
は、上記レリー回路に対応するシーケンスプログ
ラムがシーケンスメモリ11から検索され、これ
が第5図に示すようにバツフアエリアBUAの先
頭番地BUAO以降に記憶される。そして、出力
命令のプログラムYON100は、検索されたシ
ーケンスプログラムの最後にプログラムされてい
るため、必ず論理演算命令の後の記憶番地
BUAO+3番地に記憶され、番地指定カウンタ
APCはこの番地BUAO+3番地を指定している。
That is, when the search command key 31 is operated,
The arithmetic processing unit 21 executes the processing routine shown in FIG. 2, and when the search command key 31 is operated as in this case, this is determined in step (40) and the process proceeds to step (41). A group of instructions consisting of an output instruction related to the set output element and a logical operation instruction related to this output instruction is searched. FIG. 3 shows the details of this search processing routine PSR. In this routine, ROC represents a read counter that specifies the read address for reading the sequence program from the sequence memory 11 of the sequence controller 10, and APC represents the read counter that specifies the read address for reading the sequence program from the sequence memory 11 of the sequence controller 10. The programs are stored in a buffer area BUA provided in the memory 22 in the order of the programs. When this operation is completed, the address designation counter APC has designated the address in the buffer area BUA where the output command was written. Therefore, for example, in order to monitor the states of conditional elements C1 to C3 related to on/off of output element 01 of the relay circuit shown in FIG. 4, the element number (input/output address) of output element 01 is
When the search command key 31 is operated after setting , the sequence program corresponding to the above-mentioned relay circuit is searched from the sequence memory 11, and this is stored in the buffer area BUA after the first address BUAO as shown in FIG. . Since the output instruction program YON100 is programmed at the end of the searched sequence program, it is always located at the memory address after the logical operation instruction.
Stored in address BUAO+3, address designation counter
APC has specified this address BUAO+3.

指定された出力要素に関する出力命令とこの出
力命令に関連する論理演算命令からなる一群の命
令が検索されると、演算処理装置21はステツプ
(41)からステツプ(48)へ移行し、指定した出
力要素とこの出力要素に関連する条件要素の要素
番号とこの出力要素とこの出力要素に関連する条
件要素のオンオフ状態を表示する処理を行う。す
なわち、ステツプ(48)で番地指定カウンタ
APCの指定するバツフアエリアBUA内の番地か
ら1単位のシーケンスデータを読出し、ステツプ
(50)で、読出したシーケンスデータのオペラン
ド部にプログラムされている入出力アドレスのデ
ータ100を要素番号として表示器40にて表示
する。そして、この後、ステツプ(51)で、オペ
ランド部にプログラムされた入出力アドレスデー
タをシーケンスコントローラ10へ出力して、プ
ログラムされた入出力アドレスに対応する要素の
オンオフ状態を検出し、ステツプ(52)で、検出
したオンオフ状態に応じて状態情報としの表示ラ
ンプPLを点灯もしくは消灯する。さらに、ステ
ツプ(53)で、読出したシーケンスデータから命
令の種類を解読し、これを表示するためのデータ
を表示器41に出力する。
When a group of instructions consisting of an output instruction related to the specified output element and a logical operation instruction related to this output instruction is retrieved, the arithmetic processing unit 21 moves from step (41) to step (48), and executes the specified output element. Processing is performed to display an element, the element number of a conditional element related to this output element, and the on/off state of this output element and conditional element related to this output element. In other words, in step (48) the address designation counter
One unit of sequence data is read from the address in the buffer area BUA specified by the APC, and in step (50), data 100 of the input/output address programmed in the operand part of the read sequence data is displayed on the display 40 as an element number. to be displayed. Then, in step (51), the input/output address data programmed in the operand section is output to the sequence controller 10, the on/off state of the element corresponding to the programmed input/output address is detected, and step (52) is performed. ), the indicator lamp PL as status information is turned on or off depending on the detected on/off state. Furthermore, in step (53), the type of command is decoded from the read sequence data, and data for displaying this is output to the display 41.

これにより、操作表示パネル23の表示器4
0,41には第6図aに示すように設定した出力
要素の要素番号100と、出力命令であることを
表わすYONの符号がそれぞれ表示され、表示ラ
ンプPLは出力要素のオンオフ状態に応じて点灯
もしくは消灯される。そして、このような表示動
作が終ると、ステツプ(55)で、状態を表示した
要素が出力要素であるか否かを判別し、この場合
のように出力要素であれば、ステツプ(56)でフ
ラツグODをセツトした後で第8図の主ルーチン
へ復帰し、出力要素でなければステツプ(57)で
フラツグODをリセツトして主ルーチンへ復帰す
る。
As a result, the display 4 of the operation display panel 23
0 and 41 respectively display the element number 100 of the output element set as shown in Figure 6a and the code YON indicating that it is an output command, and the indicator lamp PL changes depending on the on/off state of the output element. The light is turned on or off. When this display operation is completed, it is determined in step (55) whether or not the element whose status is displayed is an output element, and if it is an output element as in this case, it is checked in step (56). After setting the flag OD, the process returns to the main routine of FIG. 8, and if it is not an output element, the flag OD is reset in step (57) and the process returns to the main routine.

なお、本実施例では、シーケンスコントローラ
10に割込みを掛けた後で、入出力アドレスのデ
ータを出力すると、これによつて入出力部13,
14に接続された入出力要素の1つが選択され、
この選択された要素のオンオフ状態を表わす信号
が信号線IOBに出力されるようになつており、こ
の信号線IOB上の信号によつて要素のオンオフ状
態を判別するようになつている。
In this embodiment, when data at the input/output address is output after interrupting the sequence controller 10, the input/output unit 13,
One of the input/output elements connected to 14 is selected,
A signal representing the on/off state of the selected element is output to the signal line IOB, and the on/off state of the element is determined by the signal on the signal line IOB.

上記のようにして、指定した出力要素の状態が
表示されると、作業者はこれのオンオフに関連す
る条件要素のオンオフ状態をモニタするために表
示変更指令キー32を繰返えし操作する。これに
より、設定した出力要素01に関連する条件要素
はC1〜C3のオンオフ状態が順番に表示され
る。
When the state of the specified output element is displayed as described above, the operator repeatedly operates the display change command key 32 in order to monitor the on/off state of the condition element related to the on/off of the output element. As a result, the on/off states of C1 to C3 of the condition elements related to the set output element 01 are displayed in order.

すなわち、表示変更指令キー32が操作される
度に演算処理装置21は第2図に示すプログラム
を実行し、通常の場合にはステツプ(47)で番地
指定カウンタAPCを歩進した後、前述のステツ
プ(48)からステツプ(57)のプログラムを実行
する。また、フラツグODがセツトされている場
合、すなわち、現在、オンオフ状態が表示されて
いる要素が出力要素である場合には、番地指定カ
ウンタAPCの値をバツフアエリアBUAの先頭番
地に対応する値に再びセツトした後でステツプ
(48)以降のルーチンを実行する。
That is, each time the display change command key 32 is operated, the arithmetic processing unit 21 executes the program shown in FIG. Execute the program from step (48) to step (57). In addition, if the flag OD is set, that is, if the element whose on/off state is currently displayed is an output element, the value of the address specification counter APC is reset to the value corresponding to the first address of the buffer area BUA. After setting, execute the routine after step (48).

したがつて、上記のように出力要素のオンオフ
状態が表示された状態で表示変更キー32が操作
されると、番地指定カウンタAPCがバツフアエ
リアBUAの先頭番地BUAOを指定しステツプ
(48)以降のプログラムが実行される。これによ
り、ステツプ(48)で、バツフアエリアBUAの
先頭番地BUAOに記憶されている条件要素C1
に関する論理演算プログラムTNA10が命令デ
ータとして読出され、ステツプ(50)からステツ
プ(53)までのプログラムにより、読出されたプ
ログラムTNA10に基づく要素番号の表示と、
これのオンオフ状態が表示され、また、論理演算
命令の種類を表わすTNAの表示も行われる。そ
して、この場合には命令が出力命令でないため、
ステツプ(57)でフラツグODをリセツトして主
ルーチンへ復帰する。第6図bはこの時の表示状
態を示す。
Therefore, when the display change key 32 is operated while the on/off state of the output element is displayed as described above, the address designation counter APC designates the first address BUAO of the buffer area BUA, and the program starts from step (48). is executed. As a result, in step (48), the condition element C1 stored in the first address BUAO of the buffer area BUA is
The logic operation program TNA10 related to the above is read out as instruction data, and the programs from step (50) to step (53) display element numbers based on the read program TNA10,
The on/off status of this is displayed, and TNA, which indicates the type of logic operation instruction, is also displayed. And in this case, since the instruction is not an output instruction,
At step (57), the flag OD is reset and the program returns to the main routine. FIG. 6b shows the display state at this time.

さらに、この後、表示変更指令キー32が操作
されると、フラツグODがリセツト状態にあるた
め、ステツプ(43)から(47)へ移行し、ステツ
プ(47)で番地指定カウンタAPCを歩進した後
で同様の動作を行う。これにより、バツフアエリ
アBUAの先頭番地の次の番地BUAO+1に記憶
されている条件要素C2に関する論理演算プログ
ラムTFA20が読出され、これに基づいて条件
要素の要素番号20とこれのオンオフ状態および
テスト命令TFAが第6図cに示すように表示さ
れる。そして、この後、表示変更指令キー32を
再操作すると条件要素C3の状態が表示され、こ
の後再び表示変更指令キー32を操作すると、第
6図cに示すように出力要素01の要素番号10
0とこれのオンオフ状態が再び表示される。この
状態で、操作者が条件要素C1〜C3の状態を再
び見たいと思う場合には、表示変更指令キー32
を継続して操作すればよい。この場合にはフラツ
グODがセツトされているため、ステツプ(47)
で番地指令カウンタAPCが再びバツフアエリア
BUAの先頭番地すなわち、指定した出力要素の
オンオフに関連する一群の命令の最初にプログラ
ムされた論理演算命令を指定するようにセツトさ
れた後上記の動作が繰返えされるため、条件要素
C1〜C3の要素番号とオンオフ状態が条件要素
C1から順番に再び表示される。
Furthermore, when the display change command key 32 is operated after this, since the flag OD is in the reset state, the process moves from step (43) to (47), and the address designation counter APC is incremented in step (47). Do the same thing later. As a result, the logic operation program TFA20 regarding the conditional element C2 stored at the address BUAO+1 next to the first address of the buffer area BUA is read out, and based on this, the element number 20 of the conditional element, its on/off state, and the test command TFA are read out. The screen is displayed as shown in FIG. 6c. Then, when the display change command key 32 is operated again, the state of the condition element C3 is displayed, and when the display change command key 32 is operated again after this, the element number 10 of the output element 01 is displayed as shown in FIG. 6c.
0 and its on/off status are displayed again. In this state, if the operator wishes to see the states of the condition elements C1 to C3 again, press the display change command key 32.
You just need to continue operating. In this case, the flag OD is set, so step (47)
The address command counter APC returns to the buffer area.
Since the above operation is repeated after the start address of BUA is set to specify the logic operation instruction programmed at the beginning of a group of instructions related to the on/off of the specified output element, the condition elements C1 to The element number and on/off state of C3 are displayed again in order starting from conditional element C1.

なお、上記実施例は条件要素の番号とオンオフ
状態を表示するようにしたものであつたが、条件
要素の番号と各条件要素をテストした後における
論理演算結果とを表示するようにしたものにも本
発明を適用でき、この場合には第2図のステツプ
(52)のルーチンを第7図のように変更すればよ
い。このルーチンは、検知した条件要素のオンオ
フ状態と読出した論理演算命令とに基づいて論理
演算を模擬的に行うもので、これによりランプ
PLに各条件要素をテストした後の論理演算結果
が表示される。
In addition, in the above embodiment, the number of the conditional element and the on/off state are displayed, but the number of the conditional element and the logical operation result after testing each conditional element are displayed. The present invention can also be applied to this case, and in this case, the routine of step (52) in FIG. 2 may be changed as shown in FIG. 7. This routine performs a simulated logical operation based on the detected on/off state of the conditional element and the read logical operation command.
The logical operation results after testing each conditional element are displayed in the PL.

以上述べたように本発明においては、指定され
た出力要素に関する出力命令とこの出力命令に関
連する論理演算命令からなる一群の命令を順番に
指定して要素番号と状態情報とを表示する条件要
素を順番に切換えるカウンタを設け、このカウン
タが指定された出力要素に関する出力命令とこの
出力命令に関連する論理演算命令からなる一群の
命令の全てを1回通り指定した場合には、最初に
指定したカウンタの値を再び指定するようにした
から、出力要素の要素番号を1度指定するだけ
で、指定した出力要素のオンオフに関係する複数
の条件要素の状態を繰返えしてモニタできる上、
表示変更キーを誤つて操作しても異なる出力要素
に関する出力命令とこの出力命令に関連する論理
演算命令からなる一群の命令が読出されてこれに
基づく表示が行われることがなく、指定した出力
要素のオンオフに関係する条件要素の状態のモニ
タが行ないやすい利点がある。
As described above, in the present invention, a conditional element that sequentially specifies a group of instructions consisting of an output instruction related to a specified output element and a logical operation instruction related to this output instruction and displays the element number and status information. If this counter specifies all the instructions in a group consisting of an output instruction related to a specified output element and a logical operation instruction related to this output instruction in one go, the first specified Since the counter value is specified again, by specifying the element number of the output element once, you can repeatedly monitor the status of multiple conditional elements related to the on/off of the specified output element.
Even if you accidentally operate the display change key, a group of instructions consisting of an output command related to a different output element and a logical operation instruction related to this output command will be read out, and a display based on this will not be performed, and the specified output element will not be displayed. This has the advantage that it is easy to monitor the states of conditional elements related to on/off.

【図面の簡単な説明】[Brief explanation of drawings]

図面は本発明の実施例を示すもので、第1図は
シーケンスコントローラに状態表示装置を接続し
た状態を示すブロツク図、第2図および第3図は
第1図における演算処理装置21の動作を示す
図、第4図はリレー回路の一例を示す図、第5図
は第4図に示すリレー回路に対応するシーケンス
プログラムが第1図のメモリ22内に記憶された
状態を示す図、第6図a〜fは第1図における表
示器40,41の表示状態の変化と状態表示ラン
プPLの点滅状態の変化を示す図、第7図は各条
件要素をテストした後における論理演算結果を表
示する場合の演算処理装置21の動作を示すフロ
ーチヤート、第8図は演算処理装置21の主ルー
チンを示すフローチヤートである。 10……シーケンスコントローラ、11……シ
ーケンスメモリ、20……状態表示装置、21…
…演算処理装置、22……メモリ、23……操作
表示パネル、30……数値キー、31……検索指
令キー、32……表示変更指令キー、40……番
号表示器、PL……状態表示ランプ。
The drawings show an embodiment of the present invention, and FIG. 1 is a block diagram showing a status display device connected to a sequence controller, and FIGS. 2 and 3 show the operation of the arithmetic processing unit 21 in FIG. 1. 4 is a diagram showing an example of a relay circuit, FIG. 5 is a diagram showing a state in which a sequence program corresponding to the relay circuit shown in FIG. 4 is stored in the memory 22 of FIG. 1, and FIG. Figures a to f are diagrams showing changes in the display states of the indicators 40 and 41 and changes in the blinking state of the status display lamp PL in Figure 1, and Figure 7 shows the logical operation results after testing each condition element. FIG. 8 is a flowchart showing the main routine of the arithmetic processing unit 21. 10...Sequence controller, 11...Sequence memory, 20...Status display device, 21...
... Arithmetic processing unit, 22 ... Memory, 23 ... Operation display panel, 30 ... Numerical keys, 31 ... Search command key, 32 ... Display change command key, 40 ... Number display, PL ... Status display lamp.

Claims (1)

【特許請求の範囲】[Claims] 1 特定の出力要素のオンオフに関連する複数の
条件要素のオンオフ状態もしくはこれらの条件要
素のオンオフ状態を入力して論理演算を行つた後
における論理演算結果を表示するシーケンスコン
トローラの状態表示装置において、出力要素の要
素番号を設定する要素番号設定手段と、検索指令
を設定する検索指令設定手段と、検索指令が設定
されると前記シーケンスコントローラに割り込み
をかけてシーケンスメモリに記憶されたシーケン
スプログラムより前記要素番号設定手段にて設定
された要素番号の出力要素のオンオフに関する出
力命令とこの出力要素に関連する条件要素に関す
る論理演算命令とからなる一群の命令を検索する
検索手段と、この検索された前記一群の命令を記
憶する一群命令記憶手段と、前記一群命令記憶手
段に記憶された前記一群の命令が書込まれたメモ
リ番地を順番に指定する命令指定カウンタと、こ
の命令指令カウンタによつて指定されたメモリ番
地より前記複数の条件要素の内の1つを検出し検
出された条件要素を前記シーケンスコントローラ
に出力してその条件要素のオンオフ状態をシーケ
ンスコントローラから読出す読出手段と、この読
出手段にて読出された条件要素のオンオフ状態も
しくはそのオンオフ状態に基づいて論理演算を行
つた後の論理演算結果をその条件要素の要素番号
とともに表示する表示手段と、表示手段に表示さ
れた内容の変更を指令する表示変更指令手段と、
表示変更が指令される度に前記命令指令カウンタ
を歩進するカウンタ歩進手段と、前記命令指定カ
ウンタが前記一群の命令の終わりにプログラムさ
れた出力命令を指定したことを検出して前記命令
指定カウンタを前記一群の命令の先頭の論理演算
命令のメモリ番地に再セツトする再セツト手段と
を設けたことを特徴とするシーケンスコントロー
ラの状態表示装置。
1. In a status display device for a sequence controller that displays the result of a logical operation after inputting the on/off states of a plurality of condition elements related to the on/off of a specific output element or the on/off states of these condition elements and performing a logical operation, an element number setting means for setting an element number of an output element; a search command setting means for setting a search command; a search means for searching for a group of instructions consisting of an output instruction regarding on/off of an output element with an element number set by the element number setting means and a logical operation instruction regarding a conditional element related to this output element; a group of instruction storage means for storing a group of instructions; an instruction designation counter for sequentially specifying memory addresses to which the group of instructions stored in the group of instruction storage means are written; reading means for detecting one of the plurality of conditional elements from the memory address at which the conditional element has been detected, outputting the detected conditional element to the sequence controller, and reading the on/off state of the conditional element from the sequence controller; a display means for displaying the on/off state of the conditional element read out or the logical operation result after performing a logical operation based on the on/off state together with the element number of the conditional element; and changing the content displayed on the display means. display change command means for commanding;
a counter increment means for incrementing the command command counter each time a display change is commanded; and a counter increment means for incrementing the command command counter by detecting that the command designation counter designates a programmed output command at the end of the group of commands to designate the command. 1. A status display device for a sequence controller, further comprising a reset means for resetting a counter to a memory address of a logical operation instruction at the head of the group of instructions.
JP55149819A 1980-10-24 1980-10-24 State display device of sequence controller Granted JPS5773415A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55149819A JPS5773415A (en) 1980-10-24 1980-10-24 State display device of sequence controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55149819A JPS5773415A (en) 1980-10-24 1980-10-24 State display device of sequence controller

Publications (2)

Publication Number Publication Date
JPS5773415A JPS5773415A (en) 1982-05-08
JPH0373001B2 true JPH0373001B2 (en) 1991-11-20

Family

ID=15483388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55149819A Granted JPS5773415A (en) 1980-10-24 1980-10-24 State display device of sequence controller

Country Status (1)

Country Link
JP (1) JPS5773415A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07160312A (en) * 1993-12-08 1995-06-23 Hitachi Ltd Programming device of programmable controller

Also Published As

Publication number Publication date
JPS5773415A (en) 1982-05-08

Similar Documents

Publication Publication Date Title
US4006464A (en) Industrial process controller
US4115853A (en) Jump structure for a digital control system
US4425630A (en) Sequence instruction display system
US4371922A (en) Process stepping sequential controller
JPS60262204A (en) Programmable controller
US4385367A (en) Sequence block display system
JPH0373001B2 (en)
JPS6211367B2 (en)
JPH06242819A (en) Signal state control system for programmable controller
JPH0561509A (en) Sequence program retrieving method, programmable controller and programming device
US5565895A (en) Programmable controller with independent display
JP3167245B2 (en) Programmable controller operating state monitoring device
JPH0916220A (en) Input and output display device
JPH01199212A (en) Control system for operating procedure of interactive display device
JPH0850502A (en) Monitoring device for sequence controller
JPH0313605B2 (en)
JPS59119412A (en) Programmable controller
JPS61279906A (en) Programmable controller
JPH1091477A (en) Control microcomputer device and maintenance tool for the same
JP3392663B2 (en) Programmable display
JPS627563B2 (en)
JPS6132106A (en) Programming device of programmable controller
JPH02253305A (en) Signal tracing system for programmable controller
JPH0679245B2 (en) Programmable controller sequence program execution method
JPS62224805A (en) Ladder diagram display system for program of sequence programmable controller