JPS61267131A - Programming device - Google Patents

Programming device

Info

Publication number
JPS61267131A
JPS61267131A JP60109811A JP10981185A JPS61267131A JP S61267131 A JPS61267131 A JP S61267131A JP 60109811 A JP60109811 A JP 60109811A JP 10981185 A JP10981185 A JP 10981185A JP S61267131 A JPS61267131 A JP S61267131A
Authority
JP
Japan
Prior art keywords
block
data
contents
stored
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60109811A
Other languages
Japanese (ja)
Inventor
Toshiyuki Murakawa
村川 利幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP60109811A priority Critical patent/JPS61267131A/en
Publication of JPS61267131A publication Critical patent/JPS61267131A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

PURPOSE:To obtain a programming device capable of collating automatically by searching the contents of one memory device to be collated, while the identification instruction of the program of the toner memory contents is viewed, retrieving the same identification instruction, coinciding a top address in one block and collating contents by the block from the top. CONSTITUTION:The contents of data stored in a main memory 1 are sequentially read out in the order of stored absolute addresses (0, 1, 2...) by a read controller 2 in accordance with the instruction of an address counter 7. A program block search device 12 compares the values of respective operand parts of the main memory device 1 and a sub-memory device 3. When said device 12 detects the coincidence, it instructs read controllers 2 and 6 to read the contents of data in the block concerned from the main memory device 1 and the sub- memory device 3, and stores provisionarily the data in memories 8 and 9. Their data is supplied to a coincidence detector 10, and the coincidence or dissidence is tested.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、プログラマブルコントローラのプログラミ
ング装置に関し、特に記憶装置の記憶内容の照合ができ
るプログラミング装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a programming device for a programmable controller, and more particularly to a programming device that can verify the contents of a storage device.

〔従来の技術〕[Conventional technology]

プログラマブルコントローラのプログラミングパネルに
おける主記憶装置の内容と補助記憶装置の内容を照合す
る従来の装置を第3図に示す。(1)はプログラムを納
めた主記憶装置、(2)は主記憶装置 (1)より内容
を読出すための読出し制御装置、(8)は照合のデータ
を納めた補助記憶装置、(4)は該補助記憶装置(8)
よりデータを読出す補助記憶装置読出し装置、(6)は
該補助記憶装置読出し装置(4)にて読出されたデータ
を一時格納する一時記憶装債、(6)は該一時記憶装#
(6)より順次読出し照合を制御する。読出し制御装置
、(γ)は照合すべきメモリのアドレスを指示するアド
レスカウンタ、(s)、 (o)H一時記憶レジスタ、
(至)は2つの一時記憶レジスタ(8)。
FIG. 3 shows a conventional device for comparing the contents of the main memory and the contents of the auxiliary memory in the programming panel of a programmable controller. (1) is the main memory that stores the program, (2) is the read control device that reads the contents from the main memory (1), (8) is the auxiliary storage that stores the data for verification, (4) is the auxiliary storage device (8)
(6) is a temporary storage device that temporarily stores the data read by the auxiliary storage device reading device (4); (6) is the temporary storage device #4;
(6) Control sequential readout and verification. read control device, (γ) is an address counter that indicates the address of the memory to be verified, (s), (o) H temporary storage register;
(to) two temporary storage registers (8).

(9)の内容を比較し一致を検出する一致検出装置、(
11)はその結果を表示し、記録する表示記録装置であ
る。
(9) A coincidence detection device that compares the contents of (9) and detects a coincidence;
11) is a display/recording device that displays and records the results.

次に上記構成に基づく上記従来装量の動作について説明
する。第3図における主記憶装置(1)の内容とアドレ
スの関係を第4図(A−2)に示す。同図(入−2)に
おいて、上記主記憶装置(1)は、アドレス0よりa、
b、c・拳・の順にデータが格納されている。また、補
助記憶装置(8)に格納され友データの内容は、読出し
装置(4)により一時記憶装置(6)に読み出され、こ
の時のデータの内容とアドレスの関係を第4図(A−1
)に示す。この場合は2つの各記憶装置(”L (at
の内容は同一の場合を示している。アドレスカウンタ(
y)Uo、1.2,3・・・と順次増加して読出し制御
装置(2)、 (6)に信号を各々送る。上記読出し制
御装置(z)、 (6)はアドレスカウンタ(γ)の指
示するアドレスの内容を主記憶装置(1)、一時記憶装
置(5)より読出し、それぞれ読出されたデータを一時
記憶レジスタ(s)、 (o)に格納する。
Next, the operation of the conventional loading system based on the above configuration will be explained. The relationship between the contents of the main memory (1) and addresses in FIG. 3 is shown in FIG. 4 (A-2). In the same figure (input-2), the main storage device (1) has addresses from address 0 to a,
Data is stored in the order of b, c, fist. Further, the contents of the friend data stored in the auxiliary storage device (8) are read out to the temporary storage device (6) by the reading device (4), and the relationship between the contents of the data at this time and the address is shown in FIG. -1
). In this case, each of the two storage devices ("L (at
indicates the same case. Address counter (
y) Uo increases sequentially as 1, 2, 3, etc. and sends signals to the readout control devices (2) and (6), respectively. The read control devices (z) and (6) read the contents of the address indicated by the address counter (γ) from the main storage device (1) and the temporary storage device (5), and store the read data in the temporary storage register ( s), (o).

この2つの一時記憶レジスタ(8)t (9)に格納さ
れた内容を一致検出装置(至)にて一致を検出し表示記
録装置(2)に出力する。アドレスカウンタ(テ)にて
指定される値は、0より全メモリ空間を指示し、一致、
不一致をアドレス毎に上記表示記録装置(2)で表示記
録が行なわれる。
A coincidence of the contents stored in these two temporary storage registers (8) and t (9) is detected by a coincidence detection device (to) and outputted to a display/recording device (2). The value specified by the address counter (TE) indicates the entire memory space starting from 0, and if there is a match,
The display/recording device (2) displays and records the mismatch for each address.

従って、第4図(A−1)、 (A−2)の例の様に、
格納されている全てのアドレスと内容が一致する場合は
、全て自動的に一致が確認できることとなる。
Therefore, as in the examples in Figure 4 (A-1) and (A-2),
If all stored addresses and contents match, all matches can be automatically confirmed.

次に、第4図(B−2’)は主記憶装置(1)のデータ
内容を修正した場合を示す。補助記憶装置(8)に格納
され次データを示す(B−1)の内容に比べ主記憶装置
の内容(B−2)は、C′、c′の2語が追加され、!
の1語が削除され、従来の内容における語lのアドレス
11以降の内容がすべて1語ずれていくこととなり、こ
の様な場合に、第3図に示す従来の装置では、変更され
几アドレス以後は全て不一致となり、照合が自動的に不
可能となってい友。
Next, FIG. 4 (B-2') shows a case where the data contents of the main storage device (1) are modified. Compared to the contents of (B-1) stored in the auxiliary storage device (8) and indicating the next data, the contents of the main storage device (B-2) have two words C' and c' added, and!
One word is deleted, and all the contents after address 11 of word l in the conventional contents are shifted by one word.In such a case, in the conventional device shown in Fig. 3, after the address are all inconsistent, and matching is automatically impossible.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

従来のプログラミング装置は以上のように構成されてい
るので、プログラムの追加、削除等の変更があると、メ
モリ内容が再配置されることとな゛す、絶対アドレスに
て先頭より照合した場合には、直接変更していない部分
まで不一致となり、自動的な照合が不可能であり、1語
づつ読出し元のプログラムと人手により照合を行なわな
ければならず、非常に長時間を要し、しかも人間の手を
経るため娯りが生じる可能性があるなどの問題点かあつ
友〇 この発明は上記のような問題点を解消する九めになされ
たもので、記憶されてbるプログラムに追加、削除によ
り変更され絶対アドレスが変化してもプログラムブロッ
ク単位で変更が無い部分については自動的に照合できる
プログラミング装置を得ることを目的とする。
Conventional programming devices are configured as described above, so when there is a change such as adding or deleting a program, the memory contents are rearranged. , even parts that have not been directly changed will be inconsistent, and automatic verification is impossible, and the process must be performed manually, word by word, against the source program, which takes a very long time and requires human intervention. This invention was made in the ninth attempt to solve the problems mentioned above. To provide a programming device that can automatically verify portions that remain unchanged in program block units even if the absolute address changes due to deletion.

〔問題点を解決するための手段〕[Means for solving problems]

この発明に係るプログラミング装fI!、ハ、複数の記
憶装置に格納されたデータをブロックに分け、このブロ
ックの先頭アドレスに識別命令を設け、この識別命令の
一致に基づき、この識別命令に係るブロックのデータを
照合し、この1ブロックの照合が終了する毎にブロック
内のデータアドレスを積算するアドレスカウンタの積算
値をリセットし、順次ブロック毎にデータを照合する構
成である。
Programming device fI according to this invention! , C. Divide the data stored in a plurality of storage devices into blocks, provide an identification instruction at the start address of this block, and based on the match of this identification instruction, collate the data of the block related to this identification instruction. The configuration is such that the integrated value of an address counter that adds up the data addresses in the block is reset every time the block verification is completed, and data is sequentially verified block by block.

〔作用〕[Effect]

この発明におけるプログラミング装置は、一方の記憶内
容のプログラムの識別命令を見て照合すべきもう一方の
記憶装置の内容をサーチし同一の識別命令を探索し、1
ブロックの先頭アドレスを一致させ、ブロック単位に先
頭工り照合を行い1ブロックが終る毎に、照合するブロ
ック内のデータアドレスを決めるカウンタをリセットし
各ブロックの先頭より照合を行う。
The programming device according to the present invention searches the contents of the other storage device to be compared by looking at the identification instruction of the program of the storage contents of one side, and searches for the same identification instruction.
The first addresses of the blocks are made to match, and the first part of the block is compared. Every time one block is completed, a counter that determines the data address in the block to be matched is reset, and the first part of each block is compared from the beginning.

〔発明の実施例〕[Embodiments of the invention]

以下、この発明の一実施例を図に基づいて説明する。第
1図において、本実施例に係るプログラミング装置は、
前記従来のメモリ内容の照合を行な、うプログラミング
装置の構成にデータの1ブロックの先頭を識別し、アド
レスカウンタ(γ)のリセットを行うプログラムブロッ
クサーチ装置(2)を加えて構成される。第2図は記憶
装置内に格納されるデータの内容について示した図であ
る。同図に示す様にデータの内容は、各ブロックに分割
されており、各ブロックの先頭に識別命令(ΔΔn)(
ΔΔは命令コード部、nはオペランド部)n=1.2,
3・・・を有し、この識別命令から次の識別命令までの
間のデータ内容を1ブロックとする。識別命令のオペラ
ンド部は、各ブロックの識別のためにn=1.2.3・
・・数値を記憶しておく構成である。
Hereinafter, one embodiment of the present invention will be described based on the drawings. In FIG. 1, the programming device according to this embodiment is
The present invention is constructed by adding a program block search device (2) for identifying the beginning of one block of data and resetting the address counter (γ) to the configuration of the conventional programming device for verifying memory contents. FIG. 2 is a diagram showing the contents of data stored in the storage device. As shown in the figure, the data content is divided into blocks, and each block has an identification command (ΔΔn) (
ΔΔ is the instruction code part, n is the operand part) n=1.2,
3..., and the data content from this identification instruction to the next identification instruction is one block. The operand part of the identification instruction is n=1.2.3 for identifying each block.
...It is configured to memorize numerical values.

上記主記憶装置(1)及び補助記憶装置(8)も以上の
様な形式にてデータを格納することとなる。
The main storage device (1) and the auxiliary storage device (8) also store data in the above format.

次に、上記構成に基づく本実施例の動作について説明す
る。まず主記憶装置(1)に格納され次データの内容は
、第2図(A−2)に示す如く格納され、絶対アドレス
(Or  1*  2・・・)の順序に従いアドレスカ
ウンタ(γ)の命令で読出制御装置(2)にて順次読出
される。この読出されたデータは、プログラムブロック
サーチ装置(2)にてこのデータのブロックにおける先
頭に設けられた識別命令を選別されると共に該識別命令
のオペランド部の数値が解読される。さらに、補助記憶
装置(8)に格納されたデータ内容は第2図(A−1)
示す如く格納され、上記主記憶装置(1)と同様に識別
命令のオペランド部の数値が解読される。
Next, the operation of this embodiment based on the above configuration will be explained. First, the contents of the data stored in the main memory (1) are stored as shown in Figure 2 (A-2), and the contents of the address counter (γ) are stored in the order of absolute addresses (Or 1*2...). The data are sequentially read out by the readout control device (2) according to instructions. The read data is subjected to a program block search device (2) which selects an identification instruction provided at the head of the data block and decodes the numerical value of the operand portion of the identification instruction. Furthermore, the data contents stored in the auxiliary storage device (8) are shown in Figure 2 (A-1).
The data is stored as shown in the figure, and the numerical value of the operand part of the identification instruction is decoded in the same way as in the main memory (1).

さらに上記プログラムブロックサーチ装置(2)は、解
読された主記憶装置(1)及び補助記憶装置(8)の各
オペランド部の数値を比較し、一致を検出する0この一
致が検出された場合においてプログラムブロックサーチ
装置(2)は、読出し制御装置(2)、 (6)に対し
主記憶装置(1)及び補助記憶装置(8)からデータの
該轟ブロック内における内容を読出すことを命じ、この
読出されたブロック内のデータ内容を一時記憶レジスタ
(s)、 (o)に格納させる。この読出し制御装置(
2L (6)による読出し動作と同時に、アドレスカウ
ンタ(7)は上記読出しに係る1ブロック内のデータア
ドレスを積算する。このアドレスカウンタ(7)の積算
は次のブロックによる識別命令の読出しによりリセット
されることとなり、以降各ブロック毎にこの動作を繰り
返すこととなる0次に、上記一時記憶レジスタ(8L 
(aに格納された1ブロック内における各々のデータ内
容ハ、一致検出器(至)にて一致が検出され、表示記録
装置(9)に出力される。この表示記録装置(9)の表
示動作により一致を確認できると共に、その結果が記録
される。
Furthermore, the program block search device (2) compares the decoded numerical values of each operand part of the main storage device (1) and the auxiliary storage device (8), and detects a match. The program block search device (2) instructs the read control devices (2) and (6) to read the contents of the data block from the main storage device (1) and the auxiliary storage device (8), The data contents in this read block are stored in temporary storage registers (s) and (o). This readout control device (
Simultaneously with the read operation by 2L (6), the address counter (7) adds up the data addresses within one block related to the above read. The accumulation of this address counter (7) will be reset by reading the identification command by the next block, and this operation will be repeated for each block thereafter.
(Each data content in one block stored in a) A match is detected by the match detector (to) and output to the display/recording device (9).Display operation of this display/recording device (9) This allows you to confirm the match and record the results.

第2図(A−1)I (A−2)の例の場合は、主記憶
装置(1)と補助記憶装置(8)とに各々格納されたデ
ータ内容のアドレスが一致している場合を示しており、
従来のプログラミング装置でも同様の結果が得られるが
、この発明によると第2図(s−1)I (B−2)の
様に一方の補助記憶装置(8)の内容に追加、変更、削
除を行った場合に、各プロン゛り単位でデータが再配置
され、ブロック単位でこのブロックの先頭より照合を行
うためブロック内で内容の変更が無い場合には、他のブ
ロックの変更の影響を受けず照合が可能となる作用があ
る。
In the example shown in FIG. 2 (A-1) I (A-2), the addresses of the data contents stored in the main storage device (1) and the auxiliary storage device (8) respectively match. It shows
Similar results can be obtained with conventional programming devices, but according to the present invention, the contents of one auxiliary storage device (8) can be added, changed, or deleted as shown in FIG. When performing this, the data is rearranged for each block, and collation is performed for each block from the beginning of this block, so if there is no change in the contents within the block, the effect of changes in other blocks will be ignored. This has the effect of allowing verification without being affected.

なお、上記実施例においては、プログラマブルコントロ
ーラについて説明したが、汎用の計算礪であってもよく
、上記実施例と同様の効果を奏する0 〔発明の効果〕 以上説明したように、この発明に係るプログラミング装
置は、複数の記憶製雪に格納されたデータをブロックに
分け、このブロックの先頭アドレスに識別命令を設け、
この識別命令の一致に基づき、この識別命令に係るブロ
ックのデータを照合し、この1ブロックの照合が終了す
る毎にブロック内のデータアドレスを積算するアドレス
カウンタの積算値をリセットし、順次ブロック毎にデー
タを照合する構成を採ったことから、データの一部を追
加又は削除する場合であっても、このデータのブロック
におけるデータ内容に追加削除がないものについて自動
的に照合が可能となる効・果を奏する。さらに人手を介
さないため誤りが皆無となり、プログラムのディバック
時間の短縮や、異常時のプログラムの変更点の確認が早
く行え、この、データを使用するプラント等の稼動率の
向上環にも大きな効果がある。
In addition, although the programmable controller was explained in the above embodiment, a general-purpose calculation controller may also be used, and the same effect as that of the above embodiment can be achieved. The programming device divides the data stored in a plurality of memory storages into blocks, provides an identification command at the first address of this block,
Based on the match of this identification command, the data of the block related to this identification command is verified, and each time the verification of this one block is completed, the integrated value of the address counter that integrates the data addresses in the block is reset, and Since we have adopted a configuration that collates data, even if a part of the data is added or deleted, it is possible to automatically collate the data contents in the block of data that have not been added or deleted.・Play fruit. Furthermore, since no human intervention is required, there are no errors, reducing program debugging time and quickly confirming program changes in the event of an abnormality. effective.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例に係るプログラミング装置
の全体回路ブロック図、第2図は上記実施例装置の主記
憶装置におけるメモリ内容の配置図、第3図は従来のプ
ログラミング装置の全体回路ブロック図、第4図は飽来
装置における第2図相当図を示す。 (1)は主記憶装置、(2)は読出し制御装置、(8)
は外部補助記憶装置、(4)は補助記憶読出し装置、(
5)は一時記憶装置、(6)Fi読出し制御装置、(γ
)はアドレスカウンタ、(8)は一時記憶レジスタ、(
9)は一時記憶レジスタ、αcult一致検出装置、(
9)は表示記録装置、(2)はプログラムブロックサー
チ装置0なお、同一符号は同−又は相当部分を示す。
FIG. 1 is an overall circuit block diagram of a programming device according to an embodiment of the present invention, FIG. 2 is a layout diagram of memory contents in the main storage device of the embodiment device, and FIG. 3 is an overall circuit diagram of a conventional programming device. The block diagram, FIG. 4, shows a diagram corresponding to FIG. 2 in the conventional device. (1) is the main storage device, (2) is the read control device, (8)
is an external auxiliary storage device, (4) is an auxiliary storage reading device, (
5) is a temporary storage device, (6) Fi read control device, (γ
) is an address counter, (8) is a temporary storage register, (
9) is a temporary storage register, αcult match detection device, (
9) is a display recording device, and (2) is a program block search device 0. Note that the same reference numerals indicate the same or corresponding parts.

Claims (1)

【特許請求の範囲】[Claims] 複数の記憶装置に各々格納されたデータを照合するプロ
グラミング装置において、上記データを複数のブロック
毎に分割すると共に該ブロックの先頭に各々のブロック
を識別する識別命令を設けて複数の記憶装置に各々格納
し、この各々格納されたデータにおける各々の識別命令
の一致を検出し、この検出された識別命令のブロック毎
にデータを照合し、1ブロックの照合が終了する毎にこ
のブロック内のデータアドレスをカウントするアドレス
カウンタの積算値をリセットし、順次ブロック毎にデー
タを照合する構成としたことを特徴とするプログラミン
グ装置。
In a programming device that collates data stored in a plurality of storage devices, the data is divided into a plurality of blocks, an identification instruction for identifying each block is provided at the beginning of the block, and the data is stored in each of the plurality of storage devices. Detect the matching of each identification instruction in each stored data, match the data for each block of the detected identification instructions, and every time the matching of one block is completed, the data address in this block is determined. 1. A programming device characterized in that the integrated value of an address counter for counting is reset, and the data is sequentially collated block by block.
JP60109811A 1985-05-21 1985-05-21 Programming device Pending JPS61267131A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60109811A JPS61267131A (en) 1985-05-21 1985-05-21 Programming device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60109811A JPS61267131A (en) 1985-05-21 1985-05-21 Programming device

Publications (1)

Publication Number Publication Date
JPS61267131A true JPS61267131A (en) 1986-11-26

Family

ID=14519802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60109811A Pending JPS61267131A (en) 1985-05-21 1985-05-21 Programming device

Country Status (1)

Country Link
JP (1) JPS61267131A (en)

Similar Documents

Publication Publication Date Title
JPS58208849A (en) Preventor for unauthorized reading of program word
US4368532A (en) Memory checking method
JPS61267131A (en) Programming device
JPS62126439A (en) Programming device
JP2731047B2 (en) Program operand check method
JPH0441375B2 (en)
JPS6014324A (en) Associative storage device
JPH01118933A (en) Single-chip microcomputer
JP2642975B2 (en) One-chip microcomputer with built-in EEPROM
JPS6020769B2 (en) Microprogram control method
JPS626341A (en) Information processor
JPS6184749A (en) Processor maintenance device
JPS62168241A (en) Microprogram controller
JPS6211746B2 (en)
JPS61199126A (en) Microprogram check system
JPH0444766B2 (en)
JPS62111336A (en) Debugging system
JPS62293582A (en) Memory device
JPS6248865B2 (en)
JPH0313605B2 (en)
JPH05216718A (en) Debugging method
JPS617947A (en) Control storage device
JPH0217555A (en) Memory diagnosing system
JPH05189353A (en) Channel number setting system for information processing system
JPH0883200A (en) Programmable controller