JPH0522271B2 - - Google Patents

Info

Publication number
JPH0522271B2
JPH0522271B2 JP62259427A JP25942787A JPH0522271B2 JP H0522271 B2 JPH0522271 B2 JP H0522271B2 JP 62259427 A JP62259427 A JP 62259427A JP 25942787 A JP25942787 A JP 25942787A JP H0522271 B2 JPH0522271 B2 JP H0522271B2
Authority
JP
Japan
Prior art keywords
constant
logarithm
component
real
imaginary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62259427A
Other languages
English (en)
Other versions
JPS63184832A (ja
Inventor
Jei Jagodonitsuku Ansonii
Shii Ebetsuto Ronarudo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of JPS63184832A publication Critical patent/JPS63184832A/ja
Publication of JPH0522271B2 publication Critical patent/JPH0522271B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/4806—Computations with complex numbers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G06F7/552—Powers or roots, e.g. Pythagorean sums
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/552—Indexing scheme relating to groups G06F7/552 - G06F7/5525
    • G06F2207/5525—Pythagorean sum, i.e. the square root of a sum of squares

Description

【発明の詳細な説明】
（産業上の利用分野） 本発明は、デイジタル信号処理に関し、特に実
成分および虚成分を付した複素数の大きさを近似
化する装置および方法に関する。 （従来の技術および解決しようとする問題点） レーダー信号の処理において行なわれる通例の
計算である（ｘ＋iy）の如き複素数の大きさの決
定は、少なくとも３つの方法によつて行なわれて
きた。即ち、CORDIC計算手法、単一間隔線形
近似法および多重間隔の区分的線形近似法であ
る。 「CORDIC」なる語は、本来、“IRE
transactions on Electronic Computers”の
1959年９月号における「CORDIC三角法計算法」
なるタイトルの論文においてJ.E.Volderにより、
座標回転デイジタル・コンピユータ
（Coordinate Rotation Digital Computer）に対
する略語として定義された。このCORDIC計算
法は、特に計算の大部分が航海法の数式の三角法
関係の不連続なプログラムされた解、および座標
変換の三角法関係に対する高率の解に関与する実
時間デイジタル、コンピユータにおいて用いられ
るため開発された。CORDIC法における基本的
な計算手法は、ある角度にわたる全体的な回転を
もたらし、あるいは零の最終偏角をもたらす擬似
回転のシーケンスである。前記のCORDIC計算
法およびその諸変形は、実数成分又は虚数成分の
軸の１つに対するその典型的なベクトルの連続的
な回転のプロセスにより、ある複素数の近似的な
大きさを見出すため、多くの信号処理用途におい
て適用されている。大きさの近似化における
CORDIC法の欠点のあるものとしては、その履
行の複雑さ、反復回数と関連する因数による「成
長」即ち増大、および受入れ得る精度を得るため
充分な反復に時間を要することである。 レーダー信号の処理において広く用いられる第
２の方法は、単一間隔線形近似法である。これに
おいては、実成分および虚成分であるＸおよびＹ
が比較され、より大きな方が因数KGで乗ぜられ、
小さい方で乗じた因数KLに加算される。実際に
乗数が得られない時は、KGは１であり、KLは加
算器による履行を許容するため、1/4，3/8又は1/
２として選定される。欠点としては、ＸとＹ間で
比較および乗算を必要とすること、また約３％の
RMS（二乗平均平方根）の誤差（全角度にわた
る）および10％より大きなピーク誤差値の如く精
度が劣ることが含まれる。 W.M.Vojir等の米国特許第4599701号において
示される如き第３の方法は、反復およびその処理
上の負担を要することなく高精度を達成するため
区分的な線形近似法を実行する複素数の大きさを
計算する回路を使用する。これは、第２の方法を
（定数で乗じた）比較的大きな成分と比較的小さ
な成分が更に比較されて２つ以上の組の定数KG
およびKLのどれを乗算において用いるべきかを
決定する多重間隔に一般化することである。第２
の方法に比較して高い精度は、更に複雑となり別
の比較の時間的遅れを代償としている。 これら３つの方法は全て、種々の精度に入力ベ
クトルの位相角度を決定することを必要とする。
単に角度の８分円を決定するだけさえ、「最大値
を１つの宛先に送り、また最小値を別の宛先へ送
る」機能を必要とし、各成分の全ビツトを取扱わ
なければならない比較兼乗算ハードウエアがかな
り複雑となる。 （問題点を解決するための手段） 本発明によれば、実成分Ｘおよび虚成分Ｙを有
する複素数により表わされるベクトルの大きさを
近似するための装置および方法が提供される。本
装置は、実成分Ｘの絶対値の対数と虚成分Ｙの絶
対値の対数とを生成する装置と、この対数生成装
置と連続されて実成分Ｘの絶対値の対数と虚成分
Ｙの絶対値の対数とを連結することにより形成さ
れるアドレスに従つて基準となる定数対を選定す
る装置とを含み、この定数対は実定数KXおよび
虚定数KYとからなり、前記定数対選定装置およ
び実成分Ｘの絶対値の対数と虚成分Ｙの絶対値の
対数とを生成する装置と接続されて複素数の大き
さを計算する装置を含む。この対数は底２対し計
算され、複素数の実成分Ｘおよび虚成分Ｙが２の
補数の２進ワードによつて表わされる。１つの定
数対は、１つの複素平面を表わすある座標系の１
象限内の複数の領域の各々について予め選定さ
れ、この象限に対する予め選定された定数対の組
が、実成分Ｘおよび虚成分Ｙの信号に従つて全て
の象限に妥当し得る。１つの象限に対する定数対
の組は、実成分Ｘおよび虚成分Ｙの全ての値にわ
たつて二乗平均平方根（RMS）の誤差を最小に
するように選定される。本装置は、フイードバツ
クを必要とせず非反復対数を提供し、完全な並列
構成における１クロツク・サイクル当り１回まで
行なわれる近似化能力を有するパイプライン化構
成に変更することができる。実チヤネルおよび虚
チヤネルは、構成要素の複雑化を要することな
く、実成分および虚成分の最大値の計算を必要と
する別の試みにおけるよりもハードウエアの大き
な部分にわたり独立性を維持している。本発明に
よれば、値の0.57％RMS誤差の精度が達成され
る。より多くのビツトによる対数を生成し、定数
対の組をより多く用いることによつて精度を著し
く改善することができる。 本発明の更に別の特徴によれば、実成分Ｘおよ
び虚成分Ｙを有する複素数の大きさを近似化する
ための方法が提供され、本方法は、複素数の実成
分Ｘの絶対値の底２の対数を生成し、複素数の虚
成分Ｙの絶対値の底２の対数を生成し、実成分Ｘ
の絶対値の対数と虚成分Ｙの絶対値の対数から形
成されたアドレスに従つて１つのコードを選定す
るステツプを含み、このコードはある座標系の１
つの象限における複数の領域の各々に対して複数
の定数対の１つを選定するため用いられ、複数の
領域に対する複数の定数対を１つのメモリー装置
に格納し、このメモリー装置は定数対の実定数
KXを格納する第１の部分と定数対の虚定数KYを
格納する第２の部分とを有し、メモリー装置の前
記第１の部分からの実定数KXにより実成分Ｘを
乗じて実の積項を得、メモリー装置の前記第２の
部分からの虚定数KYにより虚成分Ｙを乗じて虚
の積項を得、この実の積項を前記虚の積項に加算
して複素数の大きさを得るステツプを含む。実成
分Ｘの絶対値の対数および虚成分Ｙの絶対値の対
数を生じるステツプは更に、各成分の正と負の値
に対し零の周囲で対称的な対数を生じるステツプ
を含む。複数の定数対の１つを選定するためのコ
ードを選定するステツプは更に、１つの複素数平
面を表わす座標系における実成分Ｘの符号および
虚成分Ｙの符号に従つて座標系の全象限に対する
定数対の１つの象限を用いるステツプを含む。前
記定数対を選定するステツプは、１つの複素数平
面を表わす座標系における実成分Ｘと虚成分Ｙの
全てのあり得る値における二乗平均平方根
（RMS）の誤差を最小にするように最適化された
定数対の組を有することを含む。複数の領域に対
する複数の定数対の１つを選定するステツプは、
７つの組の定数対を提供するステツプを含む。定
数対の７つの組を提供するステツプは更に、複素
数平面を表わす座標系の象限における45°の線に
対して、各領域の場所に従つて１組内の実の定数
KXおよび虚の定数KYを交換することにより４組
の定数対からの７組を得るステツプを含んでい
る。 本発明の他の特徴については図面に関して明ら
かになるであろう。 （実施例） 先ず第１図においては、実成分Ｘと虚成分Ｙを
有する複素数（Ｘ＋jY）のベクトルの大きさを
近似化するための本発明の機能的ブロツク図が示
されている。複素数（Ｘ＋jY）のおおよその大
きさＭは、下式の解を求めて第１図の実施例によ
り得られる。即ち、 Ｍ＝KXＸ＋KYＹ 但し、KXは計数（スケーリング定数）の実定
数であり、KYは計数の虚定数である。16ビツト
からなる２の補数表示における実成分Ｘのワード
入力が実対数ゼネレータ（発生器）１０に接続さ
れ、16ビツトからなる２の補数表示における虚成
分Ｙのワード入力は虚対数ゼネレータ（発生器）
１２に接続されている。両方の対数ゼネレータ１
０および１２は、その入力に加えられた２の補数
の絶対値の底が２の対数（ログ）を決定し、前記
対数ゼネレータ１０，１２の各々からの４ビツト
の出力が連結されて領域コード・セレクタ１４に
接続されている。この領域コード・セレクタ１４
は、領域コード・セレクタ１４により受取られる
２つの対数値のどちらの値が大きいかを表示する
ため２つの制御信号RGおよびIGを生成すること
に加えて、２ビツトの定数選定（CSEL）コード
を選定し生成するためその入力において合計８ビ
ツトを受取る。CSELおよびRG信号は実定数
ROM１６に接続され、CSELおよびIG信号は虚
定数ROM１８に接続される。実定数ROM１６
はまた、入力として実成分Ｘワードの符号ビツト
（XSIGN）を受取り、虚定数ROM１８はまた入
力として虚成分Ｙワードの符号ビツト（YSIGN）
を受取る。実定数ROM１６からの16ビツト出力
KXは乗算器２０と接続され、ここで実成分Ｘワ
ード入力で乗じられ、その結果得る積KXＸは加
算器２４と接続される。虚定数ROM１８からの
16ビツト出力KYは乗算器２２に接続され、ここ
で虚成分Ｙワード入力で乗じられ、その結果得る
積KYＹは加算器２４に接続される。加算器２４
は２つの積を一緒に加え（KXＸ＋KYＹ）、これが
複素数（Ｘ＋jY）の適当な大きさＭを生じる。 更に第１図においては、実対数ゼネレータ１０
および虚対数ゼネレータ１２を用いて複素数の実
および虚の成分ＸおよびＹの絶対値の４ビツトの
底が２の対数を計算することにより、乗数の定数
KXおよびKYを選定するための充分な精度が得ら
れる。これら対数は、先行０の数（正数の場合）
または先行１の数（負数の場合）をカウントする
ことにより得られ、この数は２の補数である。正
数における更に多くの先行０が各々この数の底が
２の対数を１だけ減少し、負数における更に多く
の先行１が各々この数の底が２の対数を１だけ減
少する。実対数ゼネレータ１０は、米国カルフオ
ルニア州サニーヴイル市のAdvanced Micro
Devices社製のモデルAMPAL22V10Aの如き２
つのプログラムされたアレイ・ロジツク（PAL）
を用いて実施される。単一のプログラム可能ロジ
ツク・アレイを使用することもできるが、２つの
PAL素子は必要に応じて本実施例の用途におい
て8MHZのクロツク周波数で演算することを可能
にする。このPALの一方は整数における対数を
決定し、他方のPALが負数における対数を決定
する。後に示す表１および２はそれぞれこれら２
つのPAL素子に対する真理値表を示している。
当業者は、メモリー格納要件を少なくするためビ
ツト圧縮、浮動小数点への変換およびオーバーフ
ロー予測の如き他の機能を行なうことにより、対
数ゼネレータを備えた信号処理システムにおいて
二次的な利点が得られることが判るであろう。 表１における出力値は真の底が２の対数値では
なく、各々が底が２の対数値プラス１となる。こ
のため、０に関して対称となる正と負の入力の底
が２の対数を生じる。実対数ゼネレータ１０を実
現する２つのPALの４ビツト出力は一緒にORが
とられて、16ビツトの実成分Ｘの絶対値の底が２
つの対数（log2｜Ｘ｜）を生じる。虚対数ゼネレ
ータ１２は、実対数ゼネレータ１０を実現するた
め用いられるPAL素子の同じ対で使用され、16
ビツトの虚成分Ｙの絶対値の底が２の対数（log2
｜Ｙ｜）を生じる。 次に第１図および第２図においては、領域コー
ド・セレクタ１４がビツトの定数選定（CSEL）
コードを生成し、このコードは実定数ROM１６
および虚定数ROM１８に接続され、４つの異な
る定数対の１つを選択するため用いられる。各定
数対は、１つの実定数KXおよび１つの虚定数KY
からなつている。定数対は、第２図に示される如
き複素数平面を表わす座標系における１つの象限
の領域Ａ，Ｂ，Ｃ，Ｄ，B′，C′およびD′の各々
と関連しており、定数対の値は前記領域内に該当
するどんな複素数に対しても用いられる。同じ文
字（例えば、ＢおよびB′）を有する領域は、複
素数平面内の45°の両側において反転するＸおよ
びＹの値を有する同じ定数対を用いる。領域の数
は要求される精度に依存する。表３に列記された
本実施例における７組の定数Ａ，Ｂ，Ｃ，Ｄ，
B′，C′およびD′が図に示した値に対するRMS誤
差を最小限度に抑えるため選定された。4.39％に
接近するピーク誤差は領域Ａにおける数少ない点
にのみ生じる。領域の加重平均RMS誤差は、最
も外の領域Ａにおける単位円３２の外側の領域を
除いて約0.57％であり、あるいは単位矩形領域３
０全体においては0.67％となる。領域コード・セ
レクタ１４は２つの１ビツトの制御信号RGおよ
びIGを生じ、これら信号は領域コード・セレク
タ１４の入力に接続された２つの対数値のどれが
１より大きいかを表示するため用いられる。log2
｜Ｘ｜がlog2｜Ｙ｜より大きい時に使用される１
組の定数対があり、また逆が真である時、同じ組
は値KXおよびKYを逆にして用いられる。この事
実は、実定数ROM１６および虚定数ROM１８
の内容を同じにすることを許容する。実定数
ROM１６と接続されるRG信号は、log2｜Ｘ｜が
log2｜Ｙ｜より大きい時現われる。虚定数ROM
１８と接続されるIG信号は、log2｜Ｙ｜がlog2｜
Ｘ｜よりも大きい時に現われる。log2｜Ｘ｜が
log2｜Ｙ｜と等しい時は、RGおよびIG信号の両
者が現われる。表３は、４つの異なる定数対およ
び各毎に対応する定数選定（CSEL）コードの値
を示している。RG信号が現われる時、KXは上位
の定数値となり、またKYは下位の定数値となる。
IG信号が現われる時、KYは上位の定数値となり、
KXは下位の定数値となる。CSELが１１に等しい
時は、上位と下位の定数値の双方は同じとなり、
この場合RGまたはIG信号の状態は任意となる。
しかし、この値は、この場合において、領域コー
ド・セレクタ１４がこの領域において作動状態に
あることの表示を生じるようにIGおよびRG信号
を現わすように選定された。表４は、log2｜Ｘ｜
およびlog2｜Ｙ｜によりCSELが選定される方法
を示している。領域コード・セレクタ１４は、
256の場所および１つの場所当り４びツトを有す
る読出し専用メモリー（ROM）によつて実施す
ることができる。 実定数ROM１６および虚定数ROM１８は、
実定数KXおよび虚定数KYを得るための索引表で
ある。各表は、２つの32ワード×８ビツトROM
と１つの32ワード×16ビツトROMとにより実体
化される。ROM１６および１８の各々に対応す
る入力は定数選定（CSEL）コード定数と、対応
する入力ワード（ＸまたはＹ）の符号ビツトと、
領域コード・セレクタ１４からの上位／下位の定
数ビツト（RGまたはIG）を含んでいる。実値お
よび虚数値の両方の表は、この対の定数が選定さ
れるかを判定するため２ビツトの定数選定
（CSEL）コードを用いる。２つの定数（KXまた
はKY）のどれが上位でありどれが下位であるか
（表３参照）を判定するために、実定数ROM１
６は信号RGを用い、虚定数ROM１８は領域コ
ード・セレクタ１４からの信号IGを用いる。複
素数の大きさが定義により正であるため、索引表
は乗算されるべき対応する入力と同じ符号を有す
る定数値を出力しなければならない。従つて、実
定数ROM１６は入力として実入力ワードＸの符
号ビツト（XSIGN）を有し、虚定数ROM１８は
入力として虚入力ワードＹの符号ビツト
（YSIGN）を有する。このため、特定の定数対の
１象限のみによる４つの象限のを包括をもたら
す。 以上で望ましい実施態様の記述を終る。しか
し、当業者には、本発明の主旨および範囲から逸
脱することなく多くの変更および修正が明らかで
あろう。例えば、(1)更に最下位ビツトを実対数ゼ
ネレータ１０および虚対数ゼネレータ１２の出
力、領域コード・セレクタ１４の入力に加えるこ
とにより、また定数ROMを拡張することにより
精度を改善することができ、(2)ＸおよびＹ成分に
更に多くのビツトを用いて更に大きなダイナミツ
ク・レンジを得ることができ、(3)LSIの実現のた
めほとんどの論理構造を更に簡素化して最適化す
ることができ、(4)対数ゼネレータおよび乗算器の
時分割を用いることにより、あるいは要求される
機能が変更し得るビツト順次構成によつて更なる
簡素化の方向における妥協（処理能力の犠牲にお
いて）が可能であり、(5)速度を更に大きくするた
めパイプライン・レジスタを使用することがで
き、(6)シフトおよび加算のみの実行により乗算器
を取除くため２進分数の係数値を使用することが
できる。
【表】
【表】
【表】
【表】
【表】 【図面の簡単な説明】
第１図は複素数の大きさを近似化するための本
発明のブロツク図、および第２図は複数の領域
Ａ，Ｂ，Ｃ，Ｄ，B′，C′およびD′からなる象限
の小分割を示し、各領域はその領域内に該当する
複素数に対する１組の７つの計数定数対の値の１
つを有する。 １０……実対数発生器、１２……虚対数発生
器、１４……領域コード・セレクタ、１６……実
定数ROM、１８……虚定数ROM、２０……乗
算器、２２……乗算器、２４……加算器。

Claims (1)

  1. 【特許請求の範囲】 １ 実成分Ｘおよび虚成分Ｙを有する複素数の大
    きさを近似化する装置であつて、 前記複素数の前記実成分Ｘの絶対値の対数およ
    び前記虚成分Ｙの絶対値の対数を生成する手段
    と、 該対数生成手段に接続され、前記実成分Ｘの前
    記絶対値の前記対数と、前記虚成分Ｙの前記絶対
    値の前記対数により形成されるアドレスに応じて
    スケーリング定数対を選定する手段とを設け、前
    記定数対は実定数KXおよび虚定数KYからなり、
    更に、 前記定数対選定手段と、前記実成分Ｘと、前記
    虚成分Ｙとに接続されて、前記複素数の近似の大
    きさを計算する手段とを有する近似化装置。 ２ 前記対数が底２として計算される特許請求の
    範囲第１項記載の近似化装置。 ３ 前記複素数の前記実成分Ｘと前記虚成分Ｙ
    が、前記対数生成手段に対する２の補数の２進ワ
    ード入力から成る特許請求の範囲第１項記載の近
    似化装置。 ４ スケーリング定数対を選定する前記アドレス
    が、前記実成分Ｘの前記絶対値の前記対数と、前
    記虚成分Ｙの前記絶対値の前記対数を連結するこ
    とにより形成される特許請求の範囲第１項記載の
    近似化装置。 ５ 前記対数生成装置が、正と負の入力に対する
    ０に関する対称対数を生成する装置を含む特許請
    求の範囲第１項記載の近似化装置。 ６ ある座標系の１つの象限に対する各定数対
    が、前記実成分Ｘの符号と、前記虚成分Ｙの符号
    に従つて全ての象限に適用でき、前記座標系が複
    素数平面を表わす特許請求の範囲第１項記載の近
    似化装置。 ７ 前記定数対が、前記実成分Ｘおよび前記虚成
    分Ｙの全てのあり得る値において所望の誤差特性
    を取るように選定される特許請求の範囲第１項記
    載の近似化装置。 ８ 前記対数生成手段がロジツク・アレイからな
    る特許請求の範囲第１項記載の近似化装置。 ９ 前記定数対選定手段がロジツク・アレイから
    なる特許請求の範囲第１項記載の近似化装置。 １０ 実成分Ｘおよび虚成分Ｙを有する複素数の
    大きさを近似化する装置であつて、 前記複素数の前記実成分Ｘの絶対値の対数およ
    び前記虚成分Ｙの絶対値の対数を生成する手段
    と、 該対数生成手段に接続され、前記実成分Ｘの前
    記絶対値の前記対数及び前記虚成分Ｙの前記絶対
    値の前記対数により形成されるアドレスに応じて
    スケーリング定数対を選定する手段とを設け、前
    記定数対は実定数KXおよび虚定数KYからなり、
    更に、 前記定数対選定手段と接続され、前記定数対の
    前記実定数KX部分に前記実成分Ｘを乗じ、かつ
    前記定数対の前記虚定数KY部分に前記虚成分Ｙ
    を乗じて２つの積を生じる手段と、 該乗算手段に接続されて、該乗算手段から結果
    として生じる前記積を組合せて前記複素数の大き
    さを形成する手段とを有する近似化装置。 １１ 前記対数が底２として計算される特許請求
    の範囲第１０項記載の近似化装置。 １２ 前記複素数の前記実成分Ｘと前記虚成分Ｙ
    が、前記対数生成手段に対する２つの補数の２進
    ワード入力から成る特許請求の範囲第１０項記載
    の近似化装置。 １３ スケーリング定数対を選定する前記アドレ
    スが、前記実成分Ｘの前記絶対値の前記対数と、
    前記虚成分Ｙの前記絶対値の前記対数を連結する
    ことにより形成される特許請求の範囲第１０項記
    載の近似化装置。 １４ 前記対数生成装置が、正と負の入力に対す
    る０に関する対称対数を生成する装置を含む特許
    請求の範囲第１０項記載の近似化装置。 １５ ある座標系の１つの象限に対する各定数対
    が、前記実成分Ｘの符号と、前記虚成分Ｙの符号
    に従つて全ての象限に適用でき、前記座標系が複
    素数平面を表わす特許請求の範囲第１０項記載の
    近似化装置。 １６ 前記組合せ手段が加算器から成る特許請求
    の範囲第１０項記載の近似化装置。 １７ 前記対数生成手段がロジツク・アレイから
    なる特許請求の範囲第１０項記載の近似化装置。 １８ 前記定数対選定手段がロジツク・アレイか
    らなる特許請求の範囲第１０項記載の近似化装
    置。 １９ 実成分Ｘおよび虚成分Ｙを有する複素数の
    大きさを近似化する装置であつて、 前記複素数の前記実成分Ｘの絶対値の底が２で
    ある対数および前記虚成分Ｙの絶対値の底が２で
    ある対数を生成する手段と、 該対数生成手段に接続され、ある座標系の１つ
    の象限における複数の領域の各々毎に定数対を選
    定するコード選定手段と、 前記コード選定手段と接続され、前記複数の領
    域の各々毎に前記定数対を格納するメモリー手段
    とを設け、各定数対は実定数KXおよび虚定数KY
    からなり、更に、 前記実成分Ｘおよび前記メモリー手段と接続さ
    れ、前記実定数KXと前記実成分Ｘとを乗じる第
    １の乗算手段と、 前記虚成分Ｙおよび前記メモリー手段と接続さ
    れて、前記虚定数KYと前記虚成分Ｙとを乗じる
    第２の乗算手段と、 前記第１の乗算手段の出力および前記第２の乗
    算手段の出力と接続され、前記第１および第２の
    乗算手段からの前記出力を一緒に加算して複素数
    の大きさを得る手段と、を有する近似化装置。 ２０ 前記複素数の前記実成分Ｘおよび前記虚成
    分Ｙが、前記対数生成手段に対する２の補数の２
    進ワード入力から成る特許請求の範囲第１９項記
    載の近似化装置。 ２１ 前記実成分Ｘの対数および前記虚成分Ｙの
    対数の値が連結されて、前記コード選定手段と接
    続されるアドレスを生じる特許請求の範囲第１９
    項記載の近似化装置。 ２２ 前記複数の領域が前記定数対の７つの組か
    ら成る特許請求の範囲第１９項記載の近似化装
    置。 ２３ 前記定数対の前記７つの組が、前記定数対
    の４つの組を格納し、複素数における45°の線に
    対する前記領域の各々の場所に応じて、前記実定
    数KXおよび虚定数KYを１組内で交換することに
    より得られる特許請求の範囲第２２項記載の近似
    化装置。 ２４ 前記定数対が、前記実成分Ｘおよび前記虚
    成分Ｙの全てのあり得る値における二乗平均平方
    根（RMS）の誤差を最小にするように選定され
    る特許請求の範囲第１９項記載の近似化装置。 ２５ ある座標系の前記象限に対する前記メモリ
    ー手段に格納された前記複数の領域の各々に対す
    る前記定数対が、前記複素数の前記実成分Ｘおよ
    び前記虚成分Ｙの符号に従つて、前記座標系にお
    ける全ての象限に適用できる特許請求の範囲第１
    ９項記載の近似化装置。 ２６ 前記座標系が複素数平面を表わす特許請求
    の範囲第２５項記載の近似化装置。 ２７ 前記の底が２である対数生成手段がロジツ
    ク・アレイから成る特許請求の範囲第１９項記載
    の近似化装置。 ２８ 前記コード選定手段がロジツク・アレイか
    ら成る特許請求の範囲第１９項記載の近似化装
    置。 ２９ 実成分Ｘおよび虚成分Ｙを有する複素数の
    大きさを近似化する方法であつて、 前記複素数の前記実成分Ｘの絶対値の対数およ
    び前記虚成分Ｙの絶対値の対数を生成し、 前記実成分Ｘの前記絶対値の前記対数と、前記
    虚成分Ｙの前記絶対値の前記対数とにより形成さ
    れるアドレスに応じてスケーリング定数対を選定
    するステツプを含み、前記定数対は実定数KXお
    よび虚定数KYからなり、更に、 前記定数対KX及びKYと、前記実成分Ｘと、前
    記虚成分Ｙの値に従つて前記複素数の近似の大き
    さを計算するステツプを含む近似化方法。 ３０ 前記対数を生成する前記ステツプが、前記
    対数を底２に関して生成するステツプを含む特許
    請求の範囲第２９項記載の近似化方法。 ３１ スケーリング定数対を選定する前記ステツ
    プが、更に、メモリー手段にある座標系の１つの
    象限に対する複数の定数対を格納させるステツプ
    を含み、該定数対の各々が前記象限内の複数の領
    域の少なくとも１つに適用できる特許請求の範囲
    第２９項記載の近似化方法。 ３２ スケーリング定数対を選定する前記ステツ
    プが、更に、前記実成分Ｘの符号および前記虚成
    分Ｙの符号に応じてある座標系の全ての象限に対
    する前記複数の定数対を用いるステツプを含み、
    前記座表系が１つの複素数平面を表わす特許請求
    の範囲第２９項記載の近似化方法。 ３３ 前記スケーリング定数対を選定する前記ス
    テツプが、ある複素数平面を表わす１つの座標系
    において前記実成分Ｘおよび前記虚成分Ｙの全て
    のあり得る値における二乗平均平方根（RMS）
    の誤差を最小にするような定数対の組を持つよう
    選定させるステツプを含む特許請求の範囲第２９
    項記載の近似化方法。 ３４ 実成分Ｘおよび虚成分Ｙを有する複素数の
    大きさを近似化する方法であつて、 前記複素数の前記実成分Ｘの絶対値の底が２で
    ある対数を生成し、 前記複素数の前記虚成分Ｙの絶対値の底が２で
    ある対数を生成し、 前記実成分Ｘの前記絶対値の前記対数と、前記
    虚成分Ｙの前記絶対値の前記対数とから形成され
    るアドレスに従つて１つのコードを選定するステ
    ツプを含み、該コードはある座標系の１つの象限
    における複数の領域の各々に対する複数の定数対
    の１つを選定するため使用され、 メモリー手段において前記複数の領域に対する
    前記複数の定数対を格納し、前記メモリー手段
    は、前記定数対の実定数KXを格納する第１の部
    分とと前記定数対の虚定数KYを格納する第２の
    部分とを有し、 前記メモリー手段の前記第１の部分からの前記
    実定数KYと前記実成分Ｘを乗じて実数の積項を
    得、 前記メモリー手段の前記第２の部分からの前記
    虚定数KYと前記虚成分Ｙを乗じて虚数の積の項
    を得、 前記実数の積の項を前記虚数の積の項に加算し
    て前記複素数の大きさを得る、ステツプから構成
    される近似化方法。 ３５ 前記実成分Ｘの絶対値の前記対数と前記虚
    成分Ｙの絶対値の前記対数を生成する前記ステツ
    プが、更に、各成分の正と負の値における０に関
    する対称対数を生成するステツプを含む特許請求
    の範囲第３４項記載の近似化方法。 ３６ 複数の定数対の１つを選定する前記コード
    を選定する前記ステツプが、更に、前記実成分Ｘ
    の符号および前記虚成分Ｙの符号に従つて前記座
    標系の全ての象限に対する定数対の前記１つの象
    限を用いるステツプを含み、前記座標系が複素数
    平面を表わす特許請求の範囲第３４項記載の近似
    化方法。 ３７ 前記定数対を選定する前記ステツプが、１
    つの複素数平面を表わす座標系において前記実成
    分Ｘおよび前記虚成分Ｙの全てのあり得る値にお
    ける二乗平均平方根（RMS）を最小にするよう
    に定数対の組を最適化させるステツプを含む特許
    請求の範囲第３４項記載の近似化方法。 ３８ 前記複数の領域に対する複数の定数対の１
    つを選定する前記ステツプが、前記定数対の７つ
    の組を提供するステツプを含む特許請求の範囲第
    ３４項記載の近似化方法。 ３９ 前記定数対の７組を提供する前記ステツプ
    が更に、ある複素数平面を表わす前記座標系の前
    記象限における45°の線に関して前記各領域の１
    つの場所と、ある組内の前記実定数KXおよび前
    記虚定数KYを交換することにより定数対の４つ
    の組から前記７組を得るステツプを含む特許請求
    の範囲第３８項記載の近似化方法。
JP62259427A 1986-10-14 1987-10-14 複素数の大きさを近似する装置及び方法 Granted JPS63184832A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/918,751 US4747067A (en) 1986-10-14 1986-10-14 Apparatus and method for approximating the magnitude of a complex number
US918751 1992-07-27

Publications (2)

Publication Number Publication Date
JPS63184832A JPS63184832A (ja) 1988-07-30
JPH0522271B2 true JPH0522271B2 (ja) 1993-03-29

Family

ID=25440902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62259427A Granted JPS63184832A (ja) 1986-10-14 1987-10-14 複素数の大きさを近似する装置及び方法

Country Status (4)

Country Link
US (1) US4747067A (ja)
EP (1) EP0264256A3 (ja)
JP (1) JPS63184832A (ja)
CA (1) CA1258537A (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4945505A (en) * 1988-10-17 1990-07-31 Raytheon Company Cordic apparatus and method for approximating the magnitude and phase of a complex number
US5197024A (en) * 1989-06-14 1993-03-23 Pickett Lester C Method and apparatus for exponential/logarithmic computation
US5603112A (en) * 1991-04-26 1997-02-11 Motorola, Inc. Received signal strength indicator utilizing approximation factors and the I and Q signal components
JP3182241B2 (ja) * 1992-12-25 2001-07-03 富士通株式会社 逆数演算方法及び回路
JP3003467B2 (ja) * 1993-08-02 2000-01-31 松下電器産業株式会社 演算装置
US5500811A (en) * 1995-01-23 1996-03-19 Microunity Systems Engineering, Inc. Finite impulse response filter
US5805484A (en) * 1995-03-10 1998-09-08 Sony Corporation Orthogonal function generating circuit and orthogonal function generating method
DE69611646T2 (de) * 1995-09-20 2001-05-17 Yozan Inc Schaltung zur Multiplikation komplexer Zahlen
US5740207A (en) * 1995-10-19 1998-04-14 Northern Telecom Limited Complex signal limiting
US6553399B1 (en) * 1998-03-27 2003-04-22 Chung-Shan Institute Of Science Method and circuit for envelope detection using a peel cone approximation
US6070181A (en) * 1998-03-27 2000-05-30 Chun-Shan Institute Of Science And Technology Method and circuit for envelope detection using a peel cone approximation
US7284027B2 (en) * 2000-05-15 2007-10-16 Qsigma, Inc. Method and apparatus for high speed calculation of non-linear functions and networks using non-linear function calculations for digital signal processing
TW480415B (en) * 2000-05-17 2002-03-21 Chung Shan Inst Of Science Demodulation apparatus of square root and method of the same
US6567777B1 (en) * 2000-08-02 2003-05-20 Motorola, Inc. Efficient magnitude spectrum approximation
US6466958B1 (en) 2000-09-12 2002-10-15 Interstate Electronics Corporation, A Division Of L3 Communications Corporation Parallel frequency searching in an acquisition correlator
US6518897B1 (en) * 2001-08-29 2003-02-11 Trw Inc. Angle quantization using log division
US7689639B2 (en) * 2004-06-04 2010-03-30 Telefonaktiebolaget Lm Ericsson (Publ) Complex logarithmic ALU
US8443016B2 (en) * 2008-01-08 2013-05-14 Himax Technologies Limited Method and apparatus for approximating an upper-bound limit for an absolute value of a complex number or norm of a two-element vector

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3829671A (en) * 1973-04-25 1974-08-13 Westinghouse Electric Corp Method and circuit for calculating the square root of the sum of two squares
US3858036A (en) * 1974-02-26 1974-12-31 Rca Corp Square root of sum of squares approximator
FR2503897A1 (fr) * 1981-04-14 1982-10-15 Thomson Csf Procede et dispositif de calcul du logarithme du module d'un signal video frequence a partir de ses composantes en quadrature, application a un dispositif de traitement d'informations radar ou de telecommunications
DE3120319C2 (de) * 1981-05-21 1986-07-17 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Ermittlung eines Bezugssignals für den Näherungswert des Betrages eines Vektors und Schaltungsanordnungen zur Durchführung des Verfahrens
US4587552A (en) * 1983-09-02 1986-05-06 Rca Corporation Apparatus for generating the magnitude of the vector sum of two orthogonal signals as for use in a digital TV receiver
US4599701A (en) * 1983-10-19 1986-07-08 Grumman Aerospace Corporation Complex magnitude computation
US4692889A (en) * 1984-09-28 1987-09-08 Rca Corporation Circuitry for calculating magnitude of vector sum from its orthogonal components in digital television receiver

Also Published As

Publication number Publication date
EP0264256A3 (en) 1990-02-07
CA1258537A (en) 1989-08-15
US4747067A (en) 1988-05-24
EP0264256A2 (en) 1988-04-20
JPS63184832A (ja) 1988-07-30

Similar Documents

Publication Publication Date Title
JPH0522271B2 (ja)
US5737253A (en) Method and apparatus for direct digital frequency synthesizer
KR0146334B1 (ko) Cordic 복소수 승산기
US8200728B2 (en) Sine/cosine generator
US5224064A (en) Transcendental function approximation apparatus and method
US5941939A (en) Logarithm/inverse-logarithm converter and method of using same
US5703801A (en) Logarithm/inverse-logarithm converter utilizing second-order term and method of using same
US3917935A (en) Reduction of look-up table capacity
US4945505A (en) Cordic apparatus and method for approximating the magnitude and phase of a complex number
US5629884A (en) Log converter utilizing offset and method of use thereof
Wei et al. Revisit to floating-point division algorithm based on Taylor-series expansion
US5301138A (en) Device and method for evaluating logarithms
Mokhtar et al. Implementation of trigonometric function using CORDIC algorithms
US5103405A (en) Digital probabilistic reasoning element
JPH0418328B2 (ja)
WO1986006517A1 (en) Fast sine and cosine generating apparatus
Vinh et al. FPGA Implementation of Trigonometric Function Using Loop-Optimized Radix-4 CORDIC
JPH08504046A (ja) 浮動小数点２進数を２進形式における対数に変換しまたはその逆変換をするための装置
US5684730A (en) Booth multiplier for trigonometric functions
JPH0585924B2 (ja)
Curticapean et al. An improved digital quadrature frequency down-converter architecture
Verma et al. Pipelined CORDIC Architecture Based DDFS Design and Implementation
KR100228576B1 (ko) 어레이형 고속 좌표 회전 디지틀 컴퓨터 회로
Nagayama et al. Floating-point numeric function generators based on piecewise-split EVMDDs
Srikanthan et al. Optimizing scaling factor computations in flat CORDIC